CN103730449B - 半导体装置用的先进法拉第屏蔽 - Google Patents
半导体装置用的先进法拉第屏蔽 Download PDFInfo
- Publication number
- CN103730449B CN103730449B CN201310473192.3A CN201310473192A CN103730449B CN 103730449 B CN103730449 B CN 103730449B CN 201310473192 A CN201310473192 A CN 201310473192A CN 103730449 B CN103730449 B CN 103730449B
- Authority
- CN
- China
- Prior art keywords
- faraday shield
- gate electrode
- drain
- drain region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 11
- 230000005611 electricity Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及半导体装置用的先进法拉第屏蔽，揭示的一种示例性装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管、在基底中所形成的隔离结构以及横置于栅极电极与漏极区之间和隔离结构之上的法拉第屏蔽，其中隔离结构横置于栅极电极与漏极区之间，法拉第屏蔽具有相对于基底上表面实质垂直取向的长轴。
Description
技术领域
一般而言，本揭示关于精密半导体装置的制造，并且更明确的是如LDMOS装置等半导体装置用的先进法拉第屏蔽，以及制造此种装置的方法。
背景技术
RF功率放大器是基地台、广播传送器以及微波应用中的关键组件。此类功率放大器通常可处理广泛的信号类别，如GSM、EDGE、W-CDMA、WiMAX以及DVD-T。LDMOS（laterallyDiffused Metal Oxide Semiconductor,横向扩散式金属氧化物半导体）装置由于其优异的功率容量、增益、效率及可靠度已获选用于RF功率放大器的技术超过十年。在RF LDMOS装置中，法拉第屏蔽常用于两种用途：(1)为了缓解栅极底下漏极边缘处的热载子注入而对漏极电位遮蔽(screen)栅极并且将高电场移离栅极边缘；以及(2)降低反向转移电容（Cgd–栅极对漏极电容），藉以改善RF效能。随着装置尺寸持续缩小，开发可用省钱省时的方式予以制造具更佳屏蔽特性的装置变得非常重要。
第1图是示例性先前技术LDMOS半导体装置10在制造早期阶段的简化剖面图。LDMOS装置10可为N型LDMOS装置或P型LDMOS装置。LDMOS装置10形成于可由硅或其它半导体材料所构成示例性主体半导体基底12之上。基底12也可具有包括主体硅层、埋置型绝缘层以及主动层的上覆硅绝缘体(SOI)配置，其中半导体装置形成于主动层中及之上。
如第1图所示，LDMOS装置10具有形成于基底12之上的描述性栅极结构14。栅极结构14通常由栅极绝缘层14A与栅极电极14B所构成，这两者都可由各种材料所构成并且使用各种已知技术予以制造。例如，栅极绝缘层14A可由举例如二氧化硅、所谓的高k（k大于10）绝缘材料等各种不同材料所构成。类似地，栅极电极14B也可具有如多晶硅或非晶硅之类的材料，或其可由作用为栅极电极14B的一或多种金属层所构成。例如硅氮化物所构成的描述性侧壁隔件15通常是邻近栅极电极结构14而成以保护并且电隔离栅极电极结构。栅极结构14的栅极电极14B具有源极侧边缘14SE与漏极侧边缘14DE。多个掺杂区形成于基底12就像惯用于LDMOS装置，例如，源极区17、漏极区19以及电井接触区21。装置10也包括在基底10上形成的多个隔离结构，例如凹槽隔离结构。更明确的是，漏极隔离区16A将栅极与漏极区19分开，而隔离区16B置于掺杂源极/漏极区17、19与电井接触区21之间。
在多层绝缘材料中形成各种导电结构以对LDMOS装置10的各种掺杂区与结构提供电连接。在图标的实施例中，装置10包括导电性耦接于LDMOS装置之源极/漏极区17、19与电井接触区21的多个导电结构，亦即源极/漏极区导体（「SDC」）20、源极/漏极接触件22（「CA」）、所谓的零号通孔（「V0」）24以及1号金属（「M1」）26导电结构。在产业界里，集成电路产品用的第一通用接线层通常指定为「M1」并且源极/漏极区导体20有时可称为「凹槽硅化物」区。在图标的实施例中，导电结构分别置于描述性的第一、第二以及第三层绝缘材料30、32、34中。
在第1图中所示的还有朝漏极区19横向扩展超出栅极电极之漏极侧边缘14DE的「M-1」型法拉第屏蔽40。在第1图中概示的还有LDMOS装置用所谓的「WSi」型屏蔽42。在某些情况下，先前技术LDMOS装置非两种屏蔽都运用。屏蔽40、42的一个目的在于降低栅极对漏极（「Cgd」）电容以便提升LDMOS装置的RF效能以及切换速度。另外，屏蔽40、42遮蔽施加于漏极19的电位对栅极的影响并且将漏极电位所产生的高电场朝漏极区19有效横向移离栅极，此有助于降低栅极电极14的漏极侧边缘14DE的负面热载子注入。
本揭示针对半导体装置用的先进法拉第屏蔽以及制作此种装置的方法。
发明内容
下文呈现简化的发明内容用以对本发明的某些态样提供基本理解。本发明内容不是本发明的彻底概述。其意图不在于辨别本发明的重要或关键要素或描述本发明的范畴。其唯一目的在于以简化形式呈现某些概念作为下文更详细说明的前言。
一般而言，本揭示针对如LDMOS装置之类半导装置用的先进法拉第屏蔽、以及制作此种装置的方法。本文所揭示的一种描述性装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管，在基底中形成的隔离结构，其中隔离结构横置于栅极电极与漏极区之间，以及横置于栅极电极与漏极区之间和隔离结构之上的法拉第屏蔽，其中法拉第屏蔽具有相对于基底的上表面实质垂直取向的长轴。
在另一描述性实施例中，所揭示的装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管，导电性耦接至漏极区的源极/漏极导体，置于源极/漏极导体上并且导电性耦接至源极/漏极导体上的源极/漏极接触件，形成于基底中的隔离结构，其中隔离结构横置于栅极电极与漏极区之间，以及横置于栅极电极与漏极区之间的法拉第屏蔽，其中法拉第屏蔽由相应于源极/漏极导体与源极/漏极接触件的导电特征所构成。
在又一实施例中，本文所揭示的新颖性装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管，1号金属金属化层，置于1号金属金属化层之下并且导电性耦接至漏极区的多个漏极导电结构，形成于基底中的隔离结构，其中隔离结构横置于栅极电极与漏极区之间，以及横置于栅极电极与漏极区之间的法拉第屏蔽，其中法拉第屏蔽由相应于漏极导电结构的导电特征所构成。
于更又一实施例中，本文所揭示的新颖性装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管，包含置于栅极电极之上的1号金属型法拉第屏蔽的1号金属金属化层，形成于基底中的隔离结构，其中隔离结构横置于栅极电极与漏极区之间，以及横置于栅极电极与漏极区之间和隔离区之上的法拉第屏蔽，法拉第屏蔽导电性耦接至1号金属型法拉第屏蔽。
于更又一实施例中，本文所揭示的新颖性装置包括包含半导体基底中所形成栅极电极与漏极区的晶体管，包含半导体基底中所形成栅极电极与漏极区的晶体管；包含置于该栅极电极之上的1号金属型法拉第屏蔽的1号金属金属化层；置于该1号金属金属化层之下并且导电性耦接至该漏极区的多个漏极导电结构；形成于该基底中的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及横置于该栅极电极与该漏极区之间并且接触该隔离区的法拉第屏蔽，其中该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽并且其中该法拉第屏蔽由相应于该漏极导电结构的导电特征所构成。
附图说明
本揭露可参照底下说明配合附图予以理解，其中相称的参考组件符号视为相称的组件，以及其中：
第1图是先前技术LDMOS装置的一个描述性具体实施例的剖面图；
第2A至2G图是具有本文所述新颖性法拉第屏蔽描述性具体实施例的半导体装置一个描述性具体实施例的各种图标；以及
第3图用图形描绘展现本文所揭示新颖性法拉第屏蔽一个描述性具体实施功效的仿真结果。
尽管本文所揭露的技术主题易受各种改进和替代形式所影响，其特定具体实施例仍已藉由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的是，本文对特定具体实施例的说明用意不在于限制本发明于所揭露的特殊形式，相反地，用意在于含括落于如权利要求所界定本发明精神与范畴内的所有改进、均等、以及替代。
具体实施方式
底下说明的是本发明的各种描述性具体实施例。为了厘清，未在本说明书中说明实际实现的所有特征。当然将了解的是，在任何此实际具体实施例的研制中，必须施作许多实现特定性决策以达成研制者的特定目的，如符合系统相关与商业相关限制条件，其视实现而不同。再者，将了解的是，此研制计划可能复杂且耗时，不过却属本技术上具有普通技能者所从事具有本揭露效益的例行事务。
现在将参照附图说明本技术主题。图式中所概示的各种结构、系统及装置其目的仅在于说明而非为了以所属领域的技术人员所熟知的细节混淆本揭露。虽然如此，仍含括附图以说明并且解释本揭露的描述性实施例。应该理解并且解读本文的用字及词组与所属相关领域的技术人员所理解的用字及词组具有兼容的意义。术语或词组的特殊定义，亦即，有别于所属技术领域的技术人员所理解的普通及惯用意义的定义，用意是要藉由本文对于术语或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义，亦即，不同于所属技术领域的技术人员所理解的术语或词组，的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。
本揭示针对半导体装置用的先进法拉第屏蔽以及制作此种装置的方法。所属领域的技术人员在完整阅读本申请书后将轻易知道本方法适用于各种半导体装置，包括但不局限于LDMOS装置、微波晶体管、功率放大器（此等装置的N型与P型版两种）以及此等半导体装置在各种领域的使用，举例如RF/微波功率放大器、航空电子设备、雷达传输系统、蜂巢式基地台等。本文所揭示的发明将参照普通的LDMOS装置予以说明，然而，如上所述，本文所揭示的发明具有广泛应用并且可运用在各种不同半导体装置中。此因，本文所揭示的发明不应该局限于任何特定类型的半导体装置或任何特定应用。现在将参照附图详细说明本文所述装置及方法的各种描述性具体实施例。
第2A至2G图说明描述性LDMOS半导体装置100的各种态样。LDMOS装置100可为N型或P型LDMOS装置任何一种。如第2A图所示，LDMOS装置100形成于可由硅或其它半导体材料所构成的描述性主体半导体基底112之上。基底112也可具有包括主体硅层、埋置型绝缘层和主动层的上覆硅绝缘体(SOI)，其中半导体装置形成于主动层中及之上。因此，术语「基底」或「半导体基底」应该理解为涵盖所有形式的半导体材料及结构。本文所示描述性LDMOS装置100本质上是要表示所属领域的技术人员普遍所知LDMOS装置的任何各种不同配置及变化。如上所示，所属领域的技术人员完整阅读本申请书后将轻易了解本文所揭示的发明可应用于任何各种不同半导体设计。因此，本发明不应该视为受限于任何特定类型半导体装置的任何类型或配置。
如第2A图所示，装置100具有形成于基底112之上的描述性栅极结构114。栅极结构114普遍由栅极绝缘层114A与栅极电极114B所构成，这两者都可由各种材料构成并且可使用各种已知技术制造。例如，栅极绝缘层114A可由举例如二氧化硅、所谓高k（k大于10）绝缘材料等各种不同材料构成。类似地，栅极电极114B也可具有如多晶硅或非晶硅之类的材料，或其可由作用为栅极电极114B的一或多个金属层构成。所属领域的技术人员在完整阅读本申请书后将知道图式中所示的栅极结构114，亦即栅极绝缘层114A与栅极电极114B，本质是要用在表示。也就是说，栅极结构114可由各种不同材料构成并且其可具有各种配置，以与栅极结构114可使用所谓的「栅极先制」或「栅极后制」技术任一种予以制作。构成N型LDMOS装置的栅极结构114用的材料可有别于P型LDMOS装置上所用。例如由硅氮化物构成的描述性侧壁隔件115通常邻近栅极结构114而成以保护并且电隔离栅极电极114B。栅极电极114B具有源极侧边缘114SE与漏极侧边缘114DE。
多个掺杂区形成于基底112中如惯用于LDMOS装置，例如源极区117、漏极区119及电井接触区121。各种掺杂区可藉由利用各种屏蔽层并且进行各种离子布植程序予以形成，全都属所属领域的技术人员所知。装置100也包括在基底112中形成的多个隔离结构，例如凹槽隔离结构。更具体地说，装置100包括将栅极与漏极区119分开的漏极隔离区116A、以及置于掺杂源极/漏极区117、119与电井接触区121之间的多个接触隔离区116B。在一描述性实施例中，漏极隔离区116A可具有落于大约50至500奈米(nm)范围内的横宽（位于基底112的上表面）。
如第2A图所示，装置100还包括置于第一层绝缘材料130中的多个源极/漏极区导体120(SDC)。源极/漏极导体120导电性耦接至LDMOS装置100的源极/漏极区117、119并且其可使用传统的制造技术予以形成。在产业界里，源极/漏极区导体120可有时称为「凹槽硅化物」区。所属领域的技术人员在完整阅读本申请书后将知道源极/漏极区导体120只要其可对源极/漏极区117、119提供导电连接即可具有任何形状或配置并且其可由任何材料构成。源极/漏极区导体120可由例如钨、钛氮化物、金属硅化物等各种导电材料所构成。源极/漏极区导体120的尺寸、形状和数量可随特定应用而变。例如，源极/漏极区导体120可为俯视时具有一般矩形或圆形剖面配置的离散柱型结构，或其可呈栅极宽度走向的连续线型特征。
在一描述性具体实施例中，多个源极/漏极接触件122(CA)形成于置于第一层绝缘材料130之上的第二层绝缘材料132中。源极/漏极接触件122导电性耦接于源极/漏极导体120。正如上述源极/漏极导体120，源极漏极接触件122可由例如任何金属的任何期望导电材料构成并且其可具有例如圆形、方形、线形等任何期望配置。第二层绝缘材料132可由有别于第一层绝缘材料130的不同材料构成，即便那对于实践本发明至少某些态样非必要亦然。在一描述性具体实施例中，第二层绝缘材料132可为一层硅氮化物，而第一层绝缘材料130可由二氧化硅制成。第二层绝缘材料132除了其一般绝缘功能外尚可有不同用途。例如，第二层绝缘材料132可当作经进行用以形成装置100各种导电结构之后续处理操作中的研磨中止层或蚀刻中止层。
还示于第2A图中的是使用已知技术在一层绝缘材料134中形成的多个导电通孔124（「V0」）及多个1号金属部位或线件126（「M1」）。内含线件126的金属化层咸信在产业界普遍所知为所谓的「第1层金属」金属化层。在1号金属层中形成的导电线和结构普遍用于在集成电路产品上以较长距离建立导电性。导电通孔124和导电线126可由例如铜、钨等各种不同材料所构成。在第2A图中所示的描述性具体实施例中，1号金属包括描述性M-1型法拉第屏蔽140，即便M-1型法拉第屏蔽140在所有应用中可都不予以运用或都不需要。亦即，本文所述的新颖性法拉第屏蔽可利用或不使用其它屏蔽结构形式予以运用，如第2A图中所示的描述性M-1型法拉第屏蔽140。正如上述的源极/漏极导体120，通孔124和线件126可由例如任何金属的任何期望导电材料所构成，以及其可具有例如圆形、方形、线形等任何期望配置。
请参阅第2A至2B图，将再说明的是本文所示先进法拉第屏蔽150的一个描述性具体实施例。在一特定具体实施例中，法拉第屏蔽150可由多个垂直堆叠的导电特征或结构所构成，其集结具有实质垂直取向的长轴151V。在更特定的具体实施例中，法拉第屏蔽150可如导电性耦接至源极区117与漏极区119的导电特征由相当于，亦即具有相同结构与配置的多个导电特征所构成。例如，本文所揭示的法拉第屏蔽150可由在1号金属层级之下形成用以对源极区117与漏极区119建立电连接的相同导电特征所构成。更具体地说，在图式所示的具体实施例中，特征152、154、156分别具有如同源极/漏极导体120、源极/漏极接触件122和通孔124的结构及配置。
在图标的实施例中，法拉第屏蔽150由置于栅极电极114B之漏极侧边缘114DE与漏极区119之间亦即多个导电特征152、154、156的三个堆叠式导电特征层级所构成并且其具有相对于基底112之上表面依实质垂直轴151V取向的长轴。在图标的实施例中，法拉第屏蔽150置于安置在漏极区119与栅极结构114之间的漏极隔离区116A之上。在某些情况下，法拉第屏蔽可确实落在(land)漏极隔离区116A上并且接触，但此接触并非在所有应用都必要。在其它应用中，由于可为部分衬层或一层隔件材料等，法拉第屏蔽150随着其可接触置于漏极隔离区116A之上的一层绝缘材料（其一部分在第2B图中是以虚线131予以表示）而可确实接触漏极隔离区116A。也就是说，在某些具体实施例中，法拉第屏蔽150可落在置于导电结构152与漏极隔离区116A之间的绝缘材料上。在一实施例中，如第2A图所示，透过使用M-1型法拉第屏蔽140，本文所示施加于新颖性屏蔽150的电压(VShield)与施加于源极区117的电压(VSource)相同。第2B图省略许多在第2A图中所示的特征以免混淆本揭示之发明而描述装置100的具体实施例。更具体地说，如第2B图所示，本文所揭示的屏蔽150可为可无需第2A图所示描述性M-1型法拉第屏蔽140而予以运用的「独立」型屏蔽。第2A图还反应本文所示的屏蔽150不一定要耦接至源极电压(VSource)。反而，如所属领域的技术人员在完整阅读本申请书后所知，屏蔽电压(VShield)仅需低于漏极电压(VDrain)。
一般而言，本文所揭示的新颖性屏蔽150即使其不一定沿着栅极宽度方向呈连续性仍可具有任何期望的垂直高度150H并且其可就实质整体晶体管栅极宽度实质平行于栅极电极114B。如上所述，屏蔽150由例如导电特征152、154及156的三个导电特征层级所构成。然而，本文所揭示的新颖性屏蔽150可由任何期望数量的导电特征层级或甚至单一导电特征层级所构成。在第2A图所示的描述性具体实施例中，导电特征152、154、156界定导电性耦接至描述性M-1型法拉第屏蔽140的麻腿(dead-leg)。
如所属领域的技术人员将在完整阅读本申请书后所知，可运用任何数量的导电特征152、154、156以形成屏蔽150，其可具有期望的形状或配置并且其可由例如钨、钛氮化物等导电材料所构成。如上所述，在本文所揭示的特征具体实施例中，特征152、154、156分别具有如同源极/漏极导体120、源极/漏极接触件122及通孔124的结构和配置。然而，在其它具体实施例中，法拉第屏蔽150可由相当于电接触栅极电极114B之一或多个导电特征或接触件（图未示）的导电特征制成。在第2A图所示的具体实施例中，M-1型法拉第屏蔽140藉由通孔156予以导电性耦接至屏蔽150。然而，如上所述，可未在所有应用中都提供描述性M-1型法拉第屏蔽140。在有提供M-1型法拉第屏蔽140的情况下，本文所揭示的屏蔽150可导电性耦接至M-1型屏蔽，但并非在所有应用中都必要。即使是在装置100的确包括M-1型法拉第屏蔽140的情况下，本文所揭示的屏蔽150仍不一定要导电性耦接至M-1型法拉第屏蔽140。在第2A图所示的特定实施例中，屏蔽150系导电性耦接至如同施加于源极区117的电压位准。
第2C至2D图为栅极电极114B以及界定屏蔽150之导电特征152、154、156之描述性具体实施例的平面图。如第2C图所示，屏蔽具有大致平行于栅极电极114B之长轴的水平轴151H。屏蔽150的内缘150E可藉由可落在大约20至500奈米范围内的横向距离141与栅极电极114B的漏极侧边缘114DE分隔。
如第2C图所示，导电特征152、154、156的形式可为具有例如一般方形配置的多个离散、间隔的单独特征。在第2D图中，导电特征152、154、156具有连续线型配置。当然，在某些具体实施例中，可形成导电特征152、154、156以致一或多个层级为离散特征，而另一层级由线型特征所构成，下文有更完整的说明。
第2E至2G图为本文所述法拉第屏蔽150从漏极区119朝栅极结构114回看的侧视图，其中已移除各种绝缘材料层。为了参照而在第2E至2G图中描绘栅极电极114的上表面114U。如上所示，导电特征152、154、156可为任何形状或配置。第2E图描述各层级屏蔽150都由彼此有效堆叠的多个离散、单独导电部件所构成的描述性实施例。在本实施例中，导电特征152、154、156可具有一般矩形剖面配置。注意到的是，在第2E图所示的实施例中，屏蔽中沿着其水平长度151H有实体间隙。
在第2F图中，第一层级屏蔽150由呈连续线型特征的导电特征152所构成而亦即导电特征154、156的第二与第三层级屏蔽为离散单独导电接触件。在第2F图所示的具体实施例中，导电特征152依栅极宽度方向扩展足够距离用以依栅极宽度方向屏蔽整体栅极电极114B。在第2G图中，亦即导电特征152、154的第一与第二层级屏蔽150为连续线型特征，而第三层级屏蔽150由其为离散单独导电接触件的多个导电特征156所构成。因此，如所属领域的技术人员在完整阅读本申请书后将了解的是，可用各种不同配置实现本揭示的发明。
第3图图标本文所揭示装置100的仿真结果。模仿三种情境：(1)条件160–无任何类型法拉第屏蔽的LDMOS装置；(2)条件162–仅包括一传统M-1型法拉第屏蔽（亦即，扩展栅极电极之上的1号金属接线层所产生的屏蔽）的LDMOS装置；以及(3)条件164–如第2A图中所示包括M-1型法拉第屏蔽140加上本文所示新颖性屏蔽150的LDMOS装置。仿真时的偏压条件是Vg=Vs=0V以及Vd=5V。每一个条件160、162、164的栅极对漏极电容（单位为fF/μm的Cgd）分别是0.397、0.372以及0.343。仿真显示在条件160（完全没有法拉第屏蔽）中，栅极结构114的顶部和漏极侧有强电位梯度，其表示严重的栅极对漏极耦接。在条件162（只有M-1型法拉第屏蔽）中，M-1型法拉第屏蔽消除栅极结构114顶部的许多电位梯度，但在栅极结构114的漏极侧边缘114DE仍有显著梯度。在条件164（M-1型法拉第屏蔽加本文所揭示的屏蔽150）中，得以更有效地同时屏蔽顶部及侧部电位梯度。所以，使用本文所揭示的新颖性屏蔽150大幅降低装置100的栅极对漏极电容。更具体地说，条件164对条件162的仿真比较显示使用本文所揭示的新颖性屏蔽150降低大约8%（(0.372–0.343)/0.372=0.7796）的栅极对漏极电容。
以上所揭露的特殊具体实施例仅属描述性，正如本发明可以所属领域的技术人员所明显知道的不同但均等方式予以改进并且实践而具有本文的指导效益。例如，前述制程步骤可用不同顺序实施。另外，除了作为权利要求中所述，对于本文所示构造或设计的细节无限制用意。因此，得以证实以上所揭露特殊具体实施例可予以改变或改进并且所有此等变化皆视为在本发明的范畴及精神内。因此，本文所谋求的保护如权利要求中所提。
Claims (28)
1.一种集成电路装置，其包含：
包含半导体基底中所形成栅极电极与漏极区的晶体管；
在该基底中形成的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及
横置于该栅极电极与该漏极区之间和在该隔离结构之上的法拉第屏蔽，其中该法拉第屏蔽由多个垂直堆叠的导电特征所构成，该多个垂直堆叠的导电特征中的每一个位于绝缘材料的分离层中。
2.根据权利要求1所述的装置，其中，该导电特征为离散、分离的导电接触件或连续线型特征。
3.根据权利要求1所述的装置，其中，该法拉第屏蔽由三个导电特征层级所构成并且其中，该三个导电特征层级各由多个离散、分离的导电接触件或至少一连续线型特征所构成。
4.根据权利要求1所述的装置，其再包含导电性耦接至该漏极区的源极/漏极导体、导电性耦接至该源极/漏极导体的源极/漏极接触件并且其中，该法拉第屏蔽由相应于该源极/漏极导体和该源极/漏极接触件的导电特征所构成。
5.根据权利要求1所述的装置，其再包含内含置于该栅极电极之上的1号金属型法拉第屏蔽的1号金属层。
6.根据权利要求5所述的装置，其中，该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽。
7.根据权利要求5所述的装置，其中，该装置再包含形成于该基底中的源极区，以及其中，该法拉第屏蔽和该1号金属型法拉第屏蔽导电性耦接至该源极区。
8.根据权利要求1所述的装置，其中，该法拉第屏蔽接触该隔离结构。
9.根据权利要求1所述的装置，其中，该法拉第屏蔽接触置于该法拉第屏蔽与该隔离结构之间的该绝缘材料。
10.一种集成电路装置，其包含：
包含半导体基底中所形成栅极电极与漏极区的晶体管；
导电性耦接至该漏极区的源极/漏极导体；
置于该源极/漏极导体上并且导电性耦接至该源极/漏极导体上的该源极/漏极接触件；
形成于该基底中的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及
横置于该栅极电极与该漏极区之间的法拉第屏蔽，其中，该法拉第屏蔽由相应于该源极/漏极导体与该源极/漏极接触件的多个垂直堆叠的导电特征所构成，其中，该多个垂直堆叠的导电特征中的每一个位于绝缘材料的分离层中。
11.根据权利要求10所述的装置，其再包含导电性耦接至该源极/漏极接触件的导电通孔并且该法拉第屏蔽的该导电特征也相应于该通孔。
12.根据权利要求11所述的装置，其再包含内含置于该栅极电极之上的1号金属型法拉第屏蔽的1号金属层。
13.根据权利要求12所述的装置，其中，该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽。
14.根据权利要求10所述的装置，其中，该法拉第屏蔽接触该隔离结构。
15.根据权利要求10所述的装置，其中，该法拉第屏蔽接触置于该法拉第屏蔽与该隔离结构之间的该绝缘材料。
16.根据权利要求12所述的装置，其中，该法拉第屏蔽置于该隔离区之上并且其中，该法拉第屏蔽具有相对于该基底的上表面实质垂直取向的长轴。
17.一种集成电路装置，其包含：
包含半导体基底中所形成栅极电极与漏极区的晶体管；
1号金属金属化层；
置于该1号金属金属化层之下并且导电性耦接至该漏极区的多个漏极导电结构；
形成于该基底中的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及
横置于该栅极电极与该漏极区之间的法拉第屏蔽，其中，该法拉第屏蔽由相应于该漏极导电结构的多个垂直堆叠的导电特征所构成，该多个垂直堆叠的导电特征中的每一个位于绝缘材料的分离层中。
18.根据权利要求17所述的装置，其中，该1号金属金属化层包含置于该栅极电极之上的1号金属型法拉第屏蔽。
19.根据权利要求17所述的装置，其中，该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽。
20.根据权利要求17所述的装置，其中，该法拉第屏蔽接触该隔离区。
21.根据权利要求17所述的装置，其中，该法拉第屏蔽接触置于该法拉第屏蔽与该隔离结构之间的该绝缘材料。
22.根据权利要求17所述的装置，其中，该法拉第屏蔽置于该隔离区之上并且其中，该法拉第屏蔽具有相对于该基底的上表面实质垂直取向的长轴。
23.一种集成电路装置，其包含：
包含半导体基底中所形成栅极电极与漏极区的晶体管；
包含置于该栅极电极之上的1号金属型法拉第屏蔽的1号金属金属化层；
形成于该基底中的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及
横置于该栅极电极与该漏极区之间和在该隔离区之上的法拉第屏蔽，该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽，其中，该法拉第屏蔽由多个垂直堆叠的导电特征所构成，该多个垂直堆叠的导电特征中的每一个位于绝缘材料的分离层中。
24.根据权利要求23所述的装置，其中，该法拉第屏蔽导电性耦接至形成于该基底中的源极区。
25.根据权利要求23所述的装置，其中，该法拉第屏蔽接触该隔离区。
26.根据权利要求23所述的装置，其中，该法拉第屏蔽具有相对于该基底的上表面实质垂直取向的长轴。
27.一种集成电路装置，其包含：
包含半导体基底中所形成栅极电极与漏极区的晶体管；
包含置于该栅极电极之上的1号金属型法拉第屏蔽的1号金属金属化层；
置于该1号金属金属化层之下并且导电性耦接至该漏极区的多个漏极导电结构；
形成于该基底中的隔离结构，该隔离结构横置于该栅极电极与该漏极区之间；以及
横置于该栅极电极与该漏极区之间并且接触该隔离区的法拉第屏蔽，其中，该法拉第屏蔽导电性耦接至该1号金属型法拉第屏蔽并且其中，该法拉第屏蔽由相应于该漏极导电结构的多个垂直堆叠的导电特征所构成，该多个垂直堆叠的导电特征中的每一个位于绝缘材料的分离层中。
28.根据权利要求27所述的装置，其中，该法拉第屏蔽导电性耦接至形成于该基底中的源极区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/650,233 | 2012-10-12 | ||
| US13/650,233 US9064868B2 (en) | 2012-10-12 | 2012-10-12 | Advanced faraday shield for a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730449A CN103730449A (zh) | 2014-04-16 |
| CN103730449B true CN103730449B (zh) | 2016-09-07 |
Family
ID=50454466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310473192.3A Active CN103730449B (zh) | 2012-10-12 | 2013-10-11 | 半导体装置用的先进法拉第屏蔽 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9064868B2 (zh) |
| CN (1) | CN103730449B (zh) |
| TW (1) | TWI540699B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306055B2 (en) * | 2014-01-16 | 2016-04-05 | Microchip Technology Incorporated | High voltage double-diffused MOS (DMOS) device and method of manufacture |
| US9653410B1 (en) * | 2016-03-15 | 2017-05-16 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of manufacture |
| US10790389B2 (en) * | 2018-08-14 | 2020-09-29 | Silanna Asia Pte Ltd | Source contact formation of MOSFET with gate shield buffer for pitch reduction |
| US10593619B1 (en) | 2018-08-28 | 2020-03-17 | Nsp Usa, Inc. | Transistor shield structure, packaged device, and method of manufacture |
| US10672703B2 (en) | 2018-09-26 | 2020-06-02 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of fabrication |
| US10971622B2 (en) * | 2018-10-05 | 2021-04-06 | Avago Technologies International Sales Pte. Limited | Transistor structures |
| US11107775B1 (en) * | 2020-03-31 | 2021-08-31 | Nanya Technology Corporation | Semiconductor device with electrically floating contacts between signal-transmitting contacts |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681119A (zh) * | 2004-04-09 | 2005-10-12 | 曾世宪 | Ic装置及其制造方法 |
| CN101093831A (zh) * | 2006-06-19 | 2007-12-26 | 中芯国际集成电路制造(上海)有限公司 | 射频金属氧化物半导体器件及其制造方法 |
| CN101771049A (zh) * | 2008-12-29 | 2010-07-07 | 万国半导体有限公司 | 基于底部源极金属氧化物半导体场效应管的真实芯片级封装功率金属氧化物半导体场效应管 |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839594A (en) | 1987-08-17 | 1989-06-13 | Picker International, Inc. | Faraday shield localized coil for magnetic resonance imaging |
| GB9017910D0 (en) | 1990-08-15 | 1990-09-26 | Vaseal Electronics Limited | Improvements in and relating to proximity switches |
| JP2000507045A (ja) * | 1996-03-22 | 2000-06-06 | テレフオンアクチーボラゲツト エル エム エリクソン | 導電ピンアレーで遮蔽された半導体デバイスとその製造方法 |
| US5726523A (en) | 1996-05-06 | 1998-03-10 | Matsushita Electric Works Research & Development Labratory | Electrodeless fluorescent lamp with bifilar coil and faraday shield |
| US5912490A (en) * | 1997-08-04 | 1999-06-15 | Spectrian | MOSFET having buried shield plate for reduced gate/drain capacitance |
| US5918137A (en) * | 1998-04-27 | 1999-06-29 | Spectrian, Inc. | MOS transistor with shield coplanar with gate electrode |
| US6215152B1 (en) | 1998-08-05 | 2001-04-10 | Cree, Inc. | MOSFET having self-aligned gate and buried shield and method of making same |
| US6420952B1 (en) | 1998-09-30 | 2002-07-16 | Core Technology Inc. | Faraday shield and method |
| US6649975B2 (en) | 2000-11-16 | 2003-11-18 | Silicon Semiconductor Corporation | Vertical power devices having trench-based electrodes therein |
| US6534843B2 (en) | 2001-02-10 | 2003-03-18 | International Business Machines Corporation | High Q inductor with faraday shield and dielectric well buried in substrate |
| US6685799B2 (en) | 2001-03-14 | 2004-02-03 | Applied Materials Inc. | Variable efficiency faraday shield |
| EP1525602A2 (en) | 2002-07-31 | 2005-04-27 | Lam Research Corporation | Method for adjusting voltage on a powered faraday shield |
| US7223321B1 (en) | 2002-08-30 | 2007-05-29 | Lam Research Corporation | Faraday shield disposed within an inductively coupled plasma etching apparatus |
| US7005703B2 (en) | 2003-10-17 | 2006-02-28 | Agere Systems Inc. | Metal-oxide-semiconductor device having improved performance and reliability |
| SE0302810D0 (sv) * | 2003-10-24 | 2003-10-24 | Infineon Technologies Ag | Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof |
| US20050280085A1 (en) | 2004-06-16 | 2005-12-22 | Cree Microwave, Inc. | LDMOS transistor having gate shield and trench source capacitor |
| US7307314B2 (en) | 2004-06-16 | 2007-12-11 | Cree Microwave Llc | LDMOS transistor with improved gate shield |
| EP1717850A1 (en) * | 2005-04-29 | 2006-11-02 | STMicroelectronics S.r.l. | Method of manufacturing a lateral power MOS transistor |
| DE102006022360B4 (de) * | 2006-05-12 | 2009-07-09 | Infineon Technologies Ag | Abschirmvorrichtung |
| US7855414B2 (en) * | 2006-07-28 | 2010-12-21 | Broadcom Corporation | Semiconductor device with increased breakdown voltage |
| US7796403B2 (en) | 2006-09-28 | 2010-09-14 | Nellcor Puritan Bennett Llc | Means for mechanical registration and mechanical-electrical coupling of a faraday shield to a photodetector and an electrical circuit |
| JP5105160B2 (ja) * | 2006-11-13 | 2012-12-19 | クリー インコーポレイテッド | トランジスタ |
| US8035140B2 (en) * | 2007-07-26 | 2011-10-11 | Infineon Technologies Ag | Method and layout of semiconductor device with reduced parasitics |
| US7608889B2 (en) * | 2007-09-28 | 2009-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lateral diffusion metal-oxide-semiconductor structure |
| US7847351B2 (en) * | 2008-04-11 | 2010-12-07 | Texas Instruments Incorporated | Lateral metal oxide semiconductor drain extension design |
| US7741567B2 (en) | 2008-05-19 | 2010-06-22 | Texas Instruments Incorporated | Integrated circuit package having integrated faraday shield |
| US8053873B2 (en) | 2008-06-06 | 2011-11-08 | Texas Instruments Incorporated | IC having voltage regulated integrated Faraday shield |
| US8071935B2 (en) | 2008-06-30 | 2011-12-06 | Nellcor Puritan Bennett Llc | Optical detector with an overmolded faraday shield |
| US8168490B2 (en) * | 2008-12-23 | 2012-05-01 | Intersil Americas, Inc. | Co-packaging approach for power converters based on planar devices, structure and method |
| EP2383786B1 (en) * | 2010-04-29 | 2018-08-15 | Ampleon Netherlands B.V. | Semiconductor transistor comprising two electrically conductive shield elements |
| US8530304B2 (en) * | 2011-06-14 | 2013-09-10 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a gate electrode and a gate tap |
| US8790966B2 (en) * | 2011-10-18 | 2014-07-29 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
| US8664718B2 (en) * | 2011-11-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power MOSFETs and methods for forming the same |
| US8680615B2 (en) * | 2011-12-13 | 2014-03-25 | Freescale Semiconductor, Inc. | Customized shield plate for a field effect transistor |
| US8823096B2 (en) * | 2012-06-01 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical power MOSFET and methods for forming the same |
| US9159803B2 (en) * | 2012-08-21 | 2015-10-13 | Freescale Semiconductor, Inc. | Semiconductor device with HCI protection region |
-
2012
- 2012-10-12 US US13/650,233 patent/US9064868B2/en active Active
-
2013
- 2013-09-27 TW TW102134976A patent/TWI540699B/zh active
- 2013-10-11 CN CN201310473192.3A patent/CN103730449B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681119A (zh) * | 2004-04-09 | 2005-10-12 | 曾世宪 | Ic装置及其制造方法 |
| CN101093831A (zh) * | 2006-06-19 | 2007-12-26 | 中芯国际集成电路制造(上海)有限公司 | 射频金属氧化物半导体器件及其制造方法 |
| CN101771049A (zh) * | 2008-12-29 | 2010-07-07 | 万国半导体有限公司 | 基于底部源极金属氧化物半导体场效应管的真实芯片级封装功率金属氧化物半导体场效应管 |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140103420A1 (en) | 2014-04-17 |
| TWI540699B (zh) | 2016-07-01 |
| US9064868B2 (en) | 2015-06-23 |
| TW201423949A (zh) | 2014-06-16 |
| CN103730449A (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730449B (zh) | 半导体装置用的先进法拉第屏蔽 | |
| US7709313B2 (en) | High performance capacitors in planar back gates CMOS | |
| US8878283B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| CN103430292A (zh) | 二极管，使用二极管的电路及制造方法 | |
| CN104992977A (zh) | Nldmos器件及其制造方法 | |
| US10325867B2 (en) | Semiconductor device and radio frequency module formed on high resistivity substrate | |
| CN102683416B (zh) | Soi mos晶体管 | |
| CN105428415A (zh) | Nldmos器件及其制造方法 | |
| US10340377B2 (en) | Edge termination for super-junction MOSFETs | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN105514166B (zh) | Nldmos器件及其制造方法 | |
| KR101666753B1 (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| KR20160149430A (ko) | 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 | |
| CN103339630B (zh) | 具有非对称结构的绝缘体上半导体器件 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN109830523B (zh) | Nldmos器件及其制造方法 | |
| CN107946230B (zh) | 半导体器件及其制备方法 | |
| CN103066079B (zh) | 半导体器件间隔离结构及其形成方法 | |
| CN102315155B (zh) | 浅沟槽隔离结构及其形成方法，半导体结构及其形成方法 | |
| CN101295676B (zh) | 静电放电保护器件的布图设计方法及mos器件 | |
| CN104037223B (zh) | 射频n型ldmos器件及其制造方法 | |
| CN102208449A (zh) | 一种soi体接触mos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210226 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| TR01 | Transfer of patent right |