KR20160149430A - 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 - Google Patents

고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 Download PDF

Info

Publication number
KR20160149430A
KR20160149430A KR1020150086365A KR20150086365A KR20160149430A KR 20160149430 A KR20160149430 A KR 20160149430A KR 1020150086365 A KR1020150086365 A KR 1020150086365A KR 20150086365 A KR20150086365 A KR 20150086365A KR 20160149430 A KR20160149430 A KR 20160149430A
Authority
KR
South Korea
Prior art keywords
region
resistivity substrate
well region
trench isolation
deep
Prior art date
Application number
KR1020150086365A
Other languages
English (en)
Other versions
KR101710268B1 (ko
Inventor
조용수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020150086365A priority Critical patent/KR101710268B1/ko
Priority to US15/041,576 priority patent/US9640551B2/en
Publication of KR20160149430A publication Critical patent/KR20160149430A/ko
Application granted granted Critical
Publication of KR101710268B1 publication Critical patent/KR101710268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

무선 주파수(RF) 모듈이 개시된다. 상기 RF 모듈은 고비저항 기판 상에 형성된 RF 스위칭 소자, RF 능동 소자, 수동 소자 및 제어기를 포함한다. 상기 수동 소자는, 상기 고비저항 기판의 표면 부위에 플레이트 형태를 갖도록 형성된 얕은 트렌치 소자 분리 영역과, 상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들을 형성하는 깊은 트렌치 소자 분리 영역들과, 상기 고비저항 기판 상에 형성된 적어도 하나의 절연막과, 상기 절연막 상에 형성된 적어도 하나의 수동 부품을 포함한다.

Description

고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈{Passive device and radio frequency module formed on high resistivity substrate}
본 발명의 실시예들은 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수(Radio Frequency; RF) 모듈에 관한 것이다. 보다 상세하게는, 고비저항 실리콘 기판 상에 형성된 RF 수동 소자 및 이를 포함하는 RF 모듈에 관한 것이다.
일반적으로, 모바일 폰, 스마트 폰, 노트북, 태블릿 PC(personal computer), PDA(personal digital assistant), 모바일 게임 기기, 멀티 미디어 기기 등과 같은 무선 통신 기기들에서 사용되는 RF 프론트 엔드 모듈(Radio Frequency Front-End Module; RF FEM)과 같은 RF 모듈은 RF 능동 소자, RF 수동 소자, RF 스위칭 소자 및 제어기 등을 포함할 수 있다.
특히, 상기 RF 스위칭 소자는 일반적으로 RF 노이즈 커플링 감쇄를 위하여 SOI(Silicon on Insulator) 기판을 이용하여 제조될 수 있다. 상기 RF FEM은 상기 RF 능동 소자, RF 수동 소자, RF 스위칭 소자 및 제어기를 포함하는 SIP/MCM(Single In-line Package / Multi Chip Module)의 형태로 제조될 수 있다.
일 예로서, 대한민국 공개특허공보 제10-2010-0073969호에는 향상된 신호 충실도 및 전기적 절연을 갖는 SOI 무선 주파수 스위치가 개시되어 있다.
그러나, SOI 기판의 가격이 상대적으로 높고 SIP/MCM 공정에 소요되는 비용에 의해 상기 RE FEM의 제조 비용을 감소시키는 데에 한계가 있다.
본 발명의 실시예들은 상술한 바와 같은 문제점들을 해결하기 위하여 고비저항 기판 상에 형성된 RF 수동 소자 및 이를 포함하는 RF 모듈을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 수동 소자는, 고비저항 기판과, 상기 고비저항 기판의 표면 부위에 플레이트 형태를 갖도록 형성된 얕은 트렌치 소자 분리 영역과, 상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들을 형성하는 깊은 트렌치 소자 분리 영역들과, 상기 고비저항 기판 상에 형성된 적어도 하나의 절연막과, 상기 절연막 상에 형성된 적어도 하나의 수동 부품을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 수동 소자는 상기 얕은 트렌치 소자 분리 영역을 감싸도록 상기 고비저항 기판의 표면 부위에 형성되는 가드링을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 수동 소자는 상기 얕은 트렌치 소자 분리 영역 상에 형성된 도전성 차폐막을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 고비저항 기판 상에는 복수의 절연막들이 형성될 수 있으며, 상기 복수의 절연막들 사이에는 도전성 차폐막이 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 RF 모듈은, 고비저항 기판 상에 형성된 RF 스위칭 소자와, 상기 고비저항 기판 상에 형성된 RF 능동 소자와, 상기 고비저항 기판 상에 형성된 수동 소자와, 상기 고비저항 기판 상에 형성된 제어기를 포함할 수 있다. 특히, 상기 수동 소자는, 상기 고비저항 기판의 표면 부위에 플레이트 형태를 갖도록 형성된 얕은 트렌치 소자 분리 영역과, 상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들을 형성하는 깊은 트렌치 소자 분리 영역들과, 상기 고비저항 기판 상에 형성된 적어도 하나의 절연막과, 상기 절연막 상에 형성된 적어도 하나의 수동 부품을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는, 상기 고비저항 기판 상에 형성된 적어도 하나의 트랜지스터와, 상기 적어도 하나의 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 제2 깊은 트렌치 소자 분리 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는, 상기 제2 깊은 트렌치 소자 분리 영역 상에 형성된 제2 얕은 트렌치 소자 분리 영역을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 고비저항 기판은 제1 도전형을 갖고, 상기 고비저항 기판 내에는 제2 도전형을 갖는 깊은 웰 영역이 형성되고, 상기 깊은 웰 영역 상에는 제1 도전형을 갖는 제1 웰 영역이 형성되며, 상기 트랜지스터는 상기 제1 웰 영역 상에 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역보다 깊게 연장할 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 깊은 트렌치 소자 분리 영역의 외측에는 제2 도전형을 갖는 제2 웰 영역이 형성되며, 상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 제3 소자 분리 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 소자 분리 영역은, 상기 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 형성되는 제3 깊은 트렌치 소자 분리 영역과, 상기 제3 깊은 트렌치 소자 분리 영역 상에 형성된 제3 얕은 트렌치 소자 분리 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는, 복수의 트랜지스터들을 포함하며, 상기 트랜지스터들은 멀티 핑거 구조를 갖도록 전기적으로 서로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 트랜지스터들 중 서로 인접하는 트랜지스터들의 소스 영역들 사이에는 상기 소스 영역들과 다른 도전형을 갖는 고농도 불순물 영역이 형성되며, 상기 인접하는 트랜지스터들의 소스 영역들과 상기 고농도 불순물 영역은 전기적으로 서로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는, 상기 고비저항 기판 내에 형성되며 제1 도전형을 갖는 제1 깊은 웰 영역과, 상기 제1 깊은 웰 영역 상에 형성되며 제2 도전형을 갖는 제2 깊은 웰 영역과, 상기 제2 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 제1 웰 영역과, 상기 제1 웰 영역 상에 형성된 적어도 하나의 트랜지스터를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 RF 스위칭 소자는, 상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역과, 상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역과, 상기 저농도 웰 영역 상에 형성된 적어도 하나의 트랜지스터를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 수동 소자는 상기 얕은 트렌치 소자 분리 영역 상에 형성된 도전성 차폐막을 더 포함하며, 상기 도전성 차폐막은 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기의 게이트 전극들 또는 금속 배선층들과 동일한 물질로 이루어질 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, RF 모듈은 고비저항 기판 과, 상기 고비저항 기판 상에 형성된 RF 스위칭 소자, RF 능동 소자, 수동 소자 및 디지털 소자 등을 포함할 수 있다. 상기 수동 소자는 상기 고비저항 기판의 표면 부위에 형성된 얕은 트렌치 소자 분리 영역과, 상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하는 깊은 트렌치 소자 분리 영역들과, 상기 얕은 트렌치 소자 분리 영역 상에 형성된 절연막과, 상기 절연막 상에 형성된 수동 부품들을 포함할 수 있다.
상기 깊은 트렌치 소자 분리 영역은 상기 고비저항 기판 내부의 와전류 및 상기 고비저항 기판 내의 기생 소자들에 의한 영향을 감소시킬 수 있으며 특히 상기 수동 부품들 중 인덕터의 Q 값(Quality Factor)을 충분히 개선시킬 수 있다. 결과적으로, 상기 수동 소자의 전기적인 특성이 크게 개선될 수 있다.
또한, 상기와 같이 고비저항 기판을 이용하여 RF 모듈을 제조함으로써 일반적인 SOI 기판을 이용하는 종래 기술과 비교하여 상기 RF 모듈의 제조 비용이 크게 감소될 수 있다.
특히, 상기 RF 스위칭 소자, RF 능동 소자 및 디지털 소자 각각은 상기 고비저항 기판 내에 형성되는 깊은 웰 영역 및 상기 깊은 웰 영역보다 깊게 형성되는 깊은 트렌치 소자 분리 영역을 포함할 수 있으며, 상기 깊은 웰 영역에는 리버스 바이어스 전압이 인가될 수 있다. 따라서, 상기 RF 스위칭 소자, RF 능동 소자 및 디지털 소자의 접합 커패시턴스와 누설 전류 및 RF 노이즈 커플링이 충분히 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 수동 소자와 이를 포함하는 RF 모듈을 설명하기 위한 개략적인 블록도이다.
도 2는 도 1에 도시된 수동 소자를 설명하기 위한 개략적인 단면도이다.
도 3은 도 2에 도시된 얕은 트렌치 소자 분리 영역과 깊은 트렌치 소자 분리 영역들을 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 수동 소자를 설명하기 위한 개략적인 구성도이다.
도 5는 본 발명의 또 다른 실시예에 따른 수동 소자를 설명하기 위한 개략적인 구성도이다.
도 6은 도 2에 도시된 RF 스위칭 소자를 설명하기 위한 개략적인 평면도이다.
도 7은 도 6에 도시된 Ⅶ-Ⅶ' 라인을 따라 수득된 개략적인 단면도이다.
도 8은 도 6에 도시된 Ⅷ-Ⅷ' 라인을 따라 수득된 개략적인 단면도이다.
도 9 내지 도 12는 도 6 내지 도 8에 도시된 RF 스위칭 소자의 다른 예들을 설명하기 위한 개략적인 단면도들이다.
도 13은 도 2에 도시된 RF 능동 소자를 설명하기 위한 개략적인 단면도이다.
도 14 내지 도 16은 도 13에 도시된 RF 능동 소자의 다른 예들을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 수동 소자와 이를 포함하는 RF 모듈을 설명하기 위한 개략적인 블록도이고, 도 2는 도 1에 도시된 수동 소자를 설명하기 위한 개략적인 단면도이며, 도 3은 도 2에 도시된 얕은 트렌치 소자 분리 영역과 깊은 트렌치 소자 분리 영역들을 설명하기 위한 개략적인 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 수동 소자(100)는 RF FEM과 같은 RF 모듈(10)을 제조하기 위해 사용될 수 있다. 상기 RF FEM은 모바일 폰, 스마트 폰, 노트북, 태블릿 PC, PDA, 모바일 게임 기기, 멀티 미디어 기기 등과 같은 다양한 형태의 무선 통신 기기들에 사용될 수 있다.
상기 RF 모듈(10)은 수동 소자(100), RF 스위칭 소자(200), RF 능동 소자(300), 디지털 소자(400) 등과 같은 구성 요소들을 포함할 수 있으며, 상기 구성 요소들은 상기 고비저항 기판(102) 상에 형성될 수 있다. 예를 들면, 상기 RF 능동 소자(300)는 파워 앰프를 포함할 수 있으며, 상기 디지털 소자(400)는 제어기를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 수동 소자(100)는 상기 고비저항 기판(102)의 표면 부위에 형성된 얕은 트렌치 소자 분리(STI; Shallow Trench Isolation) 영역(110)과, 상기 STI 영역(110)의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들(122)을 형성하는 깊은 트렌치 소자 분리(DTI; Deep Trench Isolation) 영역들(120)과, 상기 고비저항 기판(102) 상에 형성된 절연막(130) 및 상기 절연막(130) 상에 형성된 수동 부품들(140)을 포함할 수 있다. 예를 들면, 상기 수동 소자(100)는 인덕터, 저항, 커패시터, 변압기, 릴레이 등과 같은 수동 부품들(140)을 포함할 수 있다.
상기 고비저항 기판(102)은 실리콘을 포함할 수 있으며 제1 도전형을 가질 수 있다. 일 예로서, 상기 고비저항 기판(102)은 보론, 인듐 등과 같은 P형 불순물로 저농도 도핑될 수 있으며, 대략 100 ohm.cm 이상의 비저항을 가질 수 있다. 특히, 상기 고비저항 기판(102)은 대략 1000 ohm.cm 내지 20,000 ohm.cm 정도의 비저항을 가질 수 있다.
상기 STI 영역(110)은 대략 사각 플레이트 형태를 가질 수 있으며, 상기 DTI 영역들(120)은 도 3에 도시된 바와 같이 대략 복수의 사각 튜브들을 구성할 수 있다. 그러나, 상기 DTI 영역들(120)의 형상은 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.
상기 DTI 영역들(120)은 상기 고비저항 기판(102) 내부에서 와전류를 감소시키고 아울러 상기 고비저항 기판(102) 내부의 기생 소자들에 의한 영향을 감소시키기 위하여 사용될 수 있다. 상기 DTI 영역들(120)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 DTI 영역들(120)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다. 특히, 상기 STI 영역(110)과 DTI 영역들(120)은 상기 수동 부품들(140) 중 인덕터의 Q 값(Quality Factor)을 충분히 개선시킬 수 있으며, 이에 따라 상기 수동 소자(100)의 전기적인 특성이 충분히 개선될 수 있다.
상기 DTI 영역들(120)은 DRIE(Deep Reactive Ion Etching) 공정을 통해 깊은 트렌치들을 형성하고, 상기 깊은 트렌치들의 측면들 상에 산화물 라이너를 형성한 후 도핑되지 않은 폴리실리콘을 이용하여 상기 깊은 트렌치들을 매립함으로써 형성될 수 있다. 상기 STI 영역(110)은 상기 고비저항 기판(102)의 표면 부위에 얕은 트렌치를 형성하고, 상기 얕은 트렌치 내부를 실리콘 산화물로 매립함으로써 형성될 수 있다.
상기 고비저항 기판(102) 상에는 복수의 절연막들이 형성될 수 있으며, 상기 절연막들 사이에는 상기 RF 스위칭 소자(200), RF 능동 소자(300) 및 디지털 소자(400)와 연결되는 금속 배선층들이 형성될 수 있으며, 상기 수동 부품들(140)은 상기 절연막들 중 최상층의 절연막(130) 상에 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 소동 소자(100)는 상기 STI 영역(110)을 감싸도록 형성된 가드링(Guard Ring; 150)을 포함할 수 있다. 상기 가드링(150)은 상기 RF 스위칭 소자(200), RF 능동 소자(300) 및 디지털 소자(400)로부터 상기 수동 소자(100)를 격리시키기 위하여 사용될 수 있다. 일 예로서, 상기 가드링(150)으로는 제1 도전형 즉 P형 웰(P-type Well; PW) 영역이 사용될 수 있으며, 상기 PW 영역 상에는 P형 고농도 불순물 영역(152)이 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 수동 소자를 설명하기 위한 개략적인 구성도이며, 도 5는 본 발명의 또 다른 실시예에 따른 수동 소자를 설명하기 위한 개략적인 구성도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 수동 소자(100)는 STI 영역(110) 상에 형성된 도전성 차폐막(160)을 포함할 수 있다. 상기 도전성 차폐막(160)은 상기 고비저항 기판(102)으로부터 수동 부품들(140)로 RF 노이즈가 전달되는 것을 방지하기 위하여 사용될 수 있다.
예를 들면, 상기 도전성 차폐막(160)은 RF 스위칭 소자(200), RF 능동 소자(300) 및 디지털 소자(400)의 게이트 전극들과 동일한 물질로 이루어질 수 있다. 구체적으로, 상기 도전성 차폐막(160)은 불순물 도핑된 폴리실리콘으로 이루어질 수 있다. 한편, 상기 도전성 차폐막(160)과 상기 STI 영역(110) 사이에는 절연막(162)이 개재될 수 있다. 상기 절연막(162)은 상기 RF 스위칭 소자(200), RF 능동 소자(300) 및 디지털 소자(400)의 게이트 절연막들과 함께 형성될 수 있다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 수동 소자(100)는 고비저항 기판(102) 상에 형성된 복수의 절연막들(132)과 상기 절연막들(132) 사이에 형성된 도전성 차폐막(170)을 포함할 수 있다. 예를 들면, 상기 수동 소자(100)는 RF 스위칭 소자(200), RF 능동 소자(300) 및 디지털 소자(400)의 금속 배선층들과 동일한 물질로 이루어지는 도전성 차폐막(170)을 포함할 수 있다.
도 6은 도 2에 도시된 RF 스위칭 소자를 설명하기 위한 개략적인 평면도이고, 도 7은 도 6에 도시된 Ⅶ-Ⅶ' 라인을 따라 수득된 개략적인 단면도이며, 도 8은 도 6에 도시된 Ⅷ-Ⅷ' 라인을 따라 수득된 개략적인 단면도이다.
도 6 내지 도 8을 참조하면, 상기 RF 스위칭 소자(200)는 고비저항 기판(102) 상에 형성된 복수의 트랜지스터들(210)을 포함할 수 있다. 상기 고비저항 기판(102) 내에는 제2 도전형을 갖는 깊은 웰 영역(230)이 형성될 수 있으며, 상기 깊은 웰 영역(230) 상에는 제1 도전형을 갖는 제1 웰 영역(232)이 형성될 수 있다. 예를 들면, 상기 고비저항 기판(102) 내에는 깊은 N형의 웰(Deep N-type Well; DNW) 영역(230)이 형성될 수 있으며, 상기 DNW 영역(230) 상에 제1 P형 웰(P-type Well; PW) 영역(232)이 형성될 수 있다.
상기 트랜지스터들(210)은 상기 제1 PW 영역(232) 상에 형성될 수 있다. 각각의 트랜지스터들(210)은 게이트 전극(212)과 상기 게이트 전극(212)의 양측에 인접하는 상기 제1 PW 영역(232)의 표면 부위들에 형성된 소스 영역(214)과 드레인 영역(216)을 포함할 수 있다. 또한, 상기 트랜지스터(210)는 상기 게이트 전극(212)과 상기 제1 PW 영역(232) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(212)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
상기 소스 영역(214)과 드레인 영역(216)은 제2 도전형, 예를 들면, 인, 비소 등과 같은 N형 불순물로 고농도 도핑될 수 있다. 상기 소스 영역(214)의 일측에는 기판 탭(Substrate TAB) 또는 웰 탭(Well TAB)으로서 사용되는 제1 도전형 즉 P형의 고농도 불순물 영역(240)이 형성될 수 있으며, 상기 소스 영역(214)과 상기 고농도 불순물 영역(240)은 전기적으로 서로 연결될 수 있다.
상기 RF 스위칭 소자(200)는 상기 트랜지스터들(210)이 형성된 액티브 영역을 감싸도록 형성된 소자 분리 영역(220)을 포함할 수 있다. 상기 소자 분리 영역(220)은 상기 DNW 영역(230)보다 깊게 형성되는 DTI 영역(222)과 상기 DTI 영역(222) 상에 형성되는 STI 영역(224)을 포함할 수 있다.
상기 DTI 영역(222)은 RF 노이즈를 감소시키고 상기 RF 수동 소자(100)의 전기적인 특성을 개선하기 위하여 사용될 수 있다. 상기 DTI 영역(222)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 DTI 영역(222)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다. 한편, 상기 RF 스위칭 소자(200)의 DTI 영역(222)과 STI 영역(224)은 상기 수동 소자(100)의 DTI 영역들(120)과 STI 영역(110)과 각각 동시에 형성될 수 있다.
상기 소자 분리 영역(220)의 외측에는 제2 도전형 즉 N형의 웰(234, N-type Well; NW) 영역이 형성될 수 있으며, 상기 NW 영역(234) 상에는 제2 도전형 즉 N형의 고농도 불순물 영역(242)이 형성될 수 있다.
특히, 상기 제1 PW 영역(232)은 상기 소자 분리 영역(220) 내에 형성될 수 있으며, 상기 DNW 영역(230)은 상기 제1 PW 영역(232)보다 넓게 형성될 수 있다. 상기 DTI 영역(222)은 상기 DNW 영역(230)을 관통하여 상기 DNW 영역(230)보다 깊게 연장할 수 있으며, 상기 NW 영역(234)은 상기 DNW 영역(230)의 가장자리 부위 상에 형성될 수 있다.
상기 NW 영역(234)은 상기 DNW 영역(230)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 DTI 영역(222)은 상기 DNW 영역(230)과 상기 NW 영역(234)을 전기적으로 연결하기 위한 슬릿(226; 도 6 참조)을 가질 수 있다. 상기 슬릿(226)은 상기 N형 고농도 불순물 영역(242)과 상기 NW 영역(234)을 통해 상기 DNW 영역(230)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다. 일 예로서, 상기 슬릿(226)의 폭은 대략 1㎛ 내지 2㎛ 정도로 형성될 수 있다.
따라서, 상기 제1 PW 영역(232)과 상기 DNW 영역(230) 사이의 공핍 영역과 상기 DNW 영역(230)과 상기 고비저항 기판(202) 사이의 공핍 영역을 확장시킬 수 있으며, 또한 상기 제1 PW 영역(232)과 상기 DNW 영역(230) 사이의 접합 커패시턴스 및 상기 DNW 영역(230)과 상기 고비저항 기판(202) 사이의 접합 커패시턴스가 충분히 감소될 수 있다. 결과적으로, 상기 RF 스위칭 소자(200)의 RF 노이즈 커플링 및 상기 고비저항 기판(102)을 통한 누설 전류가 크게 감소될 수 있다.
또한, 상기 NW 영역(234)의 외측에는 제2 PW 영역(236)이 형성될 수 있으며, 상기 제2 PW 영역(236) 상에는 제2 P형 고농도 불순물 영역(244)이 형성될 수 있다. 상기 제2 P형 고농도 불순물 영역(244)은 상기 고비저항 기판(102)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있으며, 상기 제2 PW 영역(236)은 상기 NW 영역(234)과 상기 고비저항 기판(102) 사이의 공핍 영역의 확장을 방지 또는 감소시키기 위해 사용될 수 있다. 또한, 상기 N형 고농도 불순물 영역(242)과 제2 P형 고농도 불순물 영역들(244) 사이에는 제2 STI 영역(250)이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 RF 능동 소자(200) 및 상기 디지털 소자(300)는 상기 RF 스위칭 소자(100)와 실질적으로 동일한 구조를 가질 수 있다.
도 9 내지 도 12는 도 6 내지 도 8에 도시된 RF 스위칭 소자의 다른 예들을 설명하기 위한 개략적인 단면도들이다.
도 9를 참조하면, 상기 DNW 영역(230) 상에는 상기 제1 PW 영역(232)을 대신하여 저농도 P형 웰(Low concentration P-type Well; LPW) 영역(238)이 형성될 수 있으며, 상기 트랜지스터들(210)은 상기 LPW 영역(238) 상에 형성될 수 있다.
상기 LPW 영역(238)은 상기 RF 스위칭 소자(200)의 오프 상태 커패시턴스(Coff)와 온 상태 저항(Ron)을 감소시키기 위해 사용될 수 있다. 구체적으로, 상기 소스 및 드레인 영역들(214, 216)과 상기 LPW 영역(238) 사이의 공핍 영역들이 충분히 확장될 수 있으며, 이에 의해 상기 RF 스위칭 소자(200)의 오프 상태 커패시턴스와 온 상태 저항이 감소될 수 있다. 결과적으로, 상기 RF 스위칭 소자(200)의 RF 스위칭 특성이 크게 개선될 수 있다.
예를 들면, 상기 LPW 영역(238)은 약 1E+10 내지 1E+12 ions/cm2 정도의 불순물 농도를 가질 수 있다. 다른 예로서, 상기 LPW 영역(238)은 이온 주입되지 않은 영역(Un-implanted region)일 수도 있다. 즉, 상기 고비저항 기판(102)의 표면 부위가 상기 LPW 영역(238)으로서 사용될 수도 있다.
도 10을 참조하면, 상기 RF 스위칭 소자(200)는 제2 소자 분리 영역(260)을 더 포함할 수 있다. 상기 제2 소자 분리 영역(260)은 상기 NW 영역(234) 및 상기 N형의 고농도 불순물 영역(242)을 감싸도록 링 형태를 가질 수 있다. 상기 제2 소자 분리 영역(260)은 제2 DTI 영역(262)과 상기 제2 DTI 영역(262) 상에 형성된 제2 STI 영역(264)을 포함할 수 있다.
상기 제2 DTI 영역(262)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 제2 DTI 영역(262)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다.
상기 제2 소자 분리 영역(260)은 상기 DNW 영역(230)과 상기 NW 영역(234) 및 상기 고비저항 기판(102) 사이의 공핍 영역들의 확장을 방지 또는 감소시키기 위하여 사용될 수 있으며, 아울러 상기 RF 스위칭 소자(200)에 인접하게 형성되는 수동 소자(100), RF 능동 소자(300) 및 디지털 소자(400)와의 전기적인 격리를 위해 사용될 수 있다.
도 11을 참조하면, 상기 RF 스위칭 소자(200)는 복수의 트랜지스터들(210)을 포함할 수 있다. 특히, 상기 RF 스위칭 소자(200)는 상기 트랜지스터들(210)이 전기적으로 서로 연결된 멀티 핑거 구조를 가질 수 있다.
상기 트랜지스터들(210)은 상기 제1 PW 영역(232) 상에 형성될 수 있다. 각각의 트랜지스터들(210)은 게이트 전극(212)과 상기 게이트 전극(212)의 양측에 인접하는 상기 제1 PW 영역(232)의 표면 부위들에 형성된 소스 영역(214)과 드레인 영역(216)을 포함할 수 있다.
특히, 서로 인접한 트랜지스터들(210)은 드레인 영역(216)을 서로 공유할 수 있다. 또한, 서로 인접한 트랜지스터들(210)은 P형 고농도 불순물 영역(240)을 서로 공유할 수 있다. 구체적으로, 서로 인접한 트랜지스터들(210)의 소스 영역들(214) 사이에는 기판 탭 또는 웰 탭으로서 기능하는 P형 고농도 불순물 영역(240)이 구비될 수 있으며, 상기 인접하는 소스 영역들(214)과 상기 P형 고농도 불순물 영역(240)은 전기적으로 서로 연결될 수 있다. 상기 소스 영역들(214)과 전기적으로 연결된 P형 고농도 불순물 영역(240)은 상기 트랜지스터들(210)의 항복 전압(breakdown voltage)을 개선하기 위하여 사용될 수 있다.
추가적으로, 도 12에 도시된 바와 같이, 상기 RF 스위칭 소자(200)는 제2 소자 분리 영역(260)을 더 포함할 수 있다. 상기 제2 소자 분리 영역(260)에 대한 추가적인 상세 설명은 도 10을 참조하여 기 설명된 바와 실질적으로 동일하므로 생략한다.
도 13은 도 2에 도시된 RF 능동 소자를 설명하기 위한 개략적인 단면도이다.
도 13을 참조하면, 상기 RF 능동 소자(300)는 고비저항 기판(102) 상에 형성된 복수의 트랜지스터들(310)을 포함할 수 있다. 상기 고비저항 기판(102) 내에는 깊은 P형의 웰(DPW) 영역(328)이 형성될 수 있으며, 상기 DPW 영역(328) 상에는 깊은 N형의 웰(DNW) 영역(330)이 형성될 수 있다. 또한, 상기 DNW 영역(330) 상에 제1 P형 웰(PW) 영역(332)이 형성될 수 있으며, 상기 트랜지스터들(310)은 상기 제1 PW 영역(332) 상에 형성될 수 있다.
각각의 트랜지스터들(310)은 게이트 전극(312)과 상기 게이트 전극(312)의 양측에 인접하는 상기 제1 PW 영역(332)의 표면 부위들에 형성된 소스 영역(314)과 드레인 영역(316)을 포함할 수 있으며, 상기 소스 영역(314)의 일측에는 P형의 고농도 불순물 영역(340)이 형성될 수 있다. 또한, 상기 트랜지스터(310)는 상기 게이트 전극(312)과 상기 제1 PW 영역(332) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(312)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
상기 RF 능동 소자(300)는 상기 트랜지스터들(310)이 형성된 액티브 영역을 감싸도록 형성된 소자 분리 영역(320)을 포함할 수 있다. 상기 소자 분리 영역(320)은 상기 DPW 영역(328)보다 깊게 형성되는 DTI 영역(322)과 상기 DTI 영역(322) 상에 형성되는 STI 영역(324)을 포함할 수 있다.
상기 소자 분리 영역(320)의 외측에는 제2 도전형 웰 영역 즉 NW 영역(334)이 형성될 수 있으며, 상기 NW 영역(334) 상에는 제2 도전형 즉 N형의 고농도 불순물 영역(342)이 형성될 수 있다.
특히, 상기 제1 PW 영역(332)은 상기 소자 분리 영역(320) 내에 형성될 수 있으며, 상기 DNW 영역(330)은 상기 제1 PW 영역(332)보다 넓게 형성될 수 있다. 또한, 상기 DPW 영역(328)은 상기 DNW 영역(330)보다 넓게 형성될 수 있다. 이때 상기 DTI 영역(322)은 상기 DNW 영역(330)과 상기 DPW 영역(328)을 관통하여 상기 DPW 영역(328)보다 깊게 연장할 수 있으며, 상기 NW 영역(334)은 상기 DNW 영역(330)의 가장자리 부위 상에 형성될 수 있다.
상기 DTI 영역(322)은 RF 노이즈를 감소시키고 상기 RF 수동 소자(100)의 전기적인 특성을 개선하기 위하여 사용될 수 있다. 상기 DTI 영역(322)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 DTI 영역(322)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다. 한편, 상기 RF 능동 소자(300)의 DTI 영역(322)과 STI 영역(324)은 상기 수동 소자(100)의 DTI 영역들(120)과 STI 영역(110)과 각각 동시에 형성될 수 있다.
상기 NW 영역(334)은 상기 DNW 영역(330)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 DTI 영역(322)은 상기 DNW 영역(330)과 상기 NW 영역(334)을 전기적으로 연결하기 위한 슬릿(326)을 가질 수 있다. 상기 슬릿(326)은 상기 N형 고농도 불순물 영역(342)과 상기 NW 영역(334)을 통해 상기 DNW 영역(330)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다. 일 예로서, 상기 슬릿(326)의 폭은 대략 1㎛ 내지 2㎛ 정도로 형성될 수 있다.
따라서, 상기 제1 PW 영역(332)과 상기 DNW 영역(330) 사이의 공핍 영역과 상기 DNW 영역(330)과 상기 고비저항 기판(102) 사이의 공핍 영역을 확장시킬 수 있으며, 또한 상기 제1 PW 영역(332)과 상기 DNW 영역(330) 사이의 접합 커패시턴스 및 상기 DNW 영역(330)과 상기 고비저항 기판(102) 사이의 접합 커패시턴스가 충분히 감소될 수 있다. 결과적으로, 상기 RF 능동 소자(300)의 RF 노이즈 커플링 및 상기 고비저항 기판(102)을 통한 누설 전류가 크게 감소될 수 있다.
또한, 상기 NW 영역(334)의 외측에는 제2 PW 영역(336)이 형성될 수 있으며, 상기 제2 PW 영역(336) 상에는 제2 P형 고농도 불순물 영역(344)이 형성될 수 있다. 상기 제2 PW 영역(336)은 상기 DPW 영역(328)과 전기적으로 연결될 수 있으며, 상기 제2 P형 고농도 불순물 영역(344)은 상기 제2 PW 영역(336)을 통해 상기 DPW 영역(328)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있다. 특히, 상기 PW 바이어스 전압은 상기 DTI 영역(322)의 슬릿(326)을 통해 상기 DPW 영역(328)에 전체적으로 인가될 수 있으며, 이에 따라 상기 RF 능동 소자(300)의 누설 전류가 충분히 감소될 수 있다. 한편, 상기 N형 고농도 불순물 영역(342)과 제2 P형 고농도 불순물 영역들(344) 사이에는 제2 STI 영역(350)이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 디지털 소자(400)는 상기 RF 능동 소자(300)와 실질적으로 동일한 구조를 가질 수 있다.
도 14 내지 도 16은 도 13에 도시된 RF 능동 소자의 다른 예들을 설명하기 위한 개략적인 단면도들이다.
도 14를 참조하면, 상기 RF 능동 소자(300)는 제2 소자 분리 영역(360)을 더 포함할 수 있다. 상기 제2 소자 분리 영역(360)은 상기 NW 영역(334) 및 상기 N형의 고농도 불순물 영역(342)을 감싸도록 링 형태를 가질 수 있다. 상기 제2 소자 분리 영역(360)은 제2 DTI 영역(362)과 상기 제2 DTI 영역(362) 상에 형성된 제2 STI 영역(364)을 포함할 수 있다.
상기 제2 DTI 영역(362)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 제2 DTI 영역(362)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다.
상기 제2 소자 분리 영역(360)은 상기 DNW 영역(330)과 상기 NW 영역(334) 및 상기 고비저항 기판(102) 사이의 공핍 영역들의 확장을 방지 또는 감소시키기 위하여 사용될 수 있으며, 아울러 상기 RF 능동 소자(300)에 인접하게 형성되는 수동 소자(100), RF 스위칭 소자(200) 및 디지털 소자(400)와의 전기적인 격리를 위해 사용될 수 있다.
도 15를 참조하면, 상기 RF 능동 소자(300)는 복수의 트랜지스터들(310)을 포함할 수 있다. 특히, 상기 RF 능동 소자(300)는 상기 트랜지스터들(310)이 전기적으로 서로 연결된 멀티 핑거 구조를 가질 수 있다.
상기 트랜지스터들(310)은 상기 제1 PW 영역(332) 상에 형성될 수 있다. 각각의 트랜지스터들(310)은 게이트 전극(312)과 상기 게이트 전극(312)의 양측에 인접하는 상기 제1 PW 영역(332)의 표면 부위들에 형성된 소스 영역(314)과 드레인 영역(316)을 포함할 수 있다.
특히, 서로 인접한 트랜지스터들(310)은 드레인 영역(316)을 서로 공유할 수 있다. 또한, 서로 인접한 트랜지스터들(310)은 P형 고농도 불순물 영역(340)을 서로 공유할 수 있다. 구체적으로, 서로 인접한 트랜지스터들(310)의 소스 영역들(314) 사이에는 기판 탭 또는 웰 탭으로서 기능하는 P형 고농도 불순물 영역(340)이 구비될 수 있으며, 상기 인접하는 소스 영역들(314)과 상기 P형 고농도 불순물 영역(340)은 전기적으로 서로 연결될 수 있다. 상기 소스 영역들(314)과 전기적으로 연결된 P형 고농도 불순물 영역(340)은 상기 트랜지스터들(310)의 항복 전압(breakdown voltage)을 개선하기 위하여 사용될 수 있다.
추가적으로, 도 16에 도시된 바와 같이, 상기 RF 능동 소자(300)는 제2 소자 분리 영역(360)을 더 포함할 수 있다. 상기 제2 소자 분리 영역(360)에 대한 추가적인 상세 설명은 도 14를 참조하여 기 설명된 바와 실질적으로 동일하므로 생략한다.
상술한 바와 같은 본 발명의 실시예들에 따르면, RF 모듈은 고비저항 기판 과, 상기 고비저항 기판 상에 형성된 RF 스위칭 소자, RF 능동 소자, 수동 소자 및 디지털 소자 등을 포함할 수 있다. 상기 수동 소자는 상기 고비저항 기판의 표면 부위에 형성된 STI 영역과, 상기 STI 영역의 하부면으로부터 아래로 연장하는 DTI 영역들과, 상기 STI 영역 상에 형성된 절연막과, 상기 절연막 상에 형성된 수동 부품들을 포함할 수 있다.
상기 DTI 영역은 상기 고비저항 기판 내부의 와전류 및 상기 고비저항 기판 내의 기생 소자들에 의한 영향을 감소시킬 수 있으며 특히 상기 수동 부품들 중 인덕터의 Q 값을 충분히 개선시킬 수 있다. 결과적으로, 상기 수동 소자의 전기적인 특성이 크게 개선될 수 있다.
또한, 상기와 같이 고비저항 기판을 이용하여 RF 모듈을 제조함으로써 일반적인 SOI 기판을 이용하는 종래 기술과 비교하여 상기 RF 모듈의 제조 비용이 크게 감소될 수 있다.
특히, 상기 RF 스위칭 소자, RF 능동 소자 및 디지털 소자 각각은 상기 고비저항 기판 내에 형성되는 깊은 웰 영역 및 상기 깊은 웰 영역보다 깊게 형성되는 DTI 영역을 포함할 수 있으며, 상기 깊은 웰 영역에는 리버스 바이어스 전압이 인가될 수 있다. 따라서, 상기 RF 스위칭 소자, RF 능동 소자 및 디지털 소자의 접합 커패시턴스와 누설 전류 및 RF 노이즈 커플링이 충분히 감소될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : RF 모듈 100 : 수동 소자
102 : 고비저항 기판 110 : STI 영역
120 : DTI 영역 122 : 고립 영역
130 : 절연막 140 : 수동 부품
200 : RF 스위칭 소자 300 : RF 능동 소자
400 : 디지털 소자

Claims (20)

  1. 고비저항 기판;
    상기 고비저항 기판의 표면 부위에 플레이트 형태를 갖도록 형성된 얕은 트렌치 소자 분리 영역;
    상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들을 형성하는 깊은 트렌치 소자 분리 영역들;
    상기 고비저항 기판 상에 형성된 적어도 하나의 절연막; 및
    상기 절연막 상에 형성된 적어도 하나의 수동 부품을 포함하는 수동 소자.
  2. 제1항에 있어서, 상기 얕은 트렌치 소자 분리 영역을 감싸도록 상기 고비저항 기판의 표면 부위에 형성되는 가드링을 더 포함하는 것을 특징으로 하는 수동 소자.
  3. 제1항에 있어서, 상기 얕은 트렌치 소자 분리 영역 상에 형성된 도전성 차폐막을 더 포함하는 것을 특징으로 하는 수동 소자.
  4. 제1항에 있어서, 상기 고비저항 기판 상에는 복수의 절연막들이 형성되며, 상기 복수의 절연막들 사이에는 도전성 차폐막이 형성되는 것을 특징으로 하는 수동 소자.
  5. 고비저항 기판 상에 형성된 RF 스위칭 소자;
    상기 고비저항 기판 상에 형성된 RF 능동 소자;
    상기 고비저항 기판 상에 형성된 수동 소자; 및
    상기 고비저항 기판 상에 형성된 제어기를 포함하는 RF 모듈에 있어서,
    상기 수동 소자는,
    상기 고비저항 기판의 표면 부위에 플레이트 형태를 갖도록 형성된 얕은 트렌치 소자 분리 영역;
    상기 얕은 트렌치 소자 분리 영역의 하부면으로부터 아래로 연장하며 복수의 고립된 영역들을 형성하는 깊은 트렌치 소자 분리 영역들;
    상기 고비저항 기판 상에 형성된 적어도 하나의 절연막; 및
    상기 절연막 상에 형성된 적어도 하나의 수동 부품을 포함하는 것을 특징으로 하는 RF 모듈.
  6. 제5항에 있어서, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는,
    상기 고비저항 기판 상에 형성된 적어도 하나의 트랜지스터; 및
    상기 적어도 하나의 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 제2 깊은 트렌치 소자 분리 영역을 포함하는 것을 특징으로 하는 RF 모듈.
  7. 제6항에 있어서, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는,
    상기 제2 깊은 트렌치 소자 분리 영역 상에 형성된 제2 얕은 트렌치 소자 분리 영역을 더 포함하는 것을 특징으로 하는 RF 모듈.
  8. 제6항에 있어서, 상기 고비저항 기판은 제1 도전형을 갖고,
    상기 고비저항 기판 내에는 제2 도전형을 갖는 깊은 웰 영역이 형성되고,
    상기 깊은 웰 영역 상에는 제1 도전형을 갖는 제1 웰 영역이 형성되며,
    상기 트랜지스터는 상기 제1 웰 영역 상에 형성되는 것을 특징으로 하는 RF 모듈.
  9. 제8항에 있어서, 상기 제2 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역보다 깊게 연장하는 것을 특징으로 하는 RF 모듈.
  10. 제8항에 있어서, 상기 제2 깊은 트렌치 소자 분리 영역의 외측에는 제2 도전형을 갖는 제2 웰 영역이 형성되며,
    상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성되는 것을 특징으로 하는 RF 모듈.
  11. 제10항에 있어서, 상기 제2 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 갖는 것을 특징으로 하는 RF 모듈.
  12. 제10항에 있어서, 상기 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 제3 소자 분리 영역이 형성되는 것을 특징으로 하는 RF 모듈.
  13. 제12항에 있어서, 상기 제3 소자 분리 영역은,
    상기 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 형성되는 제3 깊은 트렌치 소자 분리 영역; 및
    상기 제3 깊은 트렌치 소자 분리 영역 상에 형성된 제3 얕은 트렌치 소자 분리 영역을 포함하는 것을 특징으로 하는 RF 모듈.
  14. 제12항에 있어서, 상기 제3 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성되는 것을 특징으로 하는 RF 모듈.
  15. 제6항에 있어서, 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는 복수의 트랜지스터들을 포함하며,
    상기 트랜지스터들은 멀티 핑거 구조를 갖도록 전기적으로 서로 연결된 것을 특징으로 하는 RF 모듈.
  16. 제15항에 있어서, 상기 트랜지스터들 중 서로 인접하는 트랜지스터들의 소스 영역들 사이에는 상기 소스 영역들과 다른 도전형을 갖는 고농도 불순물 영역이 형성되며,
    상기 인접하는 트랜지스터들의 소스 영역들과 상기 고농도 불순물 영역은 전기적으로 서로 연결되는 것을 특징으로 하는 RF 모듈.
  17. 제5항에 있어서, 상기 RF 능동 소자 및 상기 제어기 중 적어도 하나는,
    상기 고비저항 기판 내에 형성되며 제1 도전형을 갖는 제1 깊은 웰 영역;
    상기 제1 깊은 웰 영역 상에 형성되며 제2 도전형을 갖는 제2 깊은 웰 영역;
    상기 제2 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 제1 웰 영역; 및
    상기 제1 웰 영역 상에 형성된 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 RF 모듈.
  18. 제5항에 있어서, 상기 RF 스위칭 소자는,
    상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역;
    상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역; 및
    상기 저농도 웰 영역 상에 형성된 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 RF 모듈.
  19. 제18항에 있어서, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 갖는 것을 특징으로 하는 RF 모듈.
  20. 제5항에 있어서, 상기 수동 소자는 상기 얕은 트렌치 소자 분리 영역 상에 형성된 도전성 차폐막을 더 포함하되,
    상기 도전성 차폐막은 상기 RF 스위칭 소자, 상기 RF 능동 소자 및 상기 제어기의 게이트 전극들 또는 금속 배선층들과 동일한 물질로 이루어지는 것을 특징으로 하는 RF 모듈.
KR1020150086365A 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 KR101710268B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150086365A KR101710268B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈
US15/041,576 US9640551B2 (en) 2015-06-18 2016-02-11 Passive device and radio frequency module formed on high resistivity substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086365A KR101710268B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈

Publications (2)

Publication Number Publication Date
KR20160149430A true KR20160149430A (ko) 2016-12-28
KR101710268B1 KR101710268B1 (ko) 2017-02-24

Family

ID=57588436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086365A KR101710268B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈

Country Status (2)

Country Link
US (1) US9640551B2 (ko)
KR (1) KR101710268B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
US9922973B1 (en) * 2017-06-01 2018-03-20 Globalfoundries Inc. Switches with deep trench depletion and isolation structures
US10700159B2 (en) * 2018-06-27 2020-06-30 Intel IP Corporation Method of providing partial electrical shielding
FR3142603A1 (fr) * 2022-11-28 2024-05-31 Stmicroelectronics (Crolles 2) Sas Circuit intégré comportant un composant passif dans une partie d’interconnexion, procédé de fabrication correspondant.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050037039A (ko) * 2003-10-17 2005-04-21 한국과학기술원 3차원 다층 멀티 칩 모듈 패키지 제조 방법
KR20070075160A (ko) * 2006-01-12 2007-07-18 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
KR20110118551A (ko) * 2010-04-23 2011-10-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전력 집적 회로 디바이스를 위한 비용 효율적인 전체 격리 및 전력 소모

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
US8861214B1 (en) * 2006-11-22 2014-10-14 Marvell International Ltd. High resistivity substrate for integrated passive device (IPD) applications
US7541247B2 (en) * 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
US7999320B2 (en) 2008-12-23 2011-08-16 International Business Machines Corporation SOI radio frequency switch with enhanced signal fidelity and electrical isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050037039A (ko) * 2003-10-17 2005-04-21 한국과학기술원 3차원 다층 멀티 칩 모듈 패키지 제조 방법
KR20070075160A (ko) * 2006-01-12 2007-07-18 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
KR20110118551A (ko) * 2010-04-23 2011-10-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전력 집적 회로 디바이스를 위한 비용 효율적인 전체 격리 및 전력 소모

Also Published As

Publication number Publication date
US20160372483A1 (en) 2016-12-22
KR101710268B1 (ko) 2017-02-24
US9640551B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
KR101666752B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US10453928B2 (en) Radio frequency isolation for SOI transistors
US10804228B2 (en) RF switch on high resistive substrate
KR101692625B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
TW201640641A (zh) 針對在高電阻絕緣體覆矽的基板上之射頻積體電路中的漏泄、耗損和非線性緩解的隔離方法
KR101710268B1 (ko) 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈
US10566423B2 (en) Semiconductor switch device and a method of making a semiconductor switch device
CN104051529B (zh) 高阻抗衬底上的rf开关
KR101666753B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR102475452B1 (ko) 반도체 소자 및 그 제조 방법
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
SE527215C2 (sv) Integrerad omkopplingsanordning
KR101828144B1 (ko) 고비저항 기판 상에 형성된 무선 주파수 모듈
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
CN110838525B (zh) Ldmos器件及其形成方法
KR20230021788A (ko) 알에프 스위치 소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 4