KR20050037039A - 3차원 다층 멀티 칩 모듈 패키지 제조 방법 - Google Patents

3차원 다층 멀티 칩 모듈 패키지 제조 방법 Download PDF

Info

Publication number
KR20050037039A
KR20050037039A KR1020030072439A KR20030072439A KR20050037039A KR 20050037039 A KR20050037039 A KR 20050037039A KR 1020030072439 A KR1020030072439 A KR 1020030072439A KR 20030072439 A KR20030072439 A KR 20030072439A KR 20050037039 A KR20050037039 A KR 20050037039A
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor substrate
layer
chip module
module package
Prior art date
Application number
KR1020030072439A
Other languages
English (en)
Other versions
KR100632237B1 (ko
Inventor
권영세
신성호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020030072439A priority Critical patent/KR100632237B1/ko
Publication of KR20050037039A publication Critical patent/KR20050037039A/ko
Application granted granted Critical
Publication of KR100632237B1 publication Critical patent/KR100632237B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

본 발명은 IC 회로 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩 및 고주파 특성이 우수한 수동 소자를 집적할 수 있는 3차원 다층 멀티 칩 모듈 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서, 상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계; 상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계; 전기적 차폐를 위하여 상기 그루브의 표면을 접지면으로 도포하는 제 3 단계; 및 상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법이 제공된다.

Description

3차원 다층 멀티 칩 모듈 패키지 제조 방법 {3 - Dimensional Multi - Layered Multi - Chip Module Packaging Method}
본 발명은 3차원 다층 멀티 칩 모듈(Multi - Chip Module : MCM) 패키지에 관한 것으로서, 특히, IC 회로(단일 반도체 소자 포함) 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩(Bare Chip) 및 고주파 특성(고품질 계수, 자기 공진 주파수 등)이 우수한 수동 소자(인덕터, 커패시터, 저항, 전송선 및 도파로)를 집적함으로써, 무선 통신 시스템에 필요한 부품들을 하나의 패키지로 제조하는 방법을 제공하기 위한 것이다.
통상적으로 초고주파 다층 회로에서의 MCM 기판으로는 세라믹(Ceramic) 또는 유기(Orgnic) 기판이 사용되는데, 이러한 기판들은 기판 자체가 열전도가 좋지 않으므로, 파워 소자 집적시 열방출 문제가 발생하며, 그 자체로 시스템 보드에 실장할 수 없으므로, PCB 실장을 위한 추가 패키지 공정 및 그에 따른 비용을 필요로 하는 문제점이 있다.
종래의 기술들을 살펴 보도록 한다.
2001년 12월 13일 '코넥스안트 시스템즈 인코퍼레이티드'가 출원한 한국 특허 '집적 고주파 능력을 갖는 다중 칩 모듈'(공개 번호 : 1020010110421)을 살펴 보면, 본 종래 기술은 기저대역, 고주파 또는 중간 주파 응용과 함께 사용하기 위한 MCM 모듈 패키지를 제공하고 있으나, 본 종래 기술은 MCM 기판 및 PCB 보드에 실장하기 위한 추가의 패키지 공정이 필요하다는 문제점이 있다.
또한, 'S. Pinel'이 2002년도에 IEEE MTT-S Digest Vol. 3에 기고한 '3D Integrated Module using uBGA technology for compact C-band RF Front-End Module' 논문을 살펴 보면, 본 종래 기술은 무선 통신 시스템의 RF 모듈을 구현하기 위하여 적층된 LTCC(Low Temperature Co-fired Ceramic) 기판에 수동 소자 및 능동 소자가 3차원의 개념으로 MCM 패키지되어 있는 바, 본 종래 기술은 IC 공정이 수행된 반도체 기판을 사용할 수 없다는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 IC 회로(단일 반도체 소자 포함) 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩(Bare Chip) 및 고주파 특성(고품질 계수, 자기 공진 주파수 등)이 우수한 수동 소자(인덕터, 커패시터, 저항, 전송선 및 도파로)를 집적할 수 있는 3차원 다층 멀티 칩 모듈 패키지 및 그 제조 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위하여 본 발명에 따르면, 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서, 상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계; 상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계; 전기적 차폐를 위하여 상기 그루브의 표면을 접지면으로 도포하는 제 3 단계; 및 상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법이 제공된다.
보다 더 양호하게는, 상기 제 4 단계는, 별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성시키고, 상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시키는 방법이 제공된다.
또한, 보다 더 양호하게는, 상기 금속 도선을 형성할 때, 별도의 수동 소자(인덕터, 커패시터, 저항 및 도파로 등)를 같이 형성시키는 방법이 제공된다.
또한, 보다 더 양호하게는, 상기 IC 공정이 완료된 부분에 메탈 범프를 사용하여 플립 칩 본딩 방식으로 직접 연결 가능한 제 1 회로를 상기 반도체 기반에 실장시키는 방법이 제공된다.
또한, 보다 더 양호하게는, 상기 제 1 회로의 열을 방출시키기 위하여 저온 공정이 가능한 솔더 어태치먼트(Attachment)로 상기 제 1 회로를 상기 반도체 기판에 결합시키고, 히트 싱크 및 접지면을 별도로 부착시키는 방법이 제공된다.
또한, 보다 더 양호하게는, 상기 제 1 절연층 위에 추가의 절연층들을 형성시킨 후, 상기 추가의 절연층 내부에 제 2 회로들을 메탈 범프를 사용하여 플립 칩 본딩 방식으로 집적시키는 방법이 제공된다.
또한, 상기 제 2 회로들을 패시베이션(PAssivation)하기 위하여 상기 제 2 회로 표면을 절연층으로 밀봉하는 방법이 제공된다.
또한, PCB 기판에 실장하기 위하여 상기 추가된 절연층의 최상층의 특정 영역에 솔더 범프를 형성시키는 방법이 제공된다.
이하, 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지 방법을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지의 전체 구조를 나타낸 단면도로서, 이를 상세히 설명하면, 다음과 같다.
도 1에 도시된 바와 같이, 3차원 다층 멀티 칩 모듈 패키지는 IC(단일 반도체 소자 포함) 공정이 이루어져 있는 반도체 기판(100), 상기 기판 위에 형성되며 공기 공동(130)을 이용하는 수동 소자 및 제 1 능동 회로가 형성되는 제 1 절연층(200), 수동 소자(인덕터(310, 410), 저항(410) 및 커패시터(230)))가 형성되는 제 2, 제 3 절연층(300, 400), 제 2 능동 회로가 형성되는 제 4 절연층(500), PCB 보드 위에 실장을 위한 다수의 솔더 범프(700) 및 제 2 능동 회로 패시베이션(Passivation)을 위한 제 5 절연층(600)으로 구성되어 있다.
여기서, 상기 능동 회로는 무선 통신 시스템의 구현에 필요한 화합물 반도체 소자뿐만 아니라, 실리콘 IC 공정을 이용한 능동 회로도 포함한다.
한편, 각각의 절연층에 제작된 수동 소자 및 능동 소자들은 비아 홀(Via Hole) 및 상호 연결선을 통하여 전기적으로 서로 연결되면, 이러한 부분들을 제외하고는 접지면(220, 320, 420)이 형성된다. 이 접지면과 접지벽(900)은 각각의 소자 간의 전기적 격리도(Isolation)를 높이는 역할을 한다. 상기 절연층들은 켑톤(Kepton) 또는 유필렉스(Upilex) 같은 폴리머 필름 및 글래스 기판을 사용할 수 있으며, 이들 절연층 간의 결합은 금속 결합(Metal To Metal Bonding), 열가소성 수지(가령 Ultem), ACF를 이용한 본딩 또는 어노우드 본딩(Anode Bonding : 실리콘 기판과 글래스 기판 사이의 본딩) 등의 방법을 사용할 수 있다.
도 2는 본 발명의 일 실시예에 따른 공기 공동(Air - Cavity)을 이용하는 수동 소자 제작 방법을 개념적으로 도시한 단면도로서, 이를 상세히 설명하면, 다음과 같다.
먼저, IC 공정이 수행된 반도체 기판(100) 상에 선택적으로 반도체 기판을 식각하여 그루브(Groove)를 형성함으로써, 공기 공동(130)을 제작한 후, 전기적 차폐를 위하여 접지면(120, 220, 240)들을 형성한다. 여기서, 상기 공기 공동(130)자체만 이용한 도파로 등의 수동 소자들 외에도, 인덕터 및 전송선 제작시 같이 필요한 금속 도선(210)을 동시에 형성한다. 한편, 상기 공기 공동(130)은 유전체 손실이 극소이며, 접지 기생 성분이 작기 때문에, 상기 공기 공동(130)을 이용한 수동 소자의 품질 계수(Quality Factor)를 향상시킬 수 있다.
한편, 상기 공기 공동은 다음과 같은 순서로 형성한다.
먼저, 별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성한 후, 상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시킨다.
도 3은 본 발명의 일 실시예에 따른 반도체 기판 상에 제 1 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도로서, 이를 상세히 살펴 보면, 다음과 같다.
먼저, IC 공정이 완료된 부분(101)에 직접 연결이 가능한 능동 회로(261)는 메탈 범프(250)를 사용하여 플립 칩 본딩 방식으로 반도체 기판 상에 실장된다. 또한, 파워 증폭기와 같이 많은 열을 발생시키는 능동 회로(260)는 저온 공정이 가능한 솔더 접착(800)으로 열전도가 좋은 반도체 기판에 결합시키고, 히트 싱크(800) 및 접지면(110)을 통하여 열을 방출시킨다.
도 4는 본 발명의 일 실시예에 따른 솔더 범프 및 제 2 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도로서, 이를 상세히 살펴 보면, 다음과 같다.
제 2 능동 회로(530)들은 메탈 범프(540)를 사용하여 플립 칩 본딩 방식으로 절연체 내부에 집적되고, 이들은 최상위의 절연층(600)을 사용하여 패시베이션된다. 또한, PCB 기판에 실장하기 위해서는 솔더 범프(700)를 형성한다. 상기 솔더 범프(700)는 UBM(Under Bump Metallurgy) 위에 전기 도금 또는 스텐실 프린팅 방식으로 제작 가능하며, Via Hole(510)을 통해서 하부층의 소자들과 전기적으로 연결된다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호 범위는 첨부된 청구 범위에 의해서 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 단일 패키지로 여러 기능을 가지는 무선 통신 부품들을 집적할 수 있기 때문에 무선 통신 시스템의 크기를 줄일 수 있을 뿐만 아니라, 패키징 제조 비용도 낮출 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지의 전체 구조를 나타낸 단면도이고,
도 2는 본 발명의 일 실시예에 따른 공기 공동(Air - Cavity)을 이용하는 수동 소자 제작 방법을 개념적으로 도시한 단면도이고,
도 3은 본 발명의 일 실시예에 따른 반도체 기판 상에 제 1 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도이고,
도 4는 본 발명의 일 실시예에 따른 솔더 범프 및 제 2 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도이다.
* 도면의 주요한 부분에 대한 설명 *
100 : 반도체 기판 200, 300, 400, 500, 600 : 절연층
210 : 금속 도선 110, 120, 220, 320, 420 : 접지면
130 : 공기 공동 230 : 커패시터
310, 410 : 인덕터 700 : 솔더 범프
800 : 솔더 어태치먼트 900 : 접지벽
240 : 접지면 260, 261, 530 : 회로
250, 540 : 메탈 범프 101 : IC 공정이 수행된 영역
510 : 비아 홀(Via Hole) 520 : UBM

Claims (9)

  1. 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서,
    상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계;
    상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계;
    전기적 차폐를 위하여 상기 그루브의 표면을 접지면에 형성시키는 제 3 단계; 및
    상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계;
    를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 4 단계는,
    별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성하는 제 1 서브 단계; 및
    상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시키는 제 2 서브 단계;
    를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속 도선을 형성할 때, 별도의 수동 소자(인덕터, 커패시터, 저항 및 도파로 등)를 같이 형성시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  4. 제 1 항에 있어서,
    상기 IC 공정이 완료된 부분에 메탈 범프를 사용하여 플립 칩 본딩 방식으로 직접 연결 가능한 제 1 회로를 상기 반도체 기반에 실장시키는 제 5 단계;
    를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 회로의 열을 방출시키기 위하여 저온 공정이 가능한 솔더 어태치먼트(Attachment)로 상기 제 1 회로를 상기 반도체 기판에 결합시키고, 히트 싱크 및 접지면을 별도로 부착시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 1 절연층 위에 추가의 절연층들을 형성시키는 제 6 단계; 및
    상기 추가의 절연층 내부에 제 2 회로들을 메탈 범프를 사용하여 플립 칩 본딩 방식으로 집적시키는 제 7 단계;
    를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  7. 제 6 항에 있어서,
    상기 반도체 기판에 접촉된 절연층과 추가 형성된 절연층 면에 수동 소자를 형성시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 2 회로들을 패시베이션(PAssivation)하기 위하여 상기 제 2 회로 표면을 절연층으로 밀봉하는 제 8 단계;
    를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
  9. 제 8 항에 있어서,
    PCB 기판에 실장하기 위하여 상기 추가된 절연층의 최상층의 특정 영역에 솔더 범프를 형성시키는 제 9 단계;
    를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법.
KR1020030072439A 2003-10-17 2003-10-17 3차원 다층 멀티 칩 모듈 패키지 제조 방법 KR100632237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030072439A KR100632237B1 (ko) 2003-10-17 2003-10-17 3차원 다층 멀티 칩 모듈 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030072439A KR100632237B1 (ko) 2003-10-17 2003-10-17 3차원 다층 멀티 칩 모듈 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20050037039A true KR20050037039A (ko) 2005-04-21
KR100632237B1 KR100632237B1 (ko) 2006-10-11

Family

ID=37239941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030072439A KR100632237B1 (ko) 2003-10-17 2003-10-17 3차원 다층 멀티 칩 모듈 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR100632237B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139699B1 (ko) * 2010-04-26 2012-05-02 한국과학기술원 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
KR20160149430A (ko) * 2015-06-18 2016-12-28 주식회사 동부하이텍 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139699B1 (ko) * 2010-04-26 2012-05-02 한국과학기술원 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
KR20160149430A (ko) * 2015-06-18 2016-12-28 주식회사 동부하이텍 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈

Also Published As

Publication number Publication date
KR100632237B1 (ko) 2006-10-11

Similar Documents

Publication Publication Date Title
US6462950B1 (en) Stacked power amplifier module
JP3941911B2 (ja) 集積ｒｆ性能を備えたマルチチップモジュール
US7132747B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US6218731B1 (en) Tiny ball grid array package
US7268426B2 (en) High-frequency chip packages
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
EP2319078B1 (en) High q transformer disposed at least partly in a non-semiconductor substrate
US5717249A (en) RF power amplifying circuit device
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US7358604B2 (en) Multichip circuit module and method for the production thereof
US7838380B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
US20040080917A1 (en) Integrated microwave package and the process for making the same
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체
US6414847B1 (en) Integral dielectric heatspreader
US9093442B1 (en) Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration
KR20030060886A (ko) 다중 집적 회로 장치를 포함하는 단일 패키지
US10453774B1 (en) Thermally enhanced substrate
JP2006513564A (ja) 基板に超高周波接続部を有する素子
JP4010881B2 (ja) 半導体モジュール構造
KR100632237B1 (ko) 3차원 다층 멀티 칩 모듈 패키지 제조 방법
EP2228823B1 (en) Flip chip assembly with improved HF-performance
JP2005340713A (ja) マルチチップモジュール
CN211208440U (zh) 一种芯片和天线集成的三维封装结构
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
US20090166889A1 (en) Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee