TW201423949A - 半導體設備之先進法拉第屏蔽 - Google Patents
半導體設備之先進法拉第屏蔽 Download PDFInfo
- Publication number
- TW201423949A TW201423949A TW102134976A TW102134976A TW201423949A TW 201423949 A TW201423949 A TW 201423949A TW 102134976 A TW102134976 A TW 102134976A TW 102134976 A TW102134976 A TW 102134976A TW 201423949 A TW201423949 A TW 201423949A
- Authority
- TW
- Taiwan
- Prior art keywords
- faraday shield
- gate electrode
- drain
- source
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 23
- 238000001465 metallisation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 150000004772 tellurides Chemical group 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本發明涉及半導體設備用的先進法拉第屏蔽，揭示的一種示例性設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體、在基底中所形成的隔離結構以及橫置於閘極電極與汲極區之間和隔離結構之上的法拉第屏蔽，其中隔離結構橫置於閘極電極與汲極區之間，法拉第屏蔽具有相對於基底上表面實質垂直取向的長軸。
Description
一般而言，本揭示關於精密半導體設備的製造，並且更明確的是如LDMOS設備等半導體設備用的先進法拉第屏蔽，以及製造此種設備的方法。
RF功率放大器是基地台、廣播傳送器以及微波應用中的關鍵元件。此類功率放大器通常可處理廣泛的信號類別，如GSM、EDGE、W-CDMA、WiMAX以及DVD-T。LDMOS(laterally Diffused Metal Oxide Semiconductor，橫向擴散式金屬氧化物半導體)設備由於其優異的功率容量、增益、效率及可靠度已獲選用於RF功率放大器的技術超過十年。在RF LDMOS設備中，法拉第屏蔽常用於兩種用途：(1)為了緩解閘極底下汲極邊緣處的熱載子注入而對汲極電位遮蔽(screen)閘極並且將高電場移離閘極邊緣；以及(2)降低反向轉移電容(Cgd-閘極對汲極電容)，藉以改善RF效能。隨著設備尺寸持續縮小，開發可用省錢省時的方式予以製造具更佳屏蔽特性的設備變得非常重要。
第1圖是示例性先前技術LDMOS半導體設備10在製造早期階段的簡化剖面圖。LDMOS設備10可為N型LDMOS設備或P型LDMOS設備。LDMOS設備10形成於可由矽或其他半導體材料所構成示例性主體半導體基底12之上。基底12也可具有包括主體矽層、埋置型絕緣層以及主動層的上覆矽絕緣體(SOI)配置，其中半導體設備形成於主動層中及之上。
如第1圖所示，LDMOS設備10具有形成於基底12之上的描述性閘極結構14。閘極結構14通常由閘極絕緣層14A與閘極電極14B所構成，這兩者都可由各種材料所構成並且使用各種已知技術予以製造。例如，閘極絕緣層14A可由舉例如二氧化矽、所謂的高k(k大於10)絕緣材料等各種不同材料所構成。類似地，閘極電極14B也可具有如多晶矽或非晶矽之類的材料，或其可由作用為閘極電極14B的一或多種金屬層所構成。例如矽氮化物所構成的描述性側壁隔件15通常是鄰近閘極電極結構14而成以保護並且電隔離閘極電極結構。閘極結構14的閘極電極14B具有源極側邊緣14SE與汲極側邊緣14DE。複數個摻雜區形成於基底12就像慣用於LDMOS設備，例如，源極區17、汲極區19以及電井接觸區21。設備10也包括在基底10上形成的複數個隔離結構，例如凹槽隔離結構。更明確的是，汲極隔離區16A將閘極與汲極區19分開，而隔離區16B置於摻雜源極/汲極區17、19與電井接觸區21之間。
在多層絕緣材料中形成各種導電結構以對LDMOS設備10的各種摻雜區與結構提供電連接。在圖示的實施例中，設備10包括導電性耦接於LDMOS設備之源極/汲極區17、19與電井接觸區21的複數個導電結構，亦即源極/汲極區導體(「SDC」)20、源極/汲極接觸件22(「CA」)、所謂的零號通孔(「V0」)24以及1號金屬(「M1」)26導電結構。在產業界裏，積體電路產品用的第一通用接線層通常指定為「M1」並且源極/汲極區導體20有時可稱為「凹槽矽化物」區。在圖示的實施例中，導電結構分別置於描述性的第一、第二以及第三層絕緣材料30、32、34中。
在第1圖中所示的還有朝汲極區19橫向擴展超出閘極電極之汲極側邊緣14DE的「M-1」型法拉第屏蔽40。在第1圖中概示的還有LDMOS設備用所謂的「WSi」型屏蔽42。在某些情況下，先前技術LDMOS設備非兩種屏蔽都運用。屏蔽40、42的一個目的在於降低閘極對汲極(「Cgd」)電容以便提升LDMOS設備的RF效能以及切換速度。另外，屏蔽40、42遮蔽施加於汲極19的電位對閘極的影響並且將汲極電位所產生的高電場朝汲極區19有效橫向移離閘極，此有助於降低閘極電極14的汲極側邊緣14DE的負面熱載子注入。
本揭示針對半導體設備用的先進法拉第屏蔽以及製作此種設備的方法。
下文呈現簡化的發明內容用以對本發明的
某些態樣提供基本理解。本發明內容不是本發明的徹底概述。其意圖不在於辨別本發明的重要或關鍵要素或描述本發明的範疇。其唯一目的在於以簡化形式呈現某些概念作為下文更詳細說明的前言。
一般而言，本揭示針對如LDMOS設備之類半導設備用的先進法拉第屏蔽、以及製作此種設備的方法。本文所揭示的一種描述性設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體，在基底中形成的隔離結構，其中隔離結構橫置於閘極電極與汲極區之間，以及橫置於閘極電極與汲極區之間和隔離結構之上的法拉第屏蔽，其中法拉第屏蔽具有相對於基底的上表面實質垂直取向的長軸。
在另一描述性實施例中，所揭示的設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體，導電性耦接至汲極區的源極/汲極導體，置於源極/汲極導體上並且導電性耦接至源極/汲極導體上的源極/汲極接觸件，形成於基底中的隔離結構，其中隔離結構橫置於閘極電極與汲極區之間，以及橫置於閘極電極與汲極區之間的法拉第屏蔽，其中法拉第屏蔽由相應於源極/汲極導體與源極/汲極接觸件的導電特徵所構成。
在又一實施例中，本文所揭示的新穎性設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體，1號金屬金屬化層，置於1號金屬金屬化層之下並且導電性耦接至汲極區的複數個汲極導電結構，形成於基
底中的隔離結構，其中隔離結構橫置於閘極電極與汲極區之間，以及橫置於閘極電極與汲極區之間的法拉第屏蔽，其中法拉第屏蔽由相應於汲極導電結構的導電特徵所構成。
於更又一實施例中，本文所揭示的新穎性設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體，包含置於閘極電極之上的1號金屬型法拉第屏蔽的1號金屬金屬化層，形成於基底中的隔離結構，其中隔離結構橫置於閘極電極與汲極區之間，以及橫置於閘極電極與汲極區之間和隔離區之上的法拉第屏蔽，法拉第屏蔽導電性耦接至1號金屬型法拉第屏蔽。
於更又一實施例中，本文所揭示的新穎性設備包括包含半導體基底中所形成之閘極電極與汲極區的電晶體，包含半導體基底中所形成之閘極電極與汲極區的電晶體；包含置於該閘極電極之上的1號金屬型法拉第屏蔽的1號金屬金屬化層；置於該1號金屬金屬化層之下並且導電性耦接至該汲極區的複數個汲極導電結構；形成於該基底中的隔離結構，該隔離結構橫置於該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間並且接觸該隔離區的法拉第屏蔽，其中該法拉第屏蔽導電性耦接至該1號金屬型法拉第屏蔽並且其中該法拉第屏蔽由相應於該汲極導電結構的導電特徵所構成。
10‧‧‧LDMOS設備
12‧‧‧基底
14‧‧‧閘極結構
14A‧‧‧閘極絕緣層
14B‧‧‧閘極電極
14SE‧‧‧源極側邊緣
14DE‧‧‧汲極側邊緣
15‧‧‧側壁隔件
16A‧‧‧汲極隔離區
16B‧‧‧隔離區
17‧‧‧源極區
19‧‧‧汲極區
20‧‧‧源極/汲極區導體
21‧‧‧電井接觸區
22‧‧‧源極/汲極接觸件
24‧‧‧零號通孔
26‧‧‧1號金屬
30‧‧‧第一層絕緣材料
32‧‧‧第二層絕緣材料
34‧‧‧第三層絕緣材料
40‧‧‧「M-1」型法拉第屏蔽
42‧‧‧「WSi」型屏蔽
100‧‧‧LDMOS半導體設備
112‧‧‧主體半導體基底
114‧‧‧閘極結構
114A‧‧‧閘極絕緣層
114B‧‧‧閘極電極
114SE‧‧‧源極側邊緣
114DE‧‧‧汲極側邊緣
114U‧‧‧上表面
115‧‧‧側壁隔件
116A‧‧‧汲極隔離區
116B‧‧‧接觸隔離區
117‧‧‧源極區
119‧‧‧汲極區
120‧‧‧源極/汲極導體
121‧‧‧電井接觸區
122‧‧‧源極/汲極接觸件
124‧‧‧導電通孔
126‧‧‧線件
130‧‧‧第一層絕緣材料
131‧‧‧虛線
132‧‧‧第二層絕緣材料
134‧‧‧絕緣材料
140‧‧‧M-1型法拉第屏蔽
150‧‧‧先進法拉第屏蔽
150E‧‧‧內緣
150H‧‧‧垂直高度
151H‧‧‧水準軸
151V‧‧‧長軸
152、154、156‧‧‧特徵
160、162、164‧‧‧條件
本揭露可參照底下說明配合附圖予以理
解，其中相同的元件符號視為相稱的元件，以及其中：第1圖是先前技術LDMOS設備的一個描述性具體實施例的剖面圖；第2A至2G圖是具有本文所述新穎性法拉第屏蔽描述性具體實施例的半導體設備一個描述性具體實施例的各種圖示；以及第3圖用圖形描繪展現本文所揭示新穎性法拉第屏蔽一個描述性具體實施功效的仿真結果。
儘管本文所揭露的技術主題易受各種改進和替代形式所影響，其特定具體實施例仍已藉由圖式中的實施例予以表示並且在本文中予以詳述。然而，應理解的是，本文對特定具體實施例的說明用意不在於限制本發明於所揭露的特殊形式，相反地，用意在於含括落于如申請專利範圍所界定本發明精神與範疇內的所有改進、均等、以及替代。
底下說明的是本發明的各種描述性具體實施例。為了厘清，未在本說明書中說明實際實現的所有特徵。當然將瞭解的是，在任何此實際具體實施例的研製中，必須施作許多實現特定性決策以達成研製者的特定目的，如符合系統相關與商業相關限制條件，其視實現而不同。再者，將瞭解的是，此研製計畫可能複雜且耗時，不過卻屬本技術上具有普通技能者所從事具有本揭露效益的例行事務。
現在將參照附圖說明本技術主題。圖式中所概示的各種結構、系統及設備其目的僅在於說明而非為了以所屬領域的技術人員所熟知的細節混淆本揭露。雖然如此，仍含括附圖以說明並且解釋本揭露的描述性實施例。應該理解並且解讀本文的用字及片語與所屬相關領域的技術人員所理解的用字及片語具有相容的意義。術語或片語的特殊定義，亦即，有別於所屬技術領域的技術人員所理解的普通及慣用意義的定義，用意是要藉由本文對於術語或片語的一致性用法予以隱喻。就術語或片語用意在於具有特殊意義，亦即，不同於所屬技術領域的技術人員所理解的術語或片語，的方面來說，此特殊定義將在說明書中以直接並且明確提供術語或片語特殊定義的明確方式予以清楚提出。
本揭示針對半導體設備用的先進法拉第屏蔽以及製作此種設備的方法。所屬領域的技術人員在完整閱讀本申請書後將輕易知道本方法適用於各種半導體設備，包括但不局限於LDMOS設備、微波電晶體、功率放大器(此等設備的N型與P型版兩種)以及此等半導體設備在各種領域的使用，舉例如RF/微波功率放大器、航空電子設備、雷達傳輸系統、蜂巢式基地台等。本文所揭示的發明將參照普通的LDMOS設備予以說明，然而，如上所述，本文所揭示的發明具有廣泛應用並且可運用在各種不同半導體設備中。此因，本文所揭示的發明不應該局限於任何特定類型的半導體設備或任何特定應用。現在將參照
附圖詳細說明本文所述設備及方法的各種描述性具體實施例。
第2A至2G圖說明描述性LDMOS半導體設備100的各種態樣。LDMOS設備100可為N型或P型LDMOS設備任何一種。如第2A圖所示，LDMOS設備100形成於可由矽或其他半導體材料所構成的描述性主體半導體基底112之上。基底112也可具有包括主體矽層、埋置型絕緣層和主動層的上覆矽絕緣體(SOI)，其中半導體設備形成於主動層中及之上。因此，術語「基底」或「半導體基底」應該理解為涵蓋所有形式的半導體材料及結構。本文所示描述性LDMOS設備100本質上是要表示所屬領域的技術人員普遍所知LDMOS設備的任何各種不同配置及變化。如上所示，所屬領域的技術人員完整閱讀本申請書後將輕易瞭解本文所揭示的發明可應用於任何各種不同半導體設計。因此，本發明不應該視為受限於任何特定類型半導體設備的任何類型或配置。
如第2A圖所示，設備100具有形成於基底112之上的描述性閘極結構114。閘極結構114普遍由閘極絕緣層114A與閘極電極114B所構成，這兩者都可由各種材料構成並且可使用各種已知技術製造。例如，閘極絕緣層114A可由舉例如二氧化矽、所謂高k(k大於10)絕緣材料等各種不同材料構成。類似地，閘極電極114B也可具有如多晶矽或非晶矽之類的材料，或其可由作用為閘極電極114B的一個或多個金屬層構成。所屬領域的技術人員
在完整閱讀本申請書後將知道圖式中所示的閘極結構114，亦即閘極絕緣層114A與閘極電極114B，本質是要用在表示。也就是說，閘極結構114可由各種不同材料構成並且其可具有各種配置，以與閘極結構114可使用所謂的「閘極先制」或「閘極後制」技術任一種予以製作。構成N型LDMOS設備的閘極結構114用的材料可有別於P型LDMOS設備上所用。例如由矽氮化物構成的描述性側壁隔件115通常鄰近閘極結構114而成以保護並且電隔離閘極電極114B。閘極電極114B具有源極側邊緣114SE與汲極側邊緣114DE。
複數個摻雜區形成於基底112中如慣用於LDMOS設備，例如源極區117、汲極區119及電井接觸區121。各種摻雜區可藉由利用各種屏蔽層並且進行各種離子布植程式予以形成，全都屬所屬領域的技術人員所知。設備100也包括在基底112中形成的複數個隔離結構，例如凹槽隔離結構。更具體地說，設備100包括將閘極與汲極區119分開的汲極隔離區116A、以及置於摻雜源極/汲極區117、119與電井接觸區121之間的複數個接觸隔離區116B。在一描述性實施例中，汲極隔離區116A可具有落於大約50至500奈米(nm)範圍內的橫寬(位於基底112的上表面)。
如第2A圖所示，設備100還包括置於第一層絕緣材料130中的複數個源極/汲極區導體120(SDC)。源極/汲極導體120導電性耦接至LDMOS設備100的源極/
汲極區117、119並且其可使用傳統的製造技術予以形成。在產業界裏，源極/汲極區導體120可有時稱為「凹槽矽化物」區。所屬領域的技術人員在完整閱讀本申請書後將知道源極/汲極區導體120只要其可對源極/汲極區117、119提供導電連接即可具有任何形狀或配置並且其可由任何材料構成。源極/汲極區導體120可由例如鎢、鈦氮化物、金屬矽化物等各種導電材料所構成。源極/汲極區導體120的尺寸、形狀和數量可隨特定應用而變。例如，源極/汲極區導體120可為俯視時具有一般矩形或圓形剖面配置的離散柱型結構，或其可呈閘極寬度走向的連續的線型特徵。
在一描述性具體實施例中，複數個源極/汲極接觸件122(CA)形成於置於第一層絕緣材料130之上的第二層絕緣材料132中。源極/汲極接觸件122導電性耦接於源極/汲極導體120。正如上述源極/汲極導體120，源極汲極接觸件122可由例如任何金屬的任何期望導電材料構成並且其可具有例如圓形、方形、線形等任何期望配置。第二層絕緣材料132可由有別於第一層絕緣材料130的不同材料構成，即便那對於實踐本發明至少某些態樣非必要亦然。在一描述性具體實施例中，第二層絕緣材料132可為一層矽氮化物，而第一層絕緣材料130可由二氧化矽製成。第二層絕緣材料132除了其一般絕緣功能外尚可有不同用途。例如，第二層絕緣材料132可當作經進行用以形成設備100各種導電結構之後續處理操作中的研磨中止層或蝕刻中止層。
還示於第2A圖中的是使用已知技術在一層絕緣材料134中形成的複數個導電通孔124(「V0」)及複數個1號金屬部位或線件126(「M1」)。內含線件126的金屬化層鹹信在產業界普遍所知為所謂的「第1層金屬」金屬化層。在1號金屬層中形成的導電線和結構普遍用於在積體電路產品上以較長距離建立導電性。導電通孔124和導電線126可由例如銅、鎢等各種不同材料所構成。在第2A圖中所示的描述性具體實施例中，1號金屬包括描述性M-1型法拉第屏蔽140，即便M-1型法拉第屏蔽140在所有應用中可都不予以運用或都不需要。亦即，本文所述的新穎性法拉第屏蔽可利用或不使用其他屏蔽結構形式予以運用，如第2A圖中所示的描述性M-1型法拉第屏蔽140。正如上述的源極/汲極導體120，通孔124和線件126可由例如任何金屬的任何期望導電材料所構成，以及其可具有例如圓形、方形、線形等任何期望配置。
請參閱第2A至2B圖，將再說明的是本文所示先進法拉第屏蔽150的一個描述性具體實施例。在一特定具體實施例中，法拉第屏蔽150可由複數個垂直堆疊的導電特徵或結構所構成，其集結具有實質垂直取向的長軸151V。在更特定的具體實施例中，法拉第屏蔽150可如導電性耦接至源極區117與汲極區119的導電特徵由相當於，亦即具有相同結構與配置的複數個導電特徵所構成。例如，本文所揭示的法拉第屏蔽150可由在1號金屬層級之下形成用以對源極區117與汲極區119建立電連接的相
同導電特徵所構成。更具體地說，在圖式所示的具體實施例中，特徵152、154、156分別具有如同源極/汲極導體120、源極/汲極接觸件122和通孔124的結構及配置。
在圖示的實施例中，法拉第屏蔽150由置於閘極電極114B之汲極側邊緣114DE與汲極區119之間亦即複數個導電特徵152、154、156的三個堆疊式導電特徵層級所構成並且其具有相對於基底112之上表面依實質垂直軸151V取向的長軸。在圖示的實施例中，法拉第屏蔽150置於安置在汲極區119與閘極結構114之間的汲極隔離區116A之上。在某些情況下，法拉第屏蔽可確實落在(land)汲極隔離區116A上並且接觸，但此接觸並非在所有應用都必要。在其他應用中，由於可為部分襯層或一層隔件材料等，法拉第屏蔽150隨著其可接觸置於汲極隔離區116A之上的一層絕緣材料(其一部分在第2B圖中是以虛線131予以表示)而可確實接觸汲極隔離區116A。也就是說，在某些具體實施例中，法拉第屏蔽150可落在置於導電結構152與汲極隔離區116A之間的絕緣材料上。在一實施例中，如第2A圖所示，透過使用M-1型法拉第屏蔽140，本文所示施加于新穎性屏蔽150的電壓(VShield)與施加于源極區117的電壓(VSource)相同。第2B圖省略許多在第2A圖中所示的特徵以免混淆本揭示之發明而描述設備100的具體實施例。更具體地說，如第2B圖所示，本文所揭示的屏蔽150可為可無需第2A圖所示描述性M-1型法拉第屏蔽140而予以運用的「獨立」型屏蔽。第2A圖還反應本文所
示的屏蔽150不一定要耦接至源極電壓(VSource)。反而，如所屬領域的技術人員在完整閱讀本申請書後所知，屏蔽電壓(VShield)僅需低於汲極電壓(VDrain)。
一般而言，本文所揭示的新穎性屏蔽150即使其不一定沿著閘極寬度方向呈連續性仍可具有任何期望的垂直高度150H並且其可就實質整體電晶體閘極寬度實質平行於閘極電極114B。如上所述，屏蔽150由例如導電特徵152、154及156的三個導電特徵層級所構成。然而，本文所揭示的新穎性屏蔽150可由任何期望數量的導電特徵層級或甚至單一導電特徵層級所構成。在第2A圖所示的描述性具體實施例中，導電特徵152、154、156界定導電性耦接至描述性M-1型法拉第屏蔽140的麻腿(dead-leg)。
如所屬領域的技術人員將在完整閱讀本申請書後所知，可運用任何數量的導電特徵152、154、156以形成屏蔽150，其可具有期望的形狀或配置並且其可由例如鎢、鈦氮化物等導電材料所構成。如上所述，在本文所揭示的特徵具體實施例中，特徵152、154、156分別具有如同源極/汲極導體120、源極/汲極接觸件122及通孔124的結構和配置。然而，在其他具體實施例中，法拉第屏蔽150可由相當於電接觸閘極電極114B之一個或多個導電特徵或接觸件(圖未示)的導電特徵製成。在第2A圖所示的具體實施例中，M-1型法拉第屏蔽140藉由通孔156予以導電性耦接至屏蔽150。然而，如上所述，可未在所有應用
中都提供描述性M-1型法拉第屏蔽140。在有提供M-1型法拉第屏蔽140的情況下，本文所揭示的屏蔽150可導電性耦接至M-1型屏蔽，但並非在所有應用中都必要。即使是在設備100的確包括M-1型法拉第屏蔽140的情況下，本文所揭示的屏蔽150仍不一定要導電性耦接至M-1型法拉第屏蔽140。在第2A圖所示的特定實施例中，屏蔽150系導電性耦接至如同施加于源極區117的電壓位元准。
第2C至2D圖為閘極電極114B以及界定屏蔽150之導電特徵152、154、156之描述性具體實施例的平面圖。如第2C圖所示，屏蔽具有大致平行於閘極電極114B之長軸的水準軸151H。屏蔽150的內緣150E可藉由可落在大約20至500奈米範圍內的橫向距離141與閘極電極114B的汲極側邊緣114DE分隔。
如第2C圖所示，導電特徵152、154、156的形式可為具有例如一般方形配置的複數個離散、間隔的單獨特徵。在第2D圖中，導電特徵152、154、156具有連續的線型配置。當然，在某些具體實施例中，可形成導電特徵152、154、156以致一個或多個層級為離散特徵，而另一層級由線型特徵所構成，下文有更完整的說明。
第2E至2G圖為本文所述法拉第屏蔽150從汲極區119朝閘極結構114回看的側視圖，其中已移除各種絕緣材料層。為了參照而在第2E至2G圖中描繪閘極電極114的上表面114U。如上所示，導電特徵152、154、156可為任何形狀或配置。第2E圖描述各層級屏蔽150都
由彼此有效堆疊的複數個離散、單獨導電部件所構成的描述性實施例。在本實施例中，導電特徵152、154、156可具有一般矩形剖面配置。注意到的是，在第2E圖所示的實施例中，屏蔽中沿著其水準長度151H有實體間隙。
在第2F圖中，第一層級屏蔽150由呈連續的線型特徵的導電特徵152所構成而亦即導電特徵154、156的第二與第三層級屏蔽為離散單獨導電接觸件。在第2F圖所示的具體實施例中，導電特徵152依閘極寬度方向擴展足夠距離用以依閘極寬度方向屏蔽整體閘極電極114B。在第2G圖中，亦即導電特徵152、154的第一與第二層級屏蔽150為連續的線型特徵，而第三層級屏蔽150由其為離散單獨導電接觸件的複數個導電特徵156所構成。因此，如所屬領域的技術人員在完整閱讀本申請書後將瞭解的是，可用各種不同配置實現本揭示的發明。
第3圖圖示本文所揭示設備100的仿真結果。模仿三種情境：(1)條件160-無任何類型法拉第屏蔽的LDMOS設備；(2)條件162-僅包括一傳統M-1型法拉第屏蔽(亦即，擴展閘極電極之上的1號金屬接線層所產生的屏蔽)的LDMOS設備；以及(3)條件164-如第2A圖中所示包括M-1型法拉第屏蔽140加上本文所示新穎性屏蔽150的LDMOS設備。仿真時的偏壓條件是Vg=Vs=0V以及Vd=5V。每一個條件160、162、164的閘極對汲極電容(單位為fF/μm的Cgd)分別是0.397、0.372以及0.343。仿真顯示在條件160(完全沒有法拉第屏蔽)中，閘極結構114
的頂部和汲極側有強電位梯度，其表示嚴重的閘極對汲極耦接。在條件162(只有M-1型法拉第屏蔽)中，M-1型法拉第屏蔽消除閘極結構114頂部的許多電位梯度，但在閘極結構114的汲極側邊緣114DE仍有顯著梯度。在條件164(M-1型法拉第屏蔽加本文所揭示的屏蔽150)中，得以更有效地同時屏蔽頂部及側部電位梯度。所以，使用本文所揭示的新穎性屏蔽150大幅降低設備100的閘極對汲極電容。更具體地說，條件164對條件162的仿真比較顯示使用本文所揭示的新穎性屏蔽150降低大約8%((0.372-0.343)/0.372=0.7796)的閘極對汲極電容。
以上所揭露的特殊具體實施例僅屬描述性，正如本發明可以所屬領域的技術人員所明顯知道的不同但均等方式予以改進並且實踐而具有本文的指導效益。例如，前述制程步驟可用不同順序實施。另外，除了作為權利要求中所述，對於本文所示構造或設計的細節無限制用意。因此，得以證實以上所揭露特殊具體實施例可予以改變或改進並且所有此等變化皆視為在本發明的範疇及精神內。因此，本文所謀求的保護如申請專利範圍中所提。
100‧‧‧LDMOS半導體設備
112‧‧‧主體半導體基底
114‧‧‧閘極結構
114A‧‧‧閘極絕緣層
114B‧‧‧閘極電極
114SE‧‧‧源極側邊緣
114DE‧‧‧汲極側邊緣
115‧‧‧側壁隔件
116A‧‧‧汲極隔離區
116B‧‧‧接觸隔離區
117‧‧‧源極區
119‧‧‧汲極區
120‧‧‧源極/汲極導體
121‧‧‧電井接觸區
122‧‧‧源極/汲極接觸件
124‧‧‧導電通孔
126‧‧‧線件
130‧‧‧第一層絕緣材料
132‧‧‧第二層絕緣材料
134‧‧‧絕緣材料
140‧‧‧M-1型法拉第屏蔽
150‧‧‧先進法拉第屏蔽
152、154、156‧‧‧特徵
Claims (31)
- 一種積體電路設備，包含：包含半導體基底中所形成之閘極電極與汲極區的電晶體；在該基底中所形成的隔離結構，該隔離結構橫置於該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間和在該隔離結構之上的法拉第屏蔽，其中，該法拉第屏蔽具有相對於該基底的上表面實質垂直取向的長軸。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽由至少一個導電特徵所構成的至少一個層級構成。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽由多層級導電特徵所構成。
- 如申請專利範圍第3項所述之設備，其中，該導電特徵為離散、分離的導電接觸件或連續的線型特徵。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽由複數個垂直堆疊的導電結構所構成。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽由三個導電特徵層級所構成，以及其中，該等三個層級各由複數個離散、分離的導電接觸件或至少一個連續的線型特徵所構成。
- 如申請專利範圍第1項所述之設備，更包含導電性耦接至該汲極區的源極/汲極導體、導電性耦接至該源極/ 汲極導體的源極/汲極接觸件，以及其中，該法拉第屏蔽由相應於該源極/汲極導體和該源極/汲極接觸件的導電特徵所構成。
- 如申請專利範圍第1項所述之設備，更包含內含置於該閘極電極之上的1號金屬型法拉第屏蔽的1號金屬層。
- 如申請專利範圍第9項所述之設備，其中，該法拉第屏蔽導電性耦接至該1號金屬型法拉第屏蔽。
- 如申請專利範圍第8項所述之設備，其中，該設備更包含形成於該基底中的源極區，以及其中，該法拉第屏蔽和該1號金屬型法拉第屏蔽導電性耦接至該源極區。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽接觸該隔離結構。
- 如申請專利範圍第1項所述之設備，其中，該法拉第屏蔽接觸置於該法拉第屏蔽與該隔離結構之間的絕緣材料。
- 一種積體電路設備，包含：包含半導體基底中所形成之閘極電極與汲極區的電晶體；導電性耦接至該汲極區的源極/汲極導體；置於該源極/汲極導體之上並且導電性耦接至該源極/汲極導體的源極/汲極接觸件；形成於該基底中的隔離結構，該隔離結構橫置於 該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間的法拉第屏蔽，其中，該法拉第屏蔽由相應於該源極/汲極導體與該源極/汲極接觸件的導電特徵所構成。
- 如申請專利範圍第13項所述之設備，更包含導電性耦接至該源極/汲極接觸件的導電通孔，以及該法拉第屏蔽的該導電特徵也相應於該通孔。
- 如申請專利範圍第14項所述之設備，更包含內含置於該閘極電極之上的1號金屬型法拉第屏蔽的1號金屬層。
- 如申請專利範圍第15項所述之設備，其中，該法拉第屏蔽導電性耦接至該1號金屬型法拉第屏蔽。
- 如申請專利範圍第13項所述之設備，其中，該法拉第屏蔽接觸該隔離結構。
- 如申請專利範圍第13項所述之設備，其中，該法拉第屏蔽接觸置於該法拉第屏蔽與該隔離結構之間的絕緣材料。
- 如申請專利範圍第15項所述之設備，其中，該法拉第屏蔽置於該隔離區之上，以及其中，該法拉第屏蔽具有相對於該基底的上表面實質垂直取向的長軸。
- 一種積體電路設備，包含：包含半導體基底中所形成之閘極電極與汲極區的電晶體；1號金屬金屬化層； 置於該1號金屬金屬化層之下並且導電性耦接至該汲極區的複數個汲極導電結構；形成於該基底中的隔離結構，該隔離結構橫置於該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間的法拉第屏蔽，其中，該法拉第屏蔽由相應於該汲極導電結構的導電特徵所構成。
- 如申請專利範圍第20項所述之設備，其中，該1號金屬金屬化層包含置於該閘極電極之上的1號金屬型法拉第屏蔽。
- 如申請專利範圍第20項所述之設備，其中，該法拉第屏蔽導電性耦接至該1號金屬型法拉第屏蔽。
- 如申請專利範圍第20項所述之設備，其中，該法拉第屏蔽接觸該隔離區。
- 如申請專利範圍第20項所述之設備，其中，該法拉第屏蔽接觸置於該法拉第屏蔽與該隔離結構之間的絕緣材料。
- 如申請專利範圍第20項所述之設備，其中，該法拉第屏蔽置於該隔離區之上，以及其中，該法拉第屏蔽具有相對於該基底的上表面實質垂直取向的長軸。
- 一種積體電路設備，包含：包含半導體基底中所形成之閘極電極與汲極區的電晶體；包含置於該閘極電極之上的1號金屬型法拉第屏 蔽的1號金屬金屬化層；形成於該基底中的隔離結構，該隔離結構橫置於該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間和在該隔離區之上的法拉第屏蔽，該法拉第屏蔽導電性耦接至該1號金屬型法拉第屏蔽。
- 如申請專利範圍第26項所述之設備，其中，該法拉第屏蔽導電性耦接至形成於該基底中的源極區。
- 如申請專利範圍第26項所述之設備，其中，該法拉第屏蔽接觸該隔離區。
- 如申請專利範圍第26項所述之設備，其中，該法拉第屏蔽具有相對於該基底的上表面實質垂直取向的長軸。
- 一種積體電路設備，包含：包含半導體基底中所形成之閘極電極與汲極區的電晶體；包含置於該閘極電極之上的1號金屬型法拉第屏蔽的1號金屬金屬化層；置於該1號金屬金屬化層之下並且導電性耦接至該汲極區的複數個汲極導電結構；形成於該基底中的隔離結構，該隔離結構橫置於該閘極電極與該汲極區之間；以及橫置於該閘極電極與該汲極區之間並且接觸該隔離區的法拉第屏蔽，其中，該法拉第屏蔽導電性耦接 至該1號金屬型法拉第屏蔽，以及其中，該法拉第屏蔽由相應於該汲極導電結構的導電特徵所構成。
- 如申請專利範圍第30項所述之設備，其中，該法拉第屏蔽導電性耦接至形成於該基底中的源極區。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/650,233 US9064868B2 (en) | 2012-10-12 | 2012-10-12 | Advanced faraday shield for a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201423949A true TW201423949A (zh) | 2014-06-16 |
| TWI540699B TWI540699B (zh) | 2016-07-01 |
Family
ID=50454466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102134976A TWI540699B (zh) | 2012-10-12 | 2013-09-27 | 半導體設備之先進法拉第屏蔽 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9064868B2 (zh) |
| CN (1) | CN103730449B (zh) |
| TW (1) | TWI540699B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735656B2 (en) | 2018-08-14 | 2023-08-22 | Silanna Asia Pte Ltd | Source contact formation of MOSFET with gate shield buffer for pitch reduction |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306055B2 (en) | 2014-01-16 | 2016-04-05 | Microchip Technology Incorporated | High voltage double-diffused MOS (DMOS) device and method of manufacture |
| US9653410B1 (en) * | 2016-03-15 | 2017-05-16 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of manufacture |
| US10593619B1 (en) | 2018-08-28 | 2020-03-17 | Nsp Usa, Inc. | Transistor shield structure, packaged device, and method of manufacture |
| US10672703B2 (en) * | 2018-09-26 | 2020-06-02 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of fabrication |
| US10971622B2 (en) * | 2018-10-05 | 2021-04-06 | Avago Technologies International Sales Pte. Limited | Transistor structures |
| US11107775B1 (en) * | 2020-03-31 | 2021-08-31 | Nanya Technology Corporation | Semiconductor device with electrically floating contacts between signal-transmitting contacts |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839594A (en) | 1987-08-17 | 1989-06-13 | Picker International, Inc. | Faraday shield localized coil for magnetic resonance imaging |
| GB9017910D0 (en) | 1990-08-15 | 1990-09-26 | Vaseal Electronics Limited | Improvements in and relating to proximity switches |
| KR20000064650A (ko) * | 1996-03-22 | 2000-11-06 | 에를링 블로메, 타게 뢰브그렌 | 반전도성기판의표면에배열된반도체부품과그제조방법및반도체구조안에차폐된전기신호전도체및그제조방법 |
| US5726523A (en) | 1996-05-06 | 1998-03-10 | Matsushita Electric Works Research & Development Labratory | Electrodeless fluorescent lamp with bifilar coil and faraday shield |
| US5912490A (en) * | 1997-08-04 | 1999-06-15 | Spectrian | MOSFET having buried shield plate for reduced gate/drain capacitance |
| US5918137A (en) * | 1998-04-27 | 1999-06-29 | Spectrian, Inc. | MOS transistor with shield coplanar with gate electrode |
| US6215152B1 (en) | 1998-08-05 | 2001-04-10 | Cree, Inc. | MOSFET having self-aligned gate and buried shield and method of making same |
| US6420952B1 (en) | 1998-09-30 | 2002-07-16 | Core Technology Inc. | Faraday shield and method |
| US6649975B2 (en) | 2000-11-16 | 2003-11-18 | Silicon Semiconductor Corporation | Vertical power devices having trench-based electrodes therein |
| US6534843B2 (en) | 2001-02-10 | 2003-03-18 | International Business Machines Corporation | High Q inductor with faraday shield and dielectric well buried in substrate |
| US6685799B2 (en) | 2001-03-14 | 2004-02-03 | Applied Materials Inc. | Variable efficiency faraday shield |
| AU2003259241A1 (en) | 2002-07-31 | 2004-02-16 | Lam Research Corporation | Method for adjusting voltage on a powered faraday shield |
| US7223321B1 (en) | 2002-08-30 | 2007-05-29 | Lam Research Corporation | Faraday shield disposed within an inductively coupled plasma etching apparatus |
| US7005703B2 (en) | 2003-10-17 | 2006-02-28 | Agere Systems Inc. | Metal-oxide-semiconductor device having improved performance and reliability |
| SE0302810D0 (sv) * | 2003-10-24 | 2003-10-24 | Infineon Technologies Ag | Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof |
| CN1681119A (zh) * | 2004-04-09 | 2005-10-12 | 曾世宪 | Ic装置及其制造方法 |
| US7307314B2 (en) | 2004-06-16 | 2007-12-11 | Cree Microwave Llc | LDMOS transistor with improved gate shield |
| US20050280085A1 (en) | 2004-06-16 | 2005-12-22 | Cree Microwave, Inc. | LDMOS transistor having gate shield and trench source capacitor |
| EP1717850A1 (en) * | 2005-04-29 | 2006-11-02 | STMicroelectronics S.r.l. | Method of manufacturing a lateral power MOS transistor |
| DE102006022360B4 (de) * | 2006-05-12 | 2009-07-09 | Infineon Technologies Ag | Abschirmvorrichtung |
| CN101093831A (zh) * | 2006-06-19 | 2007-12-26 | 中芯国际集成电路制造(上海)有限公司 | 射频金属氧化物半导体器件及其制造方法 |
| US7855414B2 (en) * | 2006-07-28 | 2010-12-21 | Broadcom Corporation | Semiconductor device with increased breakdown voltage |
| US7796403B2 (en) | 2006-09-28 | 2010-09-14 | Nellcor Puritan Bennett Llc | Means for mechanical registration and mechanical-electrical coupling of a faraday shield to a photodetector and an electrical circuit |
| JP5105160B2 (ja) * | 2006-11-13 | 2012-12-19 | クリー インコーポレイテッド | トランジスタ |
| US8035140B2 (en) * | 2007-07-26 | 2011-10-11 | Infineon Technologies Ag | Method and layout of semiconductor device with reduced parasitics |
| US7608889B2 (en) * | 2007-09-28 | 2009-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lateral diffusion metal-oxide-semiconductor structure |
| US7847351B2 (en) * | 2008-04-11 | 2010-12-07 | Texas Instruments Incorporated | Lateral metal oxide semiconductor drain extension design |
| US7741567B2 (en) | 2008-05-19 | 2010-06-22 | Texas Instruments Incorporated | Integrated circuit package having integrated faraday shield |
| US8053873B2 (en) | 2008-06-06 | 2011-11-08 | Texas Instruments Incorporated | IC having voltage regulated integrated Faraday shield |
| US8071935B2 (en) | 2008-06-30 | 2011-12-06 | Nellcor Puritan Bennett Llc | Optical detector with an overmolded faraday shield |
| US8168490B2 (en) * | 2008-12-23 | 2012-05-01 | Intersil Americas, Inc. | Co-packaging approach for power converters based on planar devices, structure and method |
| US7851856B2 (en) * | 2008-12-29 | 2010-12-14 | Alpha & Omega Semiconductor, Ltd | True CSP power MOSFET based on bottom-source LDMOS |
| EP2383786B1 (en) * | 2010-04-29 | 2018-08-15 | Ampleon Netherlands B.V. | Semiconductor transistor comprising two electrically conductive shield elements |
| CN102184863B (zh) * | 2011-04-08 | 2013-08-07 | 昆山华太电子技术有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
| US8530304B2 (en) * | 2011-06-14 | 2013-09-10 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a gate electrode and a gate tap |
| US8790966B2 (en) * | 2011-10-18 | 2014-07-29 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
| US8664718B2 (en) * | 2011-11-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power MOSFETs and methods for forming the same |
| US8680615B2 (en) * | 2011-12-13 | 2014-03-25 | Freescale Semiconductor, Inc. | Customized shield plate for a field effect transistor |
| US8823096B2 (en) * | 2012-06-01 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical power MOSFET and methods for forming the same |
| US9159803B2 (en) * | 2012-08-21 | 2015-10-13 | Freescale Semiconductor, Inc. | Semiconductor device with HCI protection region |
-
2012
- 2012-10-12 US US13/650,233 patent/US9064868B2/en active Active
-
2013
- 2013-09-27 TW TW102134976A patent/TWI540699B/zh active
- 2013-10-11 CN CN201310473192.3A patent/CN103730449B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735656B2 (en) | 2018-08-14 | 2023-08-22 | Silanna Asia Pte Ltd | Source contact formation of MOSFET with gate shield buffer for pitch reduction |
| TWI813732B (zh) * | 2018-08-14 | 2023-09-01 | 新加坡商西拉娜亞洲私人有限公司 | 利用用於減小節距之閘極屏蔽緩衝件之mosfet源極接觸件形成 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9064868B2 (en) | 2015-06-23 |
| CN103730449B (zh) | 2016-09-07 |
| US20140103420A1 (en) | 2014-04-17 |
| CN103730449A (zh) | 2014-04-16 |
| TWI540699B (zh) | 2016-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI540699B (zh) | 半導體設備之先進法拉第屏蔽 | |
| TWI647843B (zh) | 半導體裝置 | |
| US9443842B2 (en) | Integrated circuit device | |
| US11380721B2 (en) | Wide channel gate structure | |
| KR100888425B1 (ko) | 고전압 ｍｏｓ장치에서 누설을 예방하는 차폐구조물 | |
| US9059276B2 (en) | High voltage laterally diffused metal oxide semiconductor | |
| US11011615B2 (en) | Transistor with contacted deep well region | |
| CN102683416B (zh) | Soi mos晶体管 | |
| US8664717B2 (en) | Semiconductor device with an oversized local contact as a Faraday shield | |
| US8598659B2 (en) | Single finger gate transistor | |
| US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
| US9240463B2 (en) | High voltage laterally diffused metal oxide semiconductor | |
| US9236449B2 (en) | High voltage laterally diffused metal oxide semiconductor | |
| KR101887275B1 (ko) | 반도체 장치 및 그 레이아웃 설계 | |
| US20140021537A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20120004954A (ko) | 반도체 장치 | |
| TWI703733B (zh) | 半導體元件 | |
| CN106558571B (zh) | 一种esd布局结构、电子装置 | |
| KR20150142220A (ko) | 전력 반도체 소자 | |
| CN113241375B (zh) | 半导体器件及其制造方法 | |
| US11658240B2 (en) | Semiconductor transistors on multi-layered substrates | |
| TWI672766B (zh) | 隔離元件及其製作方法 | |
| TWI565073B (zh) | 主動元件及應用其之高壓半導體元件 | |
| KR101204917B1 (ko) | 한 개의 게이트에 대해 두 개의 트랜지스터를 구비한메모리 소자 및 상기 메모리 소자의 제조 방법 | |
| KR20150048966A (ko) | 반도체 소자 |