CN112670182A - 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 - Google Patents

具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 Download PDF

Info

Publication number
CN112670182A
CN112670182A CN202011555164.2A CN202011555164A CN112670182A CN 112670182 A CN112670182 A CN 112670182A CN 202011555164 A CN202011555164 A CN 202011555164A CN 112670182 A CN112670182 A CN 112670182A
Authority
CN
China
Prior art keywords
region
gate
sic
field plate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011555164.2A
Other languages
English (en)
Other versions
CN112670182B (zh
Inventor
赵伟
魏敬和
刘国柱
聂晓飞
魏应强
于宗光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202011555164.2A priority Critical patent/CN112670182B/zh
Publication of CN112670182A publication Critical patent/CN112670182A/zh
Application granted granted Critical
Publication of CN112670182B publication Critical patent/CN112670182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种具有源场板的分裂栅SiC VDMOS器件的制备方法及结构，属于半导体器件及制造领域。提供N+SiC衬底，在其表面形成N‑SiC外延层；在N‑SiC外延层中依次形成P阱区、N+区和P+区；通过高温氧化在表面形成栅氧化层，并在栅氧化层上沉积金属或多晶硅，刻蚀形成栅极；淀积SiO2，刻蚀形成栅源隔离介质；刻蚀栅源隔离介质的顶部形成用于制作源场板的凹槽；沉积金属，形成源极和源场板；采用Ni金属溅射工艺在N+SiC衬底底部沉积金属，形成漏极。本发明既能降低栅漏电容，改善器件的性能，又能降低栅氧化层中的电场峰值，从而保证分裂栅氧化层具有和传统平面栅SiC VDMOS器件栅氧化层同样的可靠性。

Description

具有源场板的分裂栅SiC VDMOS器件的制备方法及结构
技术领域
本发明涉及半导体器件及制造技术领域，特别涉及一种具有源场板的分裂栅SiCVDMOS器件的制备方法及结构。
背景技术
SiC具有优异的物理特性，作为第三代半导体的典型代表之一，适用于高温、高频、高压、大功率等应用领域。而SiC功率器件在电动汽车、充电桩、数据中心、光伏发电、轨道交通等领域有着广阔的应用前景。
传统的平面栅SiC VDMOS器件具有非常大的栅漏重叠电容，由于栅漏电荷密勒效应，当元件处于高频状态中，器件的频率响应大大降低，导致器件性能损失。分裂栅结构相比传统的平面栅结构，将栅结构一分为二，该结构降低了栅漏电容，改善了槽栅VDMOS的器件性能。然而，分裂栅SiC VDMOS器件在承受高压时，栅氧化层中的电场峰值明显高于传统平面栅的电场峰值，这使得栅氧化层的耐高压可靠性低于传统平面栅SiC VDMOS器件。
发明内容
本发明的目的在于提供一种具有源场板的分裂栅SiC VDMOS器件的制备方法，以解决目前分裂栅SiC VDMOS器件在承受高压时，栅氧化层的耐高压可靠性低于传统平面栅SiC VDMOS器件的问题。
为解决上述技术问题，本发明提供了一种具有源场板的分裂栅SiC VDMOS器件的制备方法，包括：
提供N+SiC衬底，通过外延生长的方式在其表面形成N-SiC外延层；
通过高温离子注入在N-SiC外延层中依次形成P阱区、N+区和P+区；两个P阱区位于N-SiC外延层的顶部并对称排列；两个P阱区之间由N-SiC外延层分隔开；N+区和P+区并排位于P阱区的顶部，N+区位于P+区内侧，N+区和N-SiC外延层由P阱区分隔开；
通过高温氧化在表面形成栅氧化层，并在栅氧化层上沉积金属或多晶硅，刻蚀形成栅极；
淀积SiO2，刻蚀形成栅源隔离介质；刻蚀栅源隔离介质的顶部形成用于制作源场板的凹槽；
沉积金属，形成源极和源场板；
采用Ni金属溅射工艺在N+SiC衬底底部沉积金属，形成漏极。
可选的，所述N-SiC外延层的掺杂浓度范围为1e13/cm3～1e16/cm3。
可选的，所述P阱区的掺杂浓度范围为1e16/cm3～5e19/cm3。
可选的，所述N+区的掺杂浓度范围为1e18/cm3～5e20/cm3。
可选的，所述P+区掺杂浓度范围为1e18/cm3～5e20/cm3。
可选的，所述栅氧化层的厚度范围为30nm-150nm。
可选的，所述源场板的底部边缘到栅氧化层的竖直距离为0.2μm～0.5μm；所述源场板两侧到栅极的水平距离为0.2μm～0.5μm。
本发明还提供了一种具有源场板的分裂栅SiC VDMOS器件结构，包括漏极、N+SiC衬底、N-SiC外延层、P阱区、N+区、P+区、栅氧化层、栅极、栅源隔离介质、源极和源场板；
N+SiC衬底位于漏极顶部表面，N-SiC外延层位于N+SiC衬底顶部表面；
两个P阱区位于N-SiC外延层中，并对称排列，两个P阱区之间由N-SiC外延层分隔开；
N+区和P+区并排位于P阱区的顶部，N+区在P+区内侧，N+区和N-SiC外延层由P阱区分隔开；
栅氧化层位于P阱区的顶部；
两个栅极位于栅氧化层的顶部；
栅源隔离介质位于栅氧化层顶部并覆盖两个栅极；
源场板位于栅源隔离介质的顶部；
源极位于N+区和P+区的顶部并包覆栅氧化层、栅极、栅源隔离介质和源场板。
在本发明提供的具有源场板的分裂栅SiC VDMOS器件的制备方法及结构中，提供N+SiC衬底，通过外延生长的方式在其表面形成N-SiC外延层；通过高温离子注入在N-SiC外延层中依次形成P阱区、N+区和P+区；两个P阱区位于N-SiC外延层的顶部并对称排列；两个P阱区之间由N-SiC外延层分隔开；N+区和P+区并排位于P阱区的顶部，N+区位于P+区内侧，N+区和N-SiC外延层由P阱区分隔开；通过高温氧化在表面形成栅氧化层，并在栅氧化层上沉积金属或多晶硅，刻蚀形成栅极；淀积SiO2，刻蚀形成栅源隔离介质；刻蚀栅源隔离介质的顶部形成用于制作源场板的凹槽；沉积金属，形成源极和源场板；采用Ni金属溅射工艺在N+SiC衬底底部沉积金属，形成漏极。本发明对分裂栅SiC VDMOS器件做出改进，通过靠近栅氧化层的源场板降低栅氧化层中的电场峰值，从而保证分裂栅SiC VDMOS器件中的栅氧化层具有和传统平面栅SiC VDMOS器件栅氧化层同样的可靠性，同时保留了分裂栅SiC VDMOS低栅漏电容的特点，从而保证了SiC VDMOS优异的高频工作性能。
附图说明
图1是提供N+SiC衬底并形成N-SiC外延层的示意图；
图2是在N-SiC外延层中形成P阱区的示意图；
图3是在N-SiC外延层中形成N+区的示意图；
图4是在N-SiC外延层中形成P+区的示意图；
图5是在表面形成栅氧化层的示意图；
图6是在栅氧化层上形成栅极的示意图；
图7是淀积SiO2并刻蚀形成栅源隔离介质的示意图；
图8是刻蚀栅源隔离介质的顶部形成凹槽的示意图；
图9是形成源极和源场板的示意图；
图10是在N+SiC衬底底部沉积金属形成漏极的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种具有源场板的分裂栅SiC VDMOS器件的制备方法及结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种具有源场板的分裂栅SiC VDMOS器件的制备方法，包括如下步骤：
如图1所示，提供N+SiC衬底02，通过外延生长的方式在其表面形成N-SiC外延层03，所述N-SiC外延层03的掺杂浓度范围为1e13/cm3～1e16/cm3；
如图2～图4所示，通过高温离子注入在N-SiC外延层03中依次形成P阱区04、N+区05和P+区06，所述P阱区04的掺杂浓度范围为1e16/cm3～5e19/cm3，所述N+区05的掺杂浓度范围为1e18/cm3～5e20/cm3，所述P+区06掺杂浓度范围为1e18/cm3～5e20/cm3；两个P阱区04位于N-SiC外延层03的顶部并对称排列；两个P阱区04之间由N-SiC外延层03分隔开；N+区05和P+区06并排位于P阱区04的顶部，N+区05位于P+区06内侧，N+区05和N-SiC外延层03由P阱区04分隔开；
如图5所示，通过高温氧化在表面形成栅氧化层07，所述栅氧化层07的厚度范围为30nm-150nm；如图6所示，在栅氧化层07上沉积金属或多晶硅，刻蚀形成栅极08；
如图7所示，淀积SiO2，刻蚀形成栅源隔离介质09；如图8所示，刻蚀栅源隔离介质09的顶部，形成用于制作源场板的凹槽；
如图9所示，沉积金属，形成源极10和源场板11；所述源场板10的底部边缘到栅氧化层07的竖直距离d1为0.2μm～0.5μm；所述源场板11两侧到栅极08的水平距离d2为0.2μm～0.5μm。通过靠近栅氧化层的源场板降低栅氧化层中的电场峰值，从而保证分裂栅SiCVDMOS器件中的栅氧化层具有和传统平面栅SiC VDMOS器件栅氧化层同样的可靠性，同时保留了分裂栅SiC VDMOS低栅漏电容的特点，从而保证了SiC VDMOS优异的高频工作性能。
如图10所示，采用Ni金属溅射工艺在N+SiC衬底02底部沉积金属，形成漏极01。
实施例二
本发明还提供了一种具有源场板的分裂栅SiC VDMOS器件结构，其结构如图10所示，包括漏极01、N+SiC衬底02、N-SiC外延层03、P阱区04、N+区05、P+区06、栅氧化层07、栅极08、栅源隔离介质09、源极10和源场板11；N+SiC衬底02位于漏极01顶部表面，N-SiC外延层03位于N+SiC衬底02顶部表面；两个P阱区04位于N-SiC外延层03中，并对称排列，两个P阱区04之间由N-SiC外延层03分隔开；N+区05和P+区06并排位于P阱区04的顶部，N+区05在P+区06内侧，N+区05和N-SiC外延层03由P阱区04分隔开；栅氧化层07位于P阱区04的顶部；两个栅极08位于栅氧化层07的顶部；栅源隔离介质09位于栅氧化层07顶部并覆盖两个栅极08；源场板11位于栅源隔离介质09的顶部；源极10位于N+区05和P+区06的顶部并包覆栅氧化层07、栅极08、栅源隔离介质09和源场板11。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，包括：
提供N+SiC衬底，通过外延生长的方式在其表面形成N-SiC外延层；
通过高温离子注入在N-SiC外延层中依次形成P阱区、N+区和P+区；两个P阱区位于N-SiC外延层的顶部并对称排列；两个P阱区之间由N-SiC外延层分隔开；N+区和P+区并排位于P阱区的顶部，N+区位于P+区内侧，N+区和N-SiC外延层由P阱区分隔开；
通过高温氧化在表面形成栅氧化层，并在栅氧化层上沉积金属或多晶硅，刻蚀形成栅极；
淀积SiO2，刻蚀形成栅源隔离介质；刻蚀栅源隔离介质的顶部形成用于制作源场板的凹槽；
沉积金属，形成源极和源场板；
采用Ni金属溅射工艺在N+SiC衬底底部沉积金属，形成漏极。
2.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述N-SiC外延层的掺杂浓度范围为1e13/cm3～1e16/cm3。
3.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述P阱区的掺杂浓度范围为1e16/cm3～5e19/cm3。
4.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述N+区的掺杂浓度范围为1e18/cm3～5e20/cm3。
5.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述P+区掺杂浓度范围为1e18/cm3～5e20/cm3。
6.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述栅氧化层的厚度范围为30nm-150nm。
7.如权利要求1所述的具有源场板的分裂栅SiC VDMOS器件的制备方法，其特征在于，所述源场板的底部边缘到栅氧化层的竖直距离为0.2μm～0.5μm；所述源场板两侧到栅极的水平距离为0.2μm～0.5μm。
8.一种具有源场板的分裂栅SiC VDMOS器件结构，其特征在于，包括漏极、N+SiC衬底、N-SiC外延层、P阱区、N+区、P+区、栅氧化层、栅极、栅源隔离介质、源极和源场板；
N+SiC衬底位于漏极顶部表面，N-SiC外延层位于N+SiC衬底顶部表面；
两个P阱区位于N-SiC外延层中，并对称排列，两个P阱区之间由N-SiC外延层分隔开；
N+区和P+区并排位于P阱区的顶部，N+区在P+区内侧，N+区和N-SiC外延层由P阱区分隔开；
栅氧化层位于P阱区的顶部；
两个栅极位于栅氧化层的顶部；
栅源隔离介质位于栅氧化层顶部并覆盖两个栅极；
源场板位于栅源隔离介质的顶部；
源极位于N+区和P+区的顶部并包覆栅氧化层、栅极、栅源隔离介质和源场板。
CN202011555164.2A 2020-12-24 2020-12-24 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 Active CN112670182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011555164.2A CN112670182B (zh) 2020-12-24 2020-12-24 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011555164.2A CN112670182B (zh) 2020-12-24 2020-12-24 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构

Publications (2)

Publication Number Publication Date
CN112670182A true CN112670182A (zh) 2021-04-16
CN112670182B CN112670182B (zh) 2022-08-02

Family

ID=75408591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011555164.2A Active CN112670182B (zh) 2020-12-24 2020-12-24 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构

Country Status (1)

Country Link
CN (1) CN112670182B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161534A (zh) * 2015-07-02 2015-12-16 电子科技大学 一种碳化硅vdmos器件及其制作方法
CN107658215A (zh) * 2017-09-26 2018-02-02 中国科学院微电子研究所 一种碳化硅器件及其制作方法
CN109616523A (zh) * 2018-11-27 2019-04-12 中国科学院微电子研究所 一种4H-SiC MOSFET功率器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161534A (zh) * 2015-07-02 2015-12-16 电子科技大学 一种碳化硅vdmos器件及其制作方法
CN107658215A (zh) * 2017-09-26 2018-02-02 中国科学院微电子研究所 一种碳化硅器件及其制作方法
CN109616523A (zh) * 2018-11-27 2019-04-12 中国科学院微电子研究所 一种4H-SiC MOSFET功率器件及其制造方法

Also Published As

Publication number Publication date
CN112670182B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
CN108364870A (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
US20110089486A1 (en) Super-high density trench mosfet
CN108735605A (zh) 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
WO2014008767A1 (zh) 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN114005871B (zh) 双沟槽碳化硅mosfet结构和制造方法
CN104064475A (zh) 高迁移率功率金属氧化物半导体场效应晶体管
CN107464837B (zh) 一种超结功率器件
CN102856385A (zh) 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN103824883A (zh) 一种具有终端耐压结构的沟槽mosfet的及其制造方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
CN116110796A (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN113284954B (zh) 一种高沟道密度的碳化硅mosfet及其制备方法
CN203288598U (zh) 一种具有终端耐压结构的沟槽mosfet
CN211295110U (zh) 一种优化电特性的dmos
CN112670182B (zh) 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构
CN108511527A (zh) 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法
CN103839802B (zh) 一种沟槽型igbt结构的制作方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN109585563A (zh) 一种具有钛酸锶膜的槽型横向耐压区
CN115458599A (zh) 一种sgt-mosfet元胞及其制造方法和一种电子装置
CN209515675U (zh) 一种分离栅mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant