KR101080861B1 - 미세 패턴의 형성 방법 - Google Patents

미세 패턴의 형성 방법 Download PDF

Info

Publication number
KR101080861B1
KR101080861B1 KR1020090103383A KR20090103383A KR101080861B1 KR 101080861 B1 KR101080861 B1 KR 101080861B1 KR 1020090103383 A KR1020090103383 A KR 1020090103383A KR 20090103383 A KR20090103383 A KR 20090103383A KR 101080861 B1 KR101080861 B1 KR 101080861B1
Authority
KR
South Korea
Prior art keywords
pattern
film
forming
gas
trimming
Prior art date
Application number
KR1020090103383A
Other languages
English (en)
Other versions
KR20100081916A (ko
Inventor
타카시 소네
에이치 니시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100081916A publication Critical patent/KR20100081916A/ko
Application granted granted Critical
Publication of KR101080861B1 publication Critical patent/KR101080861B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

LLE에 의해 미세 패턴을 형성할 때에 공정 수를 삭감할 수 있고, 제 1 패턴과 제 2 패턴의 CD 값의 차이를 줄일 수 있는 미세 패턴의 형성 방법을 제공한다. 제 1 형상 가공 공정과, 제 2 형상 가공 공정과, 에칭 공정을 가지고, 제 1 형상 가공 공정은 제 1 레지스트막으로 이루어지는 패턴을 형성하는 제 1 패턴 형성 단계(S13)와, 그 패턴을 트리밍 처리하는 제 1 트리밍 단계(S14)과, 그 패턴 상에 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하고 제 1 패턴으로 가공하는 보호막 퇴적 단계(S15)를 가지고, 제 2 형상 가공 공정은 제 1 패턴과 교호로 배열되고 제 2 레지스트막으로 이루어지는 패턴을 형성하는 제 2 패턴 형성 단계(S17)와, 그 패턴을 트리밍 처리하여 제 2 패턴으로 가공하는 제 2 트리밍 단계(S18)를 가진다.

Description

미세 패턴의 형성 방법{METHOD FOR FORMING FINE PATTERN}
본 발명은 반도체 프로세스에 이용되는 미세 패턴의 형성 방법에 관한 것으로, 특히 노광 장치의 해상 한계 이하의 패턴의 형성에서 제조 프로세스 비용을 증대시키지 않고 패턴 치수를 고정밀도로 조정할 수 있는 미세 패턴의 형성 방법에 관한 것이다.
반도체 디바이스의 고집적화에 수반하여 제조 프로세스에 요구되는 배선 또는 분리폭은 미세화되고 있다. 일반적으로, 미세 패턴은 포토리소그래피 기술을 이용하여 레지스트 패턴을 형성하고, 레지스트 패턴을 에칭 마스크로 이용하여 하지(下地)의 각종 박막을 에칭함으로써 형성된다. 따라서, 미세 패턴을 형성하기 위해서는 포토리소그래피 기술이 중요하지만, 최근의 반도체 디바이스의 미세화는 포토리소그래피 기술의 해상 한계 이하를 요구하기에까지 이르고 있다. 특히, 현재 주류인 ArF액침 노광 기술의 해상 한계는 4 xnm 세대에서 한계에 도달했다고 일컬어지고 있기 때문에, 더욱 미세한 3 xnm 세대에서는 더블 패터닝 기술(Double Pattering : DP)이라고 하는 미세화 기술에 의한 달성 단계에 있어 현재 더블 패터닝 기술의 개발이 활발히 행해지고 있다.
이러한 해상 한계 이하의 패턴을 형성하는 기술은, 예를 들면 특허 문헌 1에 기재되어 있다.
특허 문헌 1은, 제 1 감광막 패턴(이하 「제 1 패턴」이라고 함)을 형성하고 제 1 패턴을 베이킹한 후 제 1 패턴 상에 산화막을 형성한다. 이 후, 제 1 패턴들 사이에 제 2 감광막 패턴(이하 「제 2 패턴」이라고 함)을 형성하고, 제 1 패턴 및 제 2 패턴을 에칭 마스크로 이용하여 하지의 박막을 에칭하여 미세 패턴을 형성한다.
특허 문헌 1에 따르면, 2 개의 노광 마스크를 이용하여 미세 패턴을 형성하므로, 1 개의 노광 마스크를 이용하여 미세 패턴을 형성하는 경우에 비해 2 배 이상의 분해능을 얻을 수 있다. 이 때문에, 해상 한계 이하의 미세 패턴을 형성할 수 있다.
상기를 포함하여 해상 한계 이하의 미세 패턴을 형성하는 형성 방법으로서 SWT(사이드 월 트랜스퍼 : Side Wall Transfer), LELE(리소그래피 - 에칭 － 리소그래피 － 에칭 : Lithography Etching Lithography Etching), LLE(리소그래피 － 리소그래피 － 에칭 : Lithography Lithography Etching)가 주목받고 있다. LELE는 1 회째의 노광(제 1 패턴)을 행한 후 1 회째의 에칭을 행하고, 2 회째의 노광(제 2 패턴)을 행한 후 2 회째의 에칭을 행한다. LLE는 1 회째의 노광(제 2 패턴), 2 회째의 노광(제 2 패턴)을 행한 후 에칭을 행한다. 따라서, LLE는 노광과 에칭을 교대로 2 회씩 행하는 LELE에 비해 에칭의 공정이 1 회 감소함으로써 제조 비용을 삭감할 수 있다.
이와 같이 LLE에 의해 패터닝 방법을 행하는 경우, 제 1 패턴이 형성된 기판 상에 제 2 패턴을 형성하기 위하여 제 2 레지스트막을 도포할 때, 제 2 레지스트막에 함유되는 유기 용제 등의 용제에 의해 제 1 패턴이 용해되는 것을 방지하기 위하여, 제 1 패턴을 보호(레지스트 프리징(freezing))할 필요가 있다. 제 1 패턴을 보호하는 기술로서 제 1 패턴 상에 보호막으로서 실리콘 산화막을 형성하는 기술이 있고, 예를 들면 특허 문헌 2에 기재되어 있다.
특허 문헌 2에는, 해상 한계 이하의 미세 패턴을 형성하는 방법은 기재되어 있지 않지만, 레지스트 패턴 상에 산화막을 형성함으로써 레지스트 패턴의 박형화 현상을 방지할 수 있고, 형성된 미세 패턴에 스트리에이션(striation) 또는 위글링(wiggling)이 발생하는 것을 방지할 수 있는 기술이 기재되어 있다.
특허 문헌 1 : 특허공보 제2757983호
특허 문헌 2 : 일본특허공개공보 2004-080033호
그런데, LLE에서 제 1 패턴을 보호하기 위하여 제 1 패턴 상에 실리콘 산화막을 성막하는 경우 다음과 같은 문제가 있었다.
실리콘 산화막의 성막 프로세스는, 실리콘 산화막을 성막하는 성막 장치 중에서 유기 실리콘을 포함하는 제 1 가스와, 활성화된 산소종을 포함하는 제 2 가스를 기판 상에 공급하여 성막을 행하는 프로세스이다. 그 때문에, 공정 수가 증대하고 프로세스 조건도 복잡해진다고 하는 문제가 있었다.
특히, LLE에 의한 미세 패턴의 형성 방법의 제 1 패턴 및 제 2 패턴을 형성하는 공정을 행하는 경우, 제 1 패턴의 CD 값(한계 치수 : Critical Dimension)과 제 2 패턴의 CD 값이 동일한 치수가 되도록 제어할 필요가 있다. 그러나, 제 1 패턴 상에는 실리콘 산화막이 형성되어 있지만, 제 1 패턴의 CD 값과 제 2 패턴의 CD 값을 동일한 치수로 할 수 없다고 하는 문제가 있었다.
구체적으로는, 제 1 패턴 상에 실리콘 산화막이 형성된 경우, 제 2 패턴을 형성할 때에 이용되는 유기 용제 및 현상액에 대한 제 1 패턴의 내성이 나쁘기 때문에, 제 2 패턴을 형성할 때에 제 1 패턴의 형상이 변화되어 제 1 패턴의 CD 값과 제 2 패턴의 CD 값을 동일한 치수로 할 수 없다고 하는 문제가 있었다.
또한, 형성된 제 1 패턴 및 제 2 패턴을 에칭 마스크로 이용하여 그 하층인 피에칭층을 에칭하는 경우, 에칭 마스크 자체에 대한 피에칭층의 에칭 레이트비(선택비)가 제 1 패턴과 제 2 패턴 사이에서 상이하고, 제 1 패턴을 전사(轉寫)한 피 에칭층의 패턴의 CD 값과 제 2 패턴을 전사한 피에칭층의 패턴의 CD 값을 동일한 치수로 할 수 없다고 하는 문제가 있었다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, LLE 프로세스에 의해 미세 패턴을 형성할 때에 공정 수를 삭감할 수 있고, 또한 제 1 패턴의 CD 값과 제 2 패턴의 CD 값의 차이를 줄일 수 있어 제 1 패턴을 전사한 피에칭층의 패턴의 CD 값과 제 2 패턴을 전사한 피에칭층의 패턴의 CD 값의 차이를 줄일 수 있는 미세 패턴의 형성 방법을 제공하는 것에 있다.
상기한 과제를 해결하기 위하여 본 발명에서는 다음에 서술하는 각 수단을 강구한 것을 특징으로 하는 것이다.
제 1 발명은, 제 1 형상 가공 공정과, 제 2 형상 가공 공정과, 에칭 공정을 가지고, 기판 상에 형성된 박막의 미세 가공을 행하는 미세 패턴의 형성 방법으로서, 상기 제 1 형상 가공 공정은, 상기 박막 상에 제 1 피치로 배열되고 제 1 레지스트막으로 이루어지는 패턴을 형성하는 제 1 패턴 형성 단계와, 상기 제 1 레지스트막으로 이루어지는 패턴을 트리밍 처리하는 제 1 트리밍 단계와, 트리밍 처리된 상기 제 1 레지스트막으로 이루어지는 패턴 상에 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하여 제 1 패턴으로 가공하는 보호막 퇴적 단계를 가지고, 상기 제 2 형상 가공 공정은, 상기 보호막 상에 상기 제 1 피치와 대략 동일한 제 2 피치로 배열하고, 상기 제 1 피치의 대략 절반을 어굿나게 하여 상기 제 1 패턴과 교호로 배열되며, 제 2 레지스트막으로 이루어지는 패턴을 형성하는 제 2 패턴 형 성 단계와, 상기 제 2 레지스트막으로 이루어지는 패턴을 트리밍 처리하고 제 2 패턴으로 가공하는 제 2 트리밍 단계를 가지고, 상기 에칭 공정에서 상기 제 1 패턴으로 가공된 상기 제 1 레지스트막 및 상기 제 2 패턴으로 가공된 상기 제 2 레지스트막을 이용하여 상기 박막을 에칭 처리하는 것을 특징으로 한다.
제 2 발명은, 제 1 발명에 따른 미세 패턴의 형성 방법에서, 상기 제 1 패턴 형성 단계에서 하드 마스크막으로 피복된 상기 박막 상에 제 1 레지스트막으로 이루어지는 패턴을 형성하고, 상기 에칭 공정에서 상기 제 1 패턴으로 가공된 상기 제 1 레지스트막 및 상기 제 2 패턴으로 가공된 상기 제 2 레지스트막을 이용하여 상기 하드 마스크막을 에칭 처리하고, 상기 제 1 패턴 및 상기 제 2 패턴으로 이루어지는 제 3 패턴으로 가공된 상기 하드 마스크막을 이용하여 상기 박막을 에칭 처리하는 것을 특징으로 한다.
제 3 발명은, 제 1 또는 제 2 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 보호막 퇴적 단계에서 에칭 장치 내에서 에칭 가스를 공급하여 보호막을 퇴적하는 것을 특징으로 한다.
제 4 발명은, 제 3 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 제 1 트리밍 단계에서 상기 에칭 장치 내에서 트리밍 처리를 행하고, 상기 보호막 퇴적 단계에서 상기 에칭 장치 내에서 계속해서 보호막을 퇴적하는 것을 특징으로 한다.
제 5 발명은, 제 1 내지 제 4 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 제 1 패턴 형성 단계에서 반사 방지막을 개재하여 제 1 레지스트막으로 이루어지는 패턴을 형성하는 것을 특징으로 한다.
제 6 발명은, 제 1 내지 제 5 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 제 1 트리밍 단계의 트리밍 처리하는 시간과 상기 보호막 퇴적 단계의 보호막을 퇴적하는 시간을 제어함으로써, 소정의 선폭을 가지는 상기 제 1 패턴으로 가공하고, 상기 제 2 패턴의 선폭이 상기 소정의 선폭과 동일해지도록 상기 제 2 트리밍 단계의 트리밍 처리하는 시간을 제어하는 것을 특징으로 한다.
제 7 발명은, 제 1 내지 제 6 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 박막은 SiN, SiO2, 비결정성 실리콘, 폴리 실리콘 중 적어도 하나인 것을 특징으로 한다.
제 8 발명은, 제 5 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 반사 방지막은 비결정성 카본, 폴리페놀, 포토레지스트 중 적어도 하나인 것을 특징으로 한다.
제 9 발명은, 제 1 내지 제 6 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 에칭 가스는 플루오르화 탄소를 포함하는 것을 특징으로 한다.
제 10 발명은, 제 1 내지 제 6 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 에칭 가스는 할로겐 함유 가스를 포함하는 것을 특징으로 한다.
제 11 발명은, 제 9 발명에 따른 미세 패턴의 형성 방법에서, 상기 플루오르화 탄소는 CH3F, CHF3, CF4 중 적어도 하나인 것을 특징으로 한다.
제 12 발명은, 제 10 발명에 다른 미세 패턴의 형성 방법에서, 상기 할로겐 함유 가스는 HBr, SF6 중 적어도 하나인 것을 특징으로 한다.
제 13 발명은, 제 1 내지 제 6 중 어느 하나의 발명에 따른 미세 패턴의 형성 방법에 있어서, 상기 제 1 트리밍 단계에서 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 트리밍 처리하는 것을 특징으로 한다.
제 14 발명은, 제 13 발명에 따른 미세 패턴의 형성 방법에서, 상기 산소 함유 가스 플라즈마는 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스 중 적어도 하나를 플라즈마화한 것인 것을 특징으로 한다.
본 발명에 따르면, LLE 프로세스에 따라 미세 패턴을 형성할 때 공정 수를 삭감할 수 있고 또한, 제 1 패턴의 CD 값과 제 2 패턴의 CD 값의 차이를 줄일 수 있어 제 1 패턴을 전사한 피에칭층인 패턴의 CD 값과 제 2 패턴을 전사한 피에칭층인 패턴의 CD 값의 차이를 줄일 수 있다.
이어서, 본 발명을 실시하기 위한 최량의 형태에 대하여 제 1 실시예 및 제 2 실시예를 예시하여 도면과 함께 설명한다.
본 발명에 따른 미세 패턴의 형성 방법에서는, 미세 패턴으로 가공되는 막인 박막의 상층에 하드 마스크막이 설치되어 있어도 좋고, 혹은 설치되어 있지 않아도 좋다. 따라서, 본 발명에서의 제 1 실시예 및 제 2 실시예는 각각 하드 마스크막이 설치되어 있지 않은 경우 및 하드 마스크막이 설치되어 있는 경우에 상당한다.
(제 1 실시예)
도 1 내지 도 7을 참조하여 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법 및 성막 장치를 설명한다.
먼저, 도 1 내지 도 2를 참조하여 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명한다.
도 1은 본 실시예에 따른 미세 패턴의 형성 방법의 각 공정의 순서를 설명하기 위한 순서도이다. 도 2a 내지 도 2i는 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 각 공정에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다. 또한, 도 1의 단계(S11) 내지 단계(S19)의 각각의 공정이 행해진 후의 미세 패턴의 구조는 도 2a 내지 도 2i의 각각의 단면도에서 도시한 구조에 대응된다.
본 실시예에 따른 미세 패턴의 형성 방법은, 도 1에 도시한 바와 같이 제 1 형상 가공 공정과 제 2 형상 가공 공정과 에칭 공정을 가지며, 기판 상에 형성된 박막의 미세 가공을 행하는 미세 패턴의 형성 방법이다. 우선, 제 1 형상 가공 공정을 행한다. 제 1 형상 가공 공정은 박막 및 반사 방지막을 형성하는 단계와, 제 1 레지스트막을 형성하는 단계와, 제 1 패턴 형성 단계와, 제 1 트리밍 단계와 보호막 퇴적 단계를 포함한다. 제 1 형상 가공 공정을 행한 후에 제 2 형상 가공 공정을 행한다. 제 2 형상 가공 공정은 제 2 레지스트막을 형성하는 단계와, 제 2 패턴 형성 단계와, 제 2 트리밍 단계를 포함한다. 제 2 형상 가공 공정을 행한 후에 박막을 에칭 처리하는 에칭 공정을 행한다. 박막 및 반사 방지막을 형성하는 단계는 단계(S11)의 공정을 포함하고, 제 1 레지스트막을 형성하는 단계는 단계(S12)의 공정을 포함하고, 제 1 패턴 형성 단계는 단계(S13)의 공정을 포함하고, 제 1 트리밍 단계는 단계(S14)의 공정을 포함하고, 보호막 퇴적 단계는 단계(S15)의 공정을 포함하고, 제 2 레지스트막을 형성하는 단계는 단계(S16)의 공정을 포함하고, 제 2 패턴 형성 단계는 단계(S17)의 공정을 포함하고, 제 2 트리밍 단계는 단계(S18)의 공정을 포함하고, 박막을 에칭 처리하는 에칭 공정은 단계(S19)의 공정을 포함한다.
또한, 도 1에 도시한 바와 같이, 단계(S14)와 단계(S15)의 공정은 동일 챔버(처리 용기) 내에서 연속 처리된다.
단계(S11)는 반도체 기판 상에 박막 및 반사 방지막을 형성하는 공정이다. 도 2a는 단계(S11)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
단계(S11)에서는, 도 2a에 도시한 바와 같이, 반도체 기판(101) 상에 박막(102)을 형성한다. 박막(102)은 나중에 미세 패턴으로 가공되는 막이다. 이어서, 박막(102) 상에 반사 방지 재료를 도포하여 반사 방지막(BARC : Bottom Anti-Reflecting Coating)(103)을 형성한다.
또한, 반도체 기판(101)은 반도체, 예를 들면 실리콘 기판만을 도시한 것이 아니고, 반도체 기판 내 또는 반도체 기판 상에 형성된 반도체 소자 또는 집적 회로 패턴에 대응된 도전막, 이들을 절연하는 층간 절연막이 형성된 구조체를 포함하는 것으로 정의한다.
박막(102)의 재질은 특별히 한정되는 것은 아니고, 예를 들면 SiN, SiO2 등의 절연막, 비결정성 실리콘, 폴리 실리콘과 같은 도전막을 이용할 수 있다. 본 실시예에서는 SiN으로 이루어지는 박막(102)을 예시한다. 또한, 박막(102)의 두께는 특별히한정되는 것이 아니고, 예를 들면 20 ~ 200 nm로 할 수 있다.
반사 방지막(BARC)(103)의 재질은 특별히 한정되는 것은 아니고, 예를 들면 화학 기상법(CVD : Chemical Vapor Deposition)에 의해 성막된 비결정성 탄소, 스핀 온에 의해 성막된 폴리페놀 또는 i 선 레지스트 등의 포토레지스트를 포함하는 광범위한 유기계의 재료를 이용할 수 있다. 또한, 반사 방지막(BARC)(103)의 두께는 특별히 한정되는 것이 아니고, 예를 들면 30 ~ 300 nm로 할 수 있다.
이어서, 단계(S12) 및 단계(S13)의 1 회째의 포토리소그래피를 행한다.
단계(S12)는 제 1 레지스트막(104)을 성막하는 공정이다. 도 2b는 단계(S12)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 2b에 도시한 바와 같이, 반사 방지막(BARC)(103) 상에 레지스트를 도포하고 제 1 레지스트막(104)을 형성한다.
제 1 레지스트막(104)의 재질은, 예를 들면 ArF 레지스트를 이용할 수 있다. 또한, 제 1 레지스트막(104)의 두께는 특별히 한정되는 것은 아니고, 예를 들면 50 ~ 200 nm로 할 수 있다.
이어서, 단계(S13)를 포함하는 제 1 패턴 형성 단계를 행한다. 단계(S13)는 성막된 제 1 레지스트막(104)을 노광, 현상하여 제 1 레지스트막으로 이루어지는 패턴(104a)을 형성하는 공정이다. 또한, 도 2c는 단계(S13)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 2c에 도시한 바와 같이, 포토리소그래피 기술을 이용하여 제 1 레지스트막(104)을, 제 1 피치(p1)를 가지고 제 1 레지스트막으로 이루어지는 패턴(104a)으로 가공한다. 따라서, 제 1 레지스트막으로 이루어지는 패턴(104a)은 제 1 피치(p1)로 배열된다. 또한, 본 실시예에서는 제 1 레지스트막으로 이루어지는 패턴(104a)의 일례로서 제 1 피치(p1)를 노광 장치의 해상 한계로 한다.
이어서, 단계(S14)를 포함하는 제 1 트리밍 단계를 행한다. 단계(S14)는 제 1 레지스트막으로 이루어지는 패턴(104a)을 트리밍 처리(제 1 회 트리밍 처리)하고, 제 1 레지스트막으로 이루어지는 패턴(104b)을 형성하는 공정이다. 또한, 도 2d는 단계(S14)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
또한, 트리밍 처리는 본 발명에서의 각 형상 가공 공정의 각 트리밍 단계에서의 형상을 가공하는 처리에 상당하고, 슬리밍 처리 또는 축소(shrink) 처리라고도 한다.
트리밍 처리 방법은 특별히 한정되는 것은 아니고, 트리밍 처리 조건의 일례는 산소 래디컬 또는 오존 가스를 포함하는 분위기 중이며 온도는 실온 ~ 100℃이다. 또한, 도 2c 및 도 2d에 도시한 바와 같이, 트리밍 처리되어 생기는 제 1 레지스트막으로 이루어지는 패턴(104b)의 라인 폭은 트리밍 처리를 행하기 전의 제 1 레지스트막으로 이루어지는 패턴(104a)의 라인 폭에 비해 좁아진다.
본 실시예에서, 단계(S14)는 산소 함유 가스 플라즈마 또는 오존 가스를 이 용하여 에칭 장치의 처리 용기 내에서 행해진다. 또한, 산소 함유 가스 플라즈마는 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스 중 적어도 하나를 플라즈마화한 것을 이용할 수 있다.
다음으로, 단계(S14)에 이어서, 에칭 장치의 처리 용기 내에서 단계(S15)의 공정을 포함하는 보호막 퇴적 단계를 행한다. 단계(S15)는 에칭 장치의 처리 용기 내로 에칭 가스를 공급하고, 트리밍 처리된 제 1 레지스트막으로 이루어지는 패턴(104b) 및 반사 방지막(BARC)(103) 상에 에칭 가스의 반응 생성물로 이루어지는 보호막(105)을 퇴적시켜 제 1 패턴(104c)으로 가공하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행하는 보호막 퇴적 단계다. 또한, 도 2e는 단계(S15)의 공정이 행해진 후의 반도체 장치의 구조를 도시한 단면도이다.
플루오르화 탄소 가스 또는 할로겐 함유 가스를 포함하는 에칭 가스를 에칭 장치의 처리 용기 내로 공급하고, 에칭 가스가 단독으로 또는 제 1 레지스트막으로 이루어지는 패턴(104b) 혹은 반사 방지막(BARC)(103)의 표면과 반응하여 생성되는 반응 생성물로 이루어지는 보호막(105)을 퇴적한다. 그 결과, 도 2e에 도시한 바와 같이, 제 1 레지스트막으로 이루어지는 패턴(104b)이 형성되어 있는 부분(라인) 및 형성되어 있지 않은 부분(스페이스)을 포함하여 기판 전면에 에칭 가스의 반응 생성물로 이루어지는 보호막(105)이 퇴적된다. 보호막(105)이 퇴적됨으로써 제 1 레지스트막으로 이루어지는 패턴(104b)은 도 2e에 도시된 바와 같이, 제 1 패턴(104c)으로 가공된다.
플루오르화 탄소 가스로서 특별히 한정되는 것은 아니지만, 예를 들면 CH3F, CHF3, CF4, C4F8, CH2F2, Cl2 중 적어도 하나를 이용할 수 있다. 또한, 할로겐 함유 가스로서 특별히 한정되는 것은 아니지만, 예를 들면 HBr, SF6, Cl2, HCl 중 적어도 하나를 이용할 수 있다. 또한, Ar 가스 또는 산소 가스를 첨가하여 행할 수 있다. 혹은, CF4/N2 또는 C4F8/N2와 같은 원료 가스의 혼합 가스를 이용할 수 있다.
이어서, 단계(S16) 및 단계(S17)의 2 회째의 포토리소그래피를 행한다.
단계(S16)는 제 2 레지스트막(107)을 성막하는 공정이다. 도 2f는 단계(S16)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 2f에 도시한 바와 같이, 보호막(105) 상에 레지스트를 도포하여 제 2 레지스트막(107)을 형성한다.
또한, 단계(S15)의 공정이 행해진 후에 단계(S16)의 공정이 행해질 때 보호막(105) 상에 재차 반사 방지 재료를 도포하여 반사 방지막(BARC)을 형성하고, 그 후 단계(S16)를 행해도 좋다. 그 경우에는, 반사 방지막(BARC)이 형성된 보호막(105) 상에 레지스트를 도포하여 제 2 레지스트막(107)을 형성하게 된다.
이어서, 단계(S17)를 포함하는 제 2 패턴 형성 단계를 행한다. 단계(S17)는 성막된 제 2 레지스트막(107)을 노광, 현상하여 제 2 피치(p2)를 가지는 제 2 레지스트막으로 이루어지는 패턴(107a)을 형성하는 공정이다. 또한, 도 2g는 단계(S17)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다. 이 때 제 2 레지스트막으로 이루어지는 패턴(107a)의 피치는 제 2 피치(p2)이다. 또한, 본 실시예에 서, 제 2 레지스트막으로 이루어지는 패턴(107a)은 1 회째의 포토리소그래피로 트리밍 처리되기 전의 제 1 레지스트막으로 이루어지는 패턴(104a)과 동일한 라인·앤드·스페이스 패턴이다. 따라서, 제 2 레지스트막으로 이루어지는 패턴(107a)은 제 1 피치(p1)와 대략 동일한 제 2 피치(p2)로 배열된다. 또한, 제 2 레지스트막으로 이루어지는 패턴(107a)은 가공된 제 1 패턴(104c)의 라인 사이에 배치되고, 제 1 패턴(104c)과 제 2 레지스트막으로 이루어지는 패턴(107a)이 교호로 배치되도록 가공된다. 즉, 제 2 레지스트막으로 이루어지는 패턴(107a)은 제 1 피치(p1)의 대략 절반을 어긋나게 하여 제 1 패턴(104c)과 교호로 배열된다.
이어서, 단계(S18)를 포함하는 제 2 트리밍 단계를 행한다. 단계(S18)는 제 2 레지스트막으로 이루어지는 패턴(107a)을 트리밍 처리하고 제 2 패턴(107b)으로 가공하는 공정이다(제 2 회 트리밍 처리). 또한, 도 2h는 단계(S18)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다. 여기서도 트리밍 처리의 방법은 특별히 한정되는 것은 아니고, 트리밍 처리의 조건의 일례는 산소 래디컬 또는 오존 가스를 포함하는 분위기 중이며 온도는 실온 ~ 100℃이다.
제 2 회 트리밍 처리에 의해 제 1 패턴(104c) 및 제 2 패턴(107b)으로 이루어지는 레지스트 패턴이 형성된다. 이 레지스트 패턴은 제 1 패턴(104c)과 제 2 패턴(107b)이 교호로 배치된 패턴이므로, 그 피치(p3)는 피치(p1, p2)보다 좁은 피치, 본 실시예에서는 피치(p1, p2)의 대략 1/2 피치가 된다. 이와 같이, 따로 형성된 제 1 패턴(104c)과 제 2 패턴(107b)을 교호로 배치함으로써, 해상 한계 이하의 피치를 가지는 레지스트 패턴을 형성할 수 있다.
그 후, 단계(S19)의 공정을 행한다. 도 2i에 도시한 바와 같이, 제 1 패턴(104c)으로 가공된 제 1 레지스트막 및 제 2 패턴(107b)으로 가공된 제 2 레지스트막을 에칭 마스크로 이용하여 반사 방지막(BARC)(103), 보호막(105) 및 박막(102)을 에칭 처리하여 박막(102)을 원하는 미세 패턴으로 가공한다. 가공된 박막(102)의 피치(p4)는 제 1 패턴(104c) 및 제 2 패턴(107b)으로 이루어지는 패턴의 피치(p3)와 대략 동일해지므로, 박막(102)으로 이루어지는 미세 패턴의 피치(p4)는 해상 한계 이하로 할 수 있다. 이와 같이 하여, 본 실시예에서는 해상 한계 이하의 피치를 가지는 미세 패턴을 형성할 수 있다.
이어서, 도 3을 참조하여 본 실시예에 따른 미세 패턴의 형성 방법에 사용되는 에칭 장치에 대하여 설명한다.
도 3은 본 실시예에 따른 미세 패턴의 형성 방법에 사용되는 에칭 장치의 구성을 모식적으로 도시한 종단면도이다.
도 3에 도시한 바와 같이, 에칭 장치(20)는 처리 용기(챔버)(22)와 챔버(22) 내에 배치된 웨이퍼(W) 재치대(23)와, 챔버(22)의 상방에서 재치대(23)와 대향하도록 배치된 샤워 헤드(24)와, 챔버(22) 내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(25)와, 챔버(22) 및 TMP(25)의 사이에 배치되고 챔버(22) 내의 압력을 제어하는 가변식 버터플라이 밸브로서 APC(Adaptive Pressure Control) 밸브(26)를 가진다.
재치대(23)에는 고주파 전원(27)이 정합기(Matcher)(28)를 개재하여 접속되어 있고, 고주파 전원(27)은 고주파 전력을 재치대(23)로 공급한다. 이에 의해 재 치대(23)는 하부 전극으로서 기능한다. 또한, 정합기(28)는 재치대(23)로부터의 고주파 전력의 반사를 저감시켜 고주파 전력의 재치대(23)로의 공급 효율을 최대로 한다. 재치대(23)는 고주파 전원(27)으로부터 공급된 고주파 전력을 처리 공간(S)에 인가한다.
샤워 헤드(24)는 원판 형상의 하부 가스 공급부(29) 및 원판 형상의 상부 가스 공급부(30)로 이루어지고, 하부 가스 공급부(29)에 상부 가스 공급부(30)가 겹쳐져 있다. 또한, 하부 가스 공급부(29) 및 상부 가스 공급부(30)는 각각 제 1 버퍼실(31) 및 제 2 버퍼실(32)을 가진다. 제 1 버퍼실(31) 및 제 2 버퍼실(32)은 각각 가스 통기홀(33, 34)을 개재하여 챔버(22) 내에 연통된다.
먼저, 트리밍 처리가 행해지기 위한 장치의 구성 및 동작을 설명한다.
트리밍 처리가 행해질 때 제 1 버퍼실(31)은 산소 함유 가스 공급계(도시하지 않음)에 접속되어 있다. 산소 함유 가스 공급계는 제 1 버퍼실(31)로 산소 함유 가스를 공급한다. 공급된 산소 함유 가스는 가스 통기홀(33)을 거쳐 챔버(22)로 공급된다. 또한, 제 2 버퍼실(32)은 불활성 가스 공급계(도시하지 않음)에 접속되어 있다. 불활성 가스 공급계는 제 2 버퍼실(32)로 불활성 가스를 공급한다. 공급된 불활성 가스는 가스 통기홀(34)을 거쳐 챔버(22) 내로 공급된다.
이 때, 고주파 전원(27)을 온으로 하여 고주파 전계를 형성하고, 이 고주파 전계에 의해 산소 함유 가스 및 불활성 가스를 플라즈마화한다. 그리고, 이와 같이 플라즈마화된 산소 함유 가스 및 불활성 가스를 처리 용기(22) 내로 공급한다. 이에 의해 레지스트 패턴을 형성하는 레지스트가 애싱 처리됨으로써 레지스트 패턴의 폭 및 높이가 감소되어 트리밍 처리가 행해진다. 이 처리의 시간은 60 ~ 600 sec의 범위가 예시된다. 또한, 산소 함유 가스의 유량은 반도체 웨이퍼(W)의 탑재 매수에 따라서도 상이하지만 100 ~ 20000 mL/min(sccm)가 예시되고, 불활성 가스의 유량은 반도체 웨이퍼(W)의 탑재 매수에 따라서도 상이하지만 100 ~ 20000 mL/min(sccm)가 예시된다. 또한, 고주파 전원(27)의 주파수는 13.56 MHz가 예시되고, 파워로서는5 ~ 1000 W가 채용된다. 또한, 이 때의 처리 용기(22) 내의 압력은 13.3 ~ 665 Pa이 예시된다.
산소 함유 가스로서는 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스를 이용할 수 있고, 이들을 고주파 전계에 의해 플라즈마화하여 이용한다. 산소 래디컬이면 산소 함유 가스의 플라즈마에 한정되지 않지만, 산소 함유 가스의 플라즈마를 형성하는 것이 바람직하고 그 중에서도 O2 플라즈마가 바람직하다. 산화제로서 산소 래디컬, 특히 산소 함유 가스의 플라즈마를 이용함으로써, 트리밍 처리를 행할 때의 기판 온도가 300℃이하, 더 바람직하게는 100℃ 이하, 이상적으로는 실온에서도 트리밍 처리가 가능하다. 또한, 불활성 가스로는 Ar 가스, N2 가스를 이용할 수 있다.
혹은, 산소 함유 가스 대신에 CO2를 포함하는 혼합 가스를 이용해도 좋다. 이 경우, CO2를 포함하는 혼합 가스가 에칭 장치의 처리 용기 내로 공급되어 CO2를 포함하는 혼합 가스로부터 플라즈마가 생성된다. CO2를 포함하는 혼합 가스로부터 생성된 플라즈마로부터의 생성물을 이용하여 트리밍 처리가 행해진다. 생성물에는 O2 ＋와 같은 이온, O 또는 O2 *(준안정 원자)와 같은 중성 원자가 포함된다.
CO2를 포함하는 혼합 가스를 이용하는 경우, CO2를 포함하는 혼합 가스는 적어도 25%의 CO2를 포함하는 것이 바람직하다. 또한, CO2를 포함하는 혼합 가스는 적어도 50%의 CO2를 포함하는 것이 보다 바람직하다. 또한, CO2를 포함하는 혼합 가스는 적어도 75%의 CO2를 포함하는 것이 가장 바람직하다. 예를 들면, CO2를 포함하는 혼합 가스로서는 CO2 ＋ O2, CO2 ＋ CO, CO2 ＋ CO + O2, CO2 ＋ H2O ＋ O2, CO2 ＋ CO + H2O, CO2 ＋ N2 및 CO2 ＋ H2의 조합을 들 수 있다. 이들 혼합물 또는 CO2에 대하여 다양한 불활성 가스를 추가해도 좋다.
CO2를 포함하는 혼합 가스를 이용하는 경우, 트리밍 처리는 0.1 내지 600 mTorr 사이의 챔버 압력으로 행하는 것이 바람직하다. 또한, 트리밍 처리는 1 내지 200 mTorr 사이의 챔버 압력으로 행하는 것이 보다 바람직하다. 또한, 트리밍 처리는 5 내지 100 mTorr 사이의 챔버 압력으로 행하는 것이 가장 바람직하다.
CO2를 포함하는 혼합 가스를 이용하는 경우, 트리밍 처리는 10 내지 2000 와트 사이의 입력 전력으로 실행되는 것이 바람직하다. 또한, 트리밍 처리는 50 내지 1200 와트 사이의 입력 전력으로 실행되는 것이 보다 바람직하다. 또한, 트리밍 처리는 100 내지 1000 와트 사이의 입력 전력으로 실행되는 것이 가장 바람직하다.
샤워 헤드(24)에는 고주파 전원(35)이 정합기(36)를 개재하여 접속되어 있고, 고주파 전원(35)은 고주파 전력을 샤워 헤드(24)로 공급한다. 이에 의해 샤워 헤드(24)는 상부 전극으로서 기능한다. 또한, 정합기(36)는 정합기(28)와 동일한 기능을 가진다. 샤워 헤드(24)는 고주파 전원(35)으로부터 공급된 고주파 전력을 처리 공간(S)에 인가한다.
이 에칭 장치(20)의 챔버(22) 내에서는, 상술한 바와 같이 재치대(23) 및 샤워 헤드(24)가 처리 공간(S)에 고주파 전력을 인가함으로써, 샤워 헤드(24)로부터 처리 공간(S)으로 공급된 처리 가스를 고밀도의 플라즈마로 하여 이온 또는 래디컬을 발생시키고 이 이온 또는 래디컬에 의해 웨이퍼(W)에 에칭 처리를 실시한다.
또한, 샤워 헤드(24)에는 재치대(23)에 재치된 웨이퍼(W)를 상방으로부터 관측하여 웨이퍼(W)의 에칭 종점을 검출하는 전자 현미경을 가지는 종점 검출 장치(도시하지 않음)가 배설되어 있다.
이어서, 보호막 퇴적 단계 또는 에칭 공정이 행해지기 위한 장치의 구성 및 동작을 설명한다.
보호막 퇴적 단계 또는 에칭 공정이 행해질 때, 제 1 버퍼실(31)은 플루오르화 탄소 가스 공급계(도시하지 않음)에 접속되어 있다. 플루오르화 탄소 가스 공급계는 제 1 버퍼실(31)로 플루오르화 탄소 가스를 공급한다. 공급된 플루오르화 탄소 가스는 가스 통기홀(33)을 거쳐 챔버(22)로 공급된다. 또한, 제 2 버퍼실(32)은 할로겐 함유 가스 공급계(도시하지 않음)에 접속되어 있다. 할로겐 함유 가스 공급계는 제 2 버퍼실(32)로 할로겐 함유 가스를 공급한다. 공급된 할로겐 함유 가스는 가스 통기홀(34)을 거쳐 챔버(22) 내로 공급된다. 플루오르화 탄소 가스 및 할로겐 함유 가스는 본 발명에서의 에칭 가스에 상당한다.
이 때, 고주파 전원(27)을 온(On)으로 하여 고주파 전계를 형성하고, 이 고주파 전계에 의해 플루오르화 탄소 가스 또는 할로겐 함유 가스를 플라즈마화한다. 그리고, 이와 같이 플라즈마화된 플루오르화 탄소 가스 또는 할로겐 함유 가스를 처리 용기(22) 내로 공급한다. 이에 의해 보호막이 퇴적되거나 또는 피에칭층이 에칭된다.
본 실시예에서, 플루오르화 탄소 가스 또는 할로겐 함유 가스를 포함하는 에칭 가스는 피처리층을 에칭하기 위해서가 아니라, 에칭 가스 자체가 또는 피에칭층과 반응하여 생성되는 반응 생성물로 이루어지는 보호층을 퇴적하기 위하여 이용된다. 이 보호층을 퇴적하는 시간은 반도체 웨이퍼(W)의 탑재 매수 또는 원하는 보호층 두께의 목표치에 따라서도 상이하지만, 60 ~ 600 sec의 범위가 예시된다. 또한, 플루오르화 탄소 가스 또는 할로겐 함유 가스를 포함하는 에칭 가스의 유량은 플루오르화 탄소 가스 또는 할로겐 함유 가스의 종류 또는 반도체 웨이퍼(W)의 탑재 매수에 따라서도 상이하지만, 100 ~ 20000 mL/min(sccm)가 예시된다. 또한, 고주파 전원(27)의 주파수는 13.56 MHz가 예시되고, 파워로서는 5 ~ 1000 W가 채용된다. 또한, 이 때의 처리 용기(22) 내의 압력은 13.3 ~ 665 Pa가 예시된다.
또한, 고주파 전원(27, 35)은 양방 모두 27 MHz 내지 60 MHz의 전원과 2 MHz의 전원을 구비해도 좋다. 여러 가지 조합으로 다양한 주파수의 고주파 전원을 재치대(23), 샤워 헤드(24)로 공급할 수 있다.
플루오르화 탄소 가스로서, 상술한 바와 같이 예를 들면 CH3F, CHF3, CF4, C4F8, CH2F2, Cl2를 이용할 수 있고, 할로겐 함유 가스로서, 상술한 바와 같이 예를 들면 HBr, SF6, Cl2, HCl을 이용할 수 있고, 이들을 고주파 전계에 의해 플라즈마화하여 이용한다.
또한, 본 실시예에서는, 동일한 챔버(22)에서 제 1 트리밍 단계와 보호막 퇴적 단계를 행하지만, 두 개의 챔버를 인접하여 배치하고 챔버 간을 트랜스퍼 모듈, 게이트 밸브 등을 개재하여 기밀 가능하게 접속시키고, 하나의 챔버에서 제 1 트리밍 단계가 종료된 웨이퍼(W)를 다른 챔버로 이송하고, 이어서 보호막 퇴적 단계를 행할수도 있다.
또한, 복수의 챔버, 트랜스퍼 모듈, 게이트 밸브 등을 배치하고, 또한 도시하지 않은 로더 모듈, 로드록 모듈, 웨이퍼 재치대, 후프 등을 조합함으로써 기판 처리 시스템을 구성할 수도 있고, 이들 각 모듈을 도시하지 않은 LCD(Liquid Crystal Display)로 이루어지는 표시부를 구비한 오퍼레이션 패널 등에 의해 작업자가 제어할 수 있다.
이어서, 도 4 및 도 5를 참조하여 본 실시예에 따른 미세 패턴의 형성 방법의 보호막 퇴적 단계를 행함으로써, 공정을 삭감할 수 있는 작용 효과에 대하여 설명한다.
도 4a 내지 도 4c는 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 제 1 트리밍 단계 및 보호막 퇴적 단계에서의 미세 패턴의 구조를 모식 적으로 도시한 단면도이다. 도 5a 내지 도 5c는 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 보호막 퇴적 단계를 종래의 방법으로 행하는 경우의 제 1 트리밍 단계 및 보호막 퇴적 단계에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다. 도 4a, 도 4b, 도 4c는 도 2c, 도 2d, 도 2e에 대응되고, 도 5a, 도 5b, 도 5d는 도 2c, 도 2d, 도 2e에 대응된다.
본 실시예에 따른 미세 패턴의 형성 방법에서는, 도 2c에 도시한 제 1 패턴 형성 단계가 행해진 후 제 1 레지스트막(104)이 제 1 레지스트막으로 이루어지는 패턴(104a)으로 가공된 반도체 웨이퍼(W)는, 도 4a에 도시한 바와 같이 에칭 장치(20) 내로 도입된다. 이어서, 도 4b에 도시한 바와 같이, 에칭 장치(20) 내에서 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 제 1 레지스트막으로 이루어지는 패턴(104a)의 형상을 제 1 레지스트막으로 이루어지는 패턴(104b)으로 가공하는 제 1 트리밍 단계가 행해진다. 이어서, 도 4c에 도시한 바와 같이, 에칭 장치(20) 내에서 계속해서 제 1 트리밍 단계에 의해 형상이 가공된 제 1 레지스트막으로 이루어지는 패턴(104b) 및 반사 방지막(BARC)(103) 상에 플루오르화 탄소 가스 또는 할로겐 함유 가스를 포함하는 에칭 가스를 공급하고, 에칭 가스의 반응 생성물로 이루어지는 보호막(105)을 퇴적하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행하는 보호막 퇴적 단계가 행해진다. 그 후, 에칭 장치로부터 반출되고 도 2f에 도시한 제 2 레지스트막(107)을 형성하는 공정이 행해진다.
한편, 종래는 도 5에 도시한 바와 같이, 도 2c에 도시한 제 1 패턴 형성 단계가 행해진 후 제 1 레지스트막(104)이 제 1 레지스트막으로 이루어지는 패 턴(104a)으로 가공된 반도체 웨이퍼(W)는, 도 5a에 도시한 바와 같이, 레지스트 도포 장치(20) 내로 도입된다. 이어서, 도 5b에 도시한 바와 같이, 레지스트 도포 장치(20a) 내에서 포토리소그래피 기술을 이용하여 제 1 레지스트막으로 이루어지는 패턴(104a)의 형상을 제 1 레지스트막으로 이루어지는 패턴(104b)으로 가공하는 제 1 트리밍 단계가 행해진다. 제 1 레지스트막(104)이 제 1 레지스트막으로 이루어지는 패턴(104b)으로 가공된 반도체 웨이퍼(W)는, 도 5c에 도시한 바와 같이, 성막 장치(40) 내로 도입된다. 이어서, 도 5d에 도시한 바와 같이, 성막 장치(40) 내에서 제 1 트리밍 단계에 의해 형상이 가공된 제 1 레지스트막으로 이루어지는 패턴(104b) 및 반사 방지막(BARC)(103) 상에 아미노 실란계 전구체와 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 SiO2막(105a)을 성막하는 성막 공정이 행해진다. 성막 공정은, 본 실시예에서의 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행하는 보호막 퇴적 단계에 상당한다. 그 후, 반도체 웨이퍼(W)는 에칭 장치로 도입되고, 도 2f에 도시한 제 2 레지스트막(107)을 형성하는 공정이 행해진다.
도 4a 내지 도 4c, 도 5a 내지 도 5d의 공정을 비교하면, 도 5에 도시한 종래의 미세 패턴의 형성 방법에서는 도 4에 도시한 본 실시예에 따른 미세 패턴의 형성 방법보다 공정이 많다. 즉, 본 실시예에 따른 미세 패턴의 형성 방법에서는, 종래 제 1 트리밍 단계를 레지스트 도포 장치에서 행하고 있었는데, 산소 함유 가스 플라즈마 또는 오존 가스에, 추가로 플루오르화 탄소 가스 또는 할로겐 함유 가 스를 포함하는 에칭 가스를 공급하는 공급 수단을 구비한 에칭 장치를 이용함으로써, 제 1 트리밍 단계와 보호막 퇴적 단계를 연속하여 처리할 수 있기 때문에 공정을 삭감할 수 있다.
또한, 도 5에서 도시한 종래의 방법의 예로서, 제 1 트리밍 단계를 레지스트 도포 장치를 이용하여 행하는 경우를 도시했다. 그러나, 종래의 방법은 레지스트 도포 장치 대신에 애싱 장치를 이용하고, 포토리소그래피 기술 대신에 산소 함유 가스 플라즈마를 이용하여 행하는 경우도 있고, 이 경우에도 본 실시예에 따른 미세 패턴의 형성 방법에서는 종래보다 공정을 삭감할 수 있다.
이어서, 본 실험예에 기초하여 실제로 미세 패턴을 형성한 결과에 대하여 설명한다.
먼저, 실시예 1로서 에칭 장치 내로 산소 함유 가스를 공급하면서 제 1 트리밍 단계인 제 1 레지스트막으로 이루어지는 패턴의 트리밍 처리를 행했다. 트리밍 처리 시의 트리밍 조건을 표 1에 나타낸다.
압력
(mTorr)		 상부 전극의 전력(W) 하부 전극의 전력(W) O2의 유량(sccm) Ar의 유량(sccm) 처리 시간(sec)
트리밍
조건		 20 200 0 50 200 20
표 1은, 트리밍 조건으로서 트리밍 처리를 행할 때의 에칭 장치의 처리 용기 내의 압력, 상부 전극의 전력, 하부 전극의 전력, O2 가스의 유량, Ar 가스의 유량, 처리 시간을 나타낸다. 여기서는 산소 함유 가스로서 O2 가스 및 Ar 가스의 혼합 가스를 이용했다. O2 가스 및 Ar 가스의 유량은 각각 50 mL/min(sccm), 200 mL/min(sccm)로 하고, 에칭 장치의 처리 용기 내의 압력을 2.66 Pa(20 mTorr)로 했다. 상부 전극에 인가하는 바이어스 전력을 200 W로 하고, 하부 전극에는 바이어스 전력을 인가하지 않았다(0 W). 처리 시간을 20 sec로 했다.
이어서, 에칭 장치 내에서 에칭 가스를 공급하고 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행했다. 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리) 시의 보호막의 퇴적 조건을 표 2의 실험예 1에 나타낸다.
압력
(mTorr)		 상부 전극의 전력(W) 하부 전극의 전력(W) CH3F의
유량
(sccm)		 SF6의
유량
(sccm)		 HBr의
유량
(sccm)		 처리
시간
(sec)
실험예 1
(CH3F/HBr)		 20 200 0 100 - 100 55
실험예 2
(HBr)		 100 800 0 - - 500 60
실험예 3
(CH3F/SF6)		 20 600 100 200 300 - 35
표 2는, 보호막 퇴적 처리를 행할 때의 에칭 장치의 처리 용기 내의 압력, 상부 전극의 전력, 하부 전극의 전력, 에칭 가스의 유량, 처리 시간을 나타낸다. 실시예 1에서는, 에칭 가스로서 CH3F 가스 및 HBr 가스의 혼합 가스를 이용했다. CH3F 가스 및 HBr 가스의 유량은 각각 100 mL/min(sccm), 100 mL/min(sccm)로 하고, 에칭 장치의 처리 용기 내의 압력을 2.66 Pa(20 mTorr)로 했다. 상부 전극 및 하부 전극에 인가하는 바이어스 전력을 각각 600 W 및 200 W로 했다. 처리 시간을 55 sec로 했다.
이와 같이 하여, 제 1 레지스트막으로 이루어지는 패턴 및 BARC 상에 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적시키고, 제 1 레지스트막으로 이루어지는 패턴을 제 1 패턴으로 가공한 기판을 에칭 장치의 처리 용기로부터 취출하여 유기 용제에 침지하는 유기 용제 침지 처리 또는 현상액에 침지하는 현상액 침지 처리를 행했다. 유기 용제로서, 아세톤계 시너인 PGME(프로필렌 글리콜 메틸 에테르) 및 PGMEA(프로필렌 글리콜 모노메틸 에테르 아세테이트)의 80 : 20의 혼합액인 OK82(상품명 : 도쿄 응화 공업사 제품)를 이용했다. 상기한 유기 용제 침지 처리 또는 현상액 침지 처리의 전후에서 CD-SEM(Critical Dimension-Scanning Electron Microscope)을 이용하여 제 1 패턴으로 이루어지는 미세 패턴의 CD 값 치수의 길이 측정을 행했다. 도 6에 실험예 1에서 보호막을 퇴적한 경우의 미세 패턴의 단면 형상을 SEM을 이용하여 촬영한 사진을 나타낸다. 도 6은 각각 보호막을 퇴적한 직후(현상액 침지 처리를 행하기 전)(도 6a) 및 그 후 현상액 침지 처리를 행한 후 (도 6b)의 미세 패턴의 단면 형상을 사진과 사진을 설명하는 도로 나타낸 도이다. 도 6a 및 도 6b에 도시한 바와 같이, 제 1 패턴의 폭치수를 CD 값, 제 1 패턴의 높이와 BARC 막 두께의 합계를 H로 한다. 실시예 1을 행하여 얻어진 CD 값 및 H를 표 3의 실험예 1에 나타낸다.
침지 처리전 유기 용제 침지 처리후 현상액 침지 처리후
제 1 패턴의 CD 값(nm) 제 1 패턴의 높이와 BARC 두께의 합계H(nm) CD 값(nm)/
CD 값 변화율(%)		 H(nm)/
H 변화율(%)		 CD 값(nm)/
CD 값 변화율(%)		 H(nm)/
H 변화율(%)
실험예 1
(CH3F/HBr)		 60 165 53/-12 151/-8.5 64/6.7 177/7.3
실험예 2
(HBr)		 38 118 (박리) (박리) 49/29 127/7.6
실험예 3
(CH3F/SF6)		 62 153 59/-4.8 152/-0.7 65/4.8 145/-5.2
표 3은, 제 1 패턴의 폭치수 CD 값, 세로 치수 H를 침지 처리전, 유기 용제 침지 처리 후, 현상액 침지 처리 후의 3 가지 경우에 대하여 측정한 결과를 나타낸 것이다. 유기 용제 침지 처리 후, 현상액 침지 처리 후의 CD 값, H에 대해서는, 식(1)에 나타낸 바와 같이, 침지 처리 전의 값을 기준으로 한 경우의 변화율을 백분율로 나타내고 있다.
Figure 112009066404418-pat00001
예를 들면 표 3의 실험예 1에서, 현상액 침지 처리 후의 CD 값 변화율인 6.7%는, 침지 처리 전의 CD 값이 60 nm이며 현상액 침지 처리 후의 CD 값이 64 nm인 것으로부터 (64 － 60) / 60 × 100 = 6.7에 의해 구해진 것이다.
이어서, 실험예 2로서, 실험예 1과 동일한 트리밍 처리 조건으로 트리밍을 행한 후 (트리밍 처리 시의 프로세스 조건을 표 1에 나타낸다.), 계속해서 에칭 장치의 처리 용기 내에서 다른 에칭 가스를 공급하고 에칭 가스의 반응 생성물로 이 루어지는 보호막을 퇴적하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행했다. 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리) 시의 보호막의 퇴적 조건을 표 2의 실험예 2에 나타낸다.
실험예 2에서는, 에칭 가스로서 HBr 가스를 이용했다. HBr 가스의 유량은 500 mL/min(sccm)로 하고, 에칭 장치의 처리 용기 내의 압력을 13.3 Pa(100 mTorr)로 했다. 상부 전극 및 하부 전극에 인가하는 바이어스 전력을 각각 800 W 및 0 W로 했다. 처리 시간을 60 sec로 했다. 그 후, 실험예 1과 마찬가지로 보호막을 퇴적시킨 기판을 에칭 장치의 처리 용기로부터 취출하여 유기 용제에 침지하는 유기 용제 침지 처리 또는 현상액에 침지하는 현상액 침지 처리를 행하고, 유기 용제 침지 처리 또는 현상액 침지 처리의 전후에서 제 1 패턴의 CD 값 치수의 길이 측정을 행했다. 실험예 2를 행하여 얻어진 패턴의 폭 치수 및 높이 치수를 표 3의 실험예 2에 나타낸다.
표 3에 나타낸 바와 같이, 현상액 침지 처리의 전후에서의 패턴의 폭 치수의 변화를 비교하면, CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에는 HBr 가스를 이용한 경우에 비해 패턴의 폭 치수의 증가분이 줄어 있다. 현상액 침지 처리 후에 패턴의 폭 치수가 증가하는 것은 현상액 침지 처리에 의해 제 1 패턴이 용해 등에 의해 형상이 열화된 것을 의미한다. 따라서, CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에는 HBr 가스를 이용한 경우에 비해 제 1 패턴이 용해 등에 의해 형상이 쉽게 열화되지 않는다.
이어서, 현상액 침지 처리의 전후에서의 패턴의 세로 치수의 변화를 비교하면, CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에는 HBr 가스를 이용한 경우에 비해 패턴의 세로 치수의 증가분이 줄어 있다. 현상액 침지 처리 후에 패턴의 세로 치수가 증가하는 것은 현상액 침지 처리에 의해 제 1 패턴의 하층인 BARC가 용해 등에 의해 형상이 열화된 것을 의미한다. 따라서, CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에는 HBr 가스를 이용한 경우에 비해 제 1 패턴이 용해 등에 의해 형상이 쉽게 열화되지 않는다.
또한, 유기 용제에 침지하는 처리를 행한 경우, 현상액 침지 처리의 전후에서 CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에는 제 1 패턴의 형상은 거의 변화하지 않지만, HBr 가스를 이용한 경우에는 제 1 패턴이 용해 박리된다.
이상으로부터, 에칭 가스로서 CH3F를 포함하는 경우에는 CH3F를 포함하지 않는 경우에 비해, 제 2 패턴 형성 시의 유기 용제로의 침지 처리 및 현상액 침지 처리 시에 제 1 패턴의 형상을 거의 변화시키지 않고 유지하는 것이 가능하다.
또한, 이어서 실험예 3으로서, 실험예 1과 동일한 트리밍 처리 조건으로 트리밍을 행한 후(트리밍 처리 시의 프로세스 조건을 표 1에 나타냄), 계속해서 에칭 장치의 처리 용기 내에서 또 다른 에칭 가스를 공급하고 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행했다. 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리) 시의 보호막의 퇴적 조건을 표 2의 실험예 3에 나타낸다.
실험예 3에서는, 에칭 가스로서 CH3F 가스 및 SF6 가스의 혼합 가스를 이용했다. CH3F 가스 및 SF6 가스의 유량은 각각 200 mL/min(sccm), 300mL/min(sccm)로 하고, 에칭 장치의 처리 용기 내의 압력을 2.66 Pa(20 mTorr)로 했다. 상부 전극 및 하부 전극에 인가하는 바이어스 전력을 각각 600 W 및 100 W로 했다. 처리 시간을 35 sec로 했다. 그 후, 실험예 1과 마찬가지로, 보호막을 퇴적시킨 기판을 에칭 장치의 처리 용기로부터 취출하여 유기 용제에 침지하는 유기용제 침지 처리 또는 현상액에 침지하는 현상액 침지 처리를 행하고, 유기 용제 침지 처리 또는 현상액 침지 처리의 전후에서 제 1 패턴의 CD 값 치수의 길이 측정을 행했다. 실험예 3을 행하여 얻어진 패턴의 폭 치수 및 높이 치수를 표 3의 실험예 3에 나타낸다.
표 3에 나타낸 바와 같이, 현상액 침지 처리의 전후에서의 패턴의 폭 치수 변화에 대하여 실험시예 3을 실험예 1과 비교하면, CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에도 CH3F 가스 및 SF6 가스의 혼합 가스를 이용한 경우에도 대략 동일한 결과를 나타낸다. 한편, 현상액 침지 처리의 전후에서의 세로 치수 변화를 비교하면, CH3F 가스 및 SF6 가스의 혼합 가스를 이용한 경우에는 CH3F 가스 및 HBr 가스의 혼합 가스를 이용한 경우에 비해 H의 감소량이 많아 용해된 것을 나타내고 있다.
따라서, 에칭 가스로서 HBr을 포함하는 경우에는 HBr을 포함하지 않은 경우에 비해, 제 2 패턴 형성 시의 유기 용제로의 침지 처리 및 현상액 침지 처리 시에 제 1 패턴의 형상을 거의 변화시키지 않고 유지하는 것이 가능하다.
이상으로부터, 에칭 가스가 반응하여 생성되는 반응 생성물로 이루어지는 보호막을 제 1 레지스트막으로 이루어지는 패턴 상에 퇴적하여 제 1 패턴으로 가공한 경우, 제 1 패턴의 유기 용제 및 현상액에 대한 내성이 향상되는 것을 발견했다. 또한, CH3F/HBr의 혼합 가스를 에칭 가스로서 이용한 경우에 가장 내성이 향상되는 것을 발견했다.
이어서, 본 실시예에 따른 미세 패턴의 형성 방법의 보호막 퇴적 단계를 행함으로써, LLE 프로세스에 의해 형성되는 미세 패턴의 형상의 제 1 패턴을 전사한 패턴과 제 2 패턴을 전사한 패턴의 형상을 동일하게 할 수 있는 작용 효과에 대하여 설명한다.
상술한 바와 같이, 형상 가공된 제 1 레지스트막으로 이루어지는 패턴에 보호막을 퇴적시킴으로써 가공된 제 1 패턴은, 그 후 유기 용제 또는 현상액에 침지된 경우에도 CD 값 또는 BARC 두께를 포함하는 제 1 패턴의 높이인 H를 포함하여 형상의 변화가 적다. 따라서, 보호막이 퇴적되어 가공된 제 1 패턴은 제 2 패턴이 형성되는 경우에 형상이 열화되지 않는다. 따라서, 실리콘 산화막을 이용하지 않고 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)의 작용 효과를 확보하는 것이 가능하다.
또한, 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적시키는 경우, 에칭 가스의 반응 생성물로 이루어지는 보호막으로 피복됨으로써 가공된 제 1 패턴의 에칭 레이트와 제 2 패턴의 에칭 레이트는 거의 동일하다. 즉, 에칭 가스의 반응 생성물로 이루어지는 보호막으로 피복됨으로써 가공된 제 1 패턴의 에칭 레이트와 제 2 패턴의 에칭 레이트의 차이는, 반응 생성물로 이루어지는 보호막이 C, F, H, O등을 포함하는 막이기 때문에, 실리콘 산화막을 보호막이 Si, O 등을 포함하는 경우의 제 1 패턴의 에칭 레이트와 제 2 패턴의 에칭 레이트의 차이에 비해 작다. 따라서, 하층의 예를 들면 SiN으로 이루어지는 박막을 에칭하는 경우에 제 1 패턴을 전사한 패턴의 형상과 제 2 패턴을 전사한 패턴의 형상의 차이를 보다 줄일 수 있다.
또한, 제 1 레지스트막으로 이루어지는 패턴에 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적시킴으로써 제 1 패턴으로 가공하는 경우, 제 1 패턴의 CD 값은 보호막의 퇴적 두께로 제어할 수 있다. 표 4에, 제 1 패턴 형성 단계 후에 제 1 트리밍 단계 후 및 실험예 1의 조건 중 퇴적 시간을 변화시킨 경우의 각 퇴적 시간 경과 후의 CD 값을 나타낸다. 여기서, CD 변화량은 각 퇴적 시간 경과 후의 CD 값으로부터 제 1 트리밍 단계 후의 CD 값을 뺀 값이다.
퇴적 시간(sec) CD 값(nm) 제 1 형상 가공 공정 후부터의 CD 변화량(nm)
제 1 패턴 형상 단계 후(트리밍 처리전) - 63 -
제 1 트리밍 단계 후(트리밍 처리 후) - 31 -
보호막 퇴적 단계 30 46 15
55 60 29
60 63 32
또한, 도 7은 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 실험예 1의 조건 중 퇴적 시간을 변화시킨 경우의 퇴적 시간과 CD 변화량의 관계를 나타낸 그래프이다. 즉, 도 7은 표 4의 CD 변화량의 데이터를 그래프로 구성한 것이다.
표 4에 나타낸 30 sec, 55 sec, 60 sec의 3 종류의 퇴적 시간 경과 후의 CD 변화량의 데이터에 기초하는 3 점을 그래프로 구성하고, CD 변화량의 퇴적 시간 의존성에 직선 관계를 가정하여 회귀 계산을 행한 결과, 도 7에 나타낸 바와 같이, 퇴적 시간을 x, CD 변화량을 y, 상관 계수를 R로 할 때, y = 0.5871 × x － 2.7097, R2 = 0.9968의 결과가 얻어졌다. -2.7097의 값이 0에 가깝고 R2의 값이 1에 가까운 점으로부터 퇴적 시간과 CD 변화량 사이에는 대략 원점을 통과하는 직선 관계가 있음을 알 수 있었다. 즉, 퇴적 시간을 조정함으로써 임의로 CD 값을 제어하는 것이 가능하다.
따라서, 보호막의 퇴적 시간을 조정함으로써 제 1 패턴의 CD 값을 용이하게 제어할 수 있다. 또한, 제 2 패턴의 트리밍 처리 시간을 조정함으로써 제 2 패턴의 CD 값도 용이하게 제어할 수 있다. 또한, 제 1 레지스트막으로 이루어지는 패턴을 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)하여 제 1 패턴으로 가공함으로써, 제 2 패턴의 트리밍 처리 중에 제 1 패턴의 CD 값이 변화하지 않는다. 따라서, 제 1 패턴과 제 2 패턴의 CD 값을 대략 일치하도록 제어할 수 있고, 또한 제 1 패턴을 전사한 패턴의 형상과 제 2 패턴을 전사한 패턴의 형상을 대략 일치시킬 수 있다.
또한, 본 실험예에서는 제 1 트리밍 단계와 보호막 퇴적 단계를 에칭 장치의 동일 챔버 내에서 행하기 때문에 공정을 삭감할 수 있다. 또한, 보호막 퇴적 단계에서 에칭 장치의 에칭 가스를 이용할 수 있기 때문에 새롭게 가스 공급계를 설치할 필요가 없다.
이어서, 도 10을 참조하여 본 실시예에 따른 미세 패턴의 형성 방법에서 제 1 패턴과 제 2 패턴의 선폭이 동일해지도록 제어할 수 있음을 설명한다.
도 10은 본 실시예에 따른 미세 패턴의 형성 방법을 종래와 비교하여 설명하기 위한 도이다. 도 10a는 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 도 10b는 종래의 방법을 설명하기 위한 도이다.
본 실시예에 따른 미세 패턴의 형성 방법에서는, 제　1 트리밍 단계의 트리밍 처리하는 시간과 보호막 퇴적 단계의 보호막을 퇴적하는 시간을 제어함으로써, 소정의 선폭을 가지는 제 1 패턴으로 가공하고 제 2 패턴의 선폭이 소정의 선폭과 동일해지도록 제 2 트리밍 단계의 트리밍 처리하는 시간을 제어하는 것을 특징으로 한다.
본 실시예에 따른 미세 패턴의 형성 방법에서는, 도 10a에 나타낸 바와 같이 제 2 패턴의 선폭이 소정의 선폭을 가지는 제 1 패턴의 그 소정의 선폭과 동일해지도록 제어하는 것이 가능하다.
우선, 제 1 패턴 형성 단계를 행한다. 제 1 패턴 형성 단계에서 형성된 패턴의 선폭을 TM1로 한다.
이어서, 제 1 트리밍 단계를 행한다. 제 1 트리밍 단계의 트리밍 처리하는 시간을 ts1로 한다. 또한, 트리밍 처리에 의해 제 1 레지스트막으로 이루어지는 패턴의 선폭이 양측으로 합계 ΔTS1 감소하는 것으로 한다. 그 결과, 제 1 트리밍 단계 후에 트리밍 처리된 제 1 레지스트막으로 이루어지는 패턴의 선폭은 TM1 - ΔTS1이 된다.
이어서, 보호막 퇴적 단계를 행한다. 보호막 퇴적 단계의 보호막을 퇴적하는 시간을 td1로 한다. 또한, 보호막의 퇴적에 의해 제 1 레지스트막으로 이루어지는 패턴의 선폭이 양측으로 합계 ΔTD1 증대하는 것으로 한다. 그 결과, 보호막 퇴적 단계 후에 가공되어 만들어진 제 1 패턴의 선폭은 소정의 폭인 TM1 - ΔTS1 ＋ ΔTD1이 된다.
이어서, 제 2 패턴 형성 단계를 행한다. 제 2 패턴 형성 단계에서 형성된 패턴의 선폭을 TM2로 한다.
이어서, 제 2 트리밍 단계를 행한다. 제 2 트리밍 단계의 트리밍 처리하는 시간을 ts2로 한다. 또한, 트리밍 처리에 의해 제 2 레지스트막으로 이루어지는 패턴의 선폭이 양측으로 합계 ΔTS2 감소하는 것으로 한다. 그 결과, 제 2 트리밍 단계 후에 트리밍 처리되어 가공된 제 2 패턴의 선폭은 TM2 - ΔTS2가 된다.
여기서, 종래의 미세 패턴의 형성 방법을 이용하는 경우, 보호막 퇴적 단계에서 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하는 것이 아니라, 예를 들면 아미노 실란계 전구체와 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 SiO2막을 성막한다. SiO2막을 보호막으로 하여 성막한 경우, 보호막 퇴적 단계에서 성막 속도가 불안정한 경우가 있고, 도 10b에 나타낸 바와 같이 보호막 퇴적 단계에서 제 1 패턴의 선폭이 시간에 대하여 직선적으로 변화하지 않는 경우가 있다.
또한, 제 2 트리밍 단계에서 SiO2막으로 이루어지는 보호막이 트리밍 처리에서 트리밍되는 경우가 있고, 도 10b에 나타낸 바와 같이 제 2 트리밍 단계가 행해진 후에 제 1 패턴의 선폭은 TM1 - ΔTS1 ＋ ΔTD1 - ΔTP1이 된다. 이와 같이 제 2 트리밍 단계가 행해지는 동안에 제 1 패턴의 선폭이 소정의 선폭으로부터 변화하기 때문에, 제 2 패턴의 선폭이 소정의 선폭으로부터 변화된 제 1 패턴의 선폭과 동일해지도록 제어하는 것은 곤란하다. 또한, SiO2막으로 이루어지는 보호막의 선폭이 트리밍되어 좁아지는 속도가 제 2 패턴의 선폭이 트리밍되어 좁아지는 속도보다 빠른 경우도 있어, 제 2 패턴의 최초의 선폭이 큰 경우에 트리밍 처리를 행하는 시간(ts2)를 길게 해도 제 2 패턴의 선폭을 소정의 선폭으로부터 변화된 제 1 패턴의 선폭과 동일해지도록 제어할 수 없다.
한편, 본 실시예에 따른 미세 패턴의 형성 방법을 이용하는 경우, 도 10a에 나타낸 바와 같이, 보호막 퇴적 단계에서 제 1 패턴의 선폭이 시간에 대하여 직선적으로 변화한다. 따라서, 제 1 트리밍 단계의 트리밍 처리하는 시간인 ts1, 보호막 퇴적 단계의 보호막을 퇴적하는 시간인 td1을 제어함으로써, 제 1 패턴의 선폭을 소정의 폭인 TM1 - ΔTS1 ＋ ΔTD1로 용이하게 제어할 수 있다.
또한, 제 2 트리밍 단계에서 제 1 패턴을 구성하는 에칭 가스의 반응 생성물로 이루어지는 보호막은 트리밍 처리되지 않는다. 즉, 제 2 트리밍 단계를 행한 후에도 도 10a에 나타낸 바와 같이, 제 1 패턴의 폭은 소정의 폭인 TM1 - ΔTS1 ＋ ΔTD1인 그대로이다. 따라서, 제 2 트리밍 단계의 트리밍 처리하는 시간(ts2)을 제어함으로써, 용이하게 제 2 패턴의 선폭을 제어할 수 있고, 또한 소정의 폭인 TM1 - ΔTS1 ＋ ΔTD1과 동일하게 할 수도 있다.
또한, 시간 제어의 상세한 사항에 대해서는 이하와 같이 행한다.
미리 제 1 패턴 또는 제 2 패턴의 패턴 폭(초기치)을 측정해 둔다. 이어서, 동일한 조건으로 본 실시예에서의 트리밍 처리 또는 보호막 퇴적 처리를 실시하고 적당한 시간에서 처리를 멈추고 그 때의 패턴폭을 측정한다. 여기서 측정된 패턴폭과 초기치의 차이를 구한다. 그리고, 패턴폭의 차이와 처리 시간으로부터 트리밍 처리 또는 보호막 퇴적 처리에서의 제 1 패턴 또는 제 2 패턴의 패턴 폭의 증가율 또는 감소율(도 10a에서의 선의 기울기)을 산출한다.
이상, 본 실시예에 따르면, 제 1 트리밍 단계로부터 보호막 퇴적 단계까지의 공정 수를 삭감할 수 있고 또한, 제 1 패턴의 CD 값과 제 2 패턴의 CD 값의 차이를 줄일 수 있어 제 1 패턴을 전사한 피에칭층의 패턴의 CD 값과 제 2 패턴을 전사한 피에칭층의 패턴의 CD 값의 차이를 줄일 수 있다.
(제 2 실시예)
이어서, 도 8 내지 도 9를 참조하여 본 발명의 제 2 실시예에 따른 미세 패턴의 형성 방법에 대하여 설명한다.
도 8은 본 실시예에 따른 미세 패턴의 형성 방법의 각 공정의 순서를 설명하기 위한 순서도이다. 도 9a 내지 도 9k는 본 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 각 공정에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다. 또한, 도 8의 단계(S21) 내지 단계(S31)의 각각의 공정이 행해진 후의 미세 패턴의 구조는 도 9a 내지 도 9k의 각각의 단면도에서 도시한 구조에 대응된다.
본 실시예에 따른 미세 패턴의 형성 방법은 박막 상에 하드 마스크막을 한층 적층한다는 점에서 하드 마스크막을 가지지 않는 제 1 실시예와 상이하다.
즉, 본 실시예에 따른 미세 패턴의 형성 방법은, 도 8에 도시한 바와 같이 제 1 형상 가공 공정과, 제 2 형상 가공 공정과, 에칭 공정을 가지고 기판 상에 형성된 박막의 미세 가공을 행하는 미세 패턴의 형성 방법이다. 먼저, 제 1 형상 가공 공정을 행한다. 제 1 형상 가공 공정은 박막, 하드 마스크막 및 반사 방지막을 형성하는 단계와, 제 1 레지스트막을 형성하는 단계와, 제 1 패턴 형성 단계와, 제 1 트리밍 단계와, 보호막 퇴적 단계를 포함한다. 제 1 형상 가공 공정을 행한 후에 제 2 형상 가공 공정을 행한다. 제 2 형상 가공 공정은 제 2 레지스트막을 형성하는 단계와, 제 2 패턴 형성 단계와, 제 2 트리밍 단계를 포함한다. 제 2 형상 가공 공정을 행한 후에 반사 방지막, 보호막, 하드 마스크막 및 박막을 에칭 처리하는 에칭 공정을 행한다. 박막, 하드 마스크막 및 반사 방지막을 형성하는 단계는 단계(S21)의 공정을 포함하고, 제 1 레지스트막을 형성하는 단계는 단계(S22)의 공정을 포함하고, 제 1 패턴 형성 단계는 단계(S23)의 공정을 포함하고, 제 1 트리밍 단계는 단계(S24)의 공정을 포함하고, 보호막 퇴적 단계는 단계(S25)의 공정을 포함하고, 제 2 레지스트막을 형성하는 단계는 단계(S26)의 공정을 포함하고, 제 2 패턴 형성 단계는 단계(S27)의 공정을 포함하고, 제 2 트리밍 단계는 단계(S28)의 공정을 포함하고, 에칭 공정은 단계(S29) 내지 단계(S31)의 공정을 포함한다.
또한 도 8에 도시한 바와 같이, 단계(S24)와 단계(S25)의 공정은 동일 챔버(처리 용기) 내에서 연속 처리된다.
단계(S21)는 기판 상에 박막 및 반사 방지막을 형성하는 공정이다. 도 9A(a)는 단계(S21)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
단계(S21)에서는, 도 9a에 도시한 바와 같이, 반도체 기판(151) 상에 박막(152) 및 하드 마스크막(152a)을 형성한다. 박막(152)은 나중에 미세 패턴으로 가공되는 막이고, 하드 마스크막(152a)은 박막(152)을 미세 패턴으로 에칭하기 위한 에칭 마스크가 되는 막이며 박막(152)과 상이한 막으로 이루어지고, 또한 박막(152)에 대하여 에칭 선택비가 채택되는 막으로 이루어진다. 예를 들어, 박막(152)이 도전성 폴리 실리콘막인 경우에는, 하드 마스크막(152a)에는 예를 들면 SiN 또는 SiO2의 절연막이 선택된다. 이어서, 하드 마스크막(152a) 상에 반사 방지 재료를 도포하여 반사 방지막(BARC)(153)을 형성한다.
이어서, 단계(S22) 및 단계(S23)의 1 회째의 포토리소그래피를 행한다.
단계(S22)는 제 1 레지스트막(154)을 성막하는 공정이다. 도 9b는 단계(S22)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 9b에 도시한 바와 같이, 반사 방지막(BARC)(153) 상에 레지스트를 도포하여 제 1 레지스트막(154)을 형성한다.
이어서, 단계(S23)를 포함하는 제 1 패턴 형성 단계를 행한다. 단계(S23)은 성막된 제 1 레지스트막(154)을 노광, 현상하여 제 1 레지스트막으로 이루어지는 패턴(154a)을 형성하는 공정이다. 또한, 도 9c는 단계(S23)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 9c에 도시한 바와 같이, 포토리소그래피 기술을 이용하여 제 1 레지스트막(154)을 제 1 피치(p1)를 가지고 제 1 레지스트막으로 이루어지는 패턴(154a)으로 가공한다. 따라서, 제 1 레지스트막으로 이루어지는 패턴(154a)은 제 1 피치(p1)로 배열된다. 또한, 본 실시예에서는 제 1 레지스트막으로 이루어지는 패턴(154a)의 일례로서 제 1 피치(p1)를 노광 장치의 해상 한계로 한다.
이어서, 단계(S24)를 포함하는 제 1 트리밍 단계를 행한다. 단계(S24)는 제 1 레지스트막으로 이루어지는 패턴(154a)을 트리밍 처리(제 1 회 트리밍 처리)하여 제 1 레지스트막으로 이루어지는 패턴(154b)을 형성하는 공정이다. 또한, 도 9d는 단계(S24)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다. 트리밍 처리의 방법은 특별히 한정되는 것은 아니고, 제 1 실시예와 동일한 조건으로 행할 수 있다.
또한, 본 실시예에서 단계(S24)는 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 에칭 장치의 처리 용기 내에서 행해진다.
다음으로, 단계(S24)에 이어서 에칭 장치의 처리 용기 내에서 단계(S25)의 공정을 포함하는 보호막 퇴적 단계를 행한다. 단계(S25)는 에칭 장치의 처리 용기 내로 에칭 가스를 공급하고, 트리밍 처리된 제 1 레지스트막으로 이루어지는 패턴(154b) 및 반사 방지막(BARC)(153) 상에 에칭 가스의 반응 생성물로 이루어지는 보호막(155)을 퇴적시켜 제 1 패턴(154c)으로 가공하는 보호막 퇴적 처리(레지스트 프리징 처리 또는 하드닝 처리)를 행하는 보호막 퇴적 단계다. 또한, 도 9e는 단계(S25)의 공정이 행해진 후의 반도체 장치의 구조를 도시한 단면도이다.
플루오르화 탄소 가스 또는 할로겐 함유 가스를 포함하는 에칭 가스를 에칭 장치의 처리 용기 내로 공급하고, 에칭 가스가 단독으로 또는 제 1 레지스트막으로 이루어지는 패턴(154b) 혹은 반사 방지막(BARC)(153)의 표면과 반응하여 생성되는 반응 생성물로 이루어지는 보호막(155)을 퇴적하는 것은 제 1 실시예와 동일하다.
이어서, 단계(S26) 및 단계(S27)의 2 회째의 포토리소그래피를 행한다.
단계(S26)는 제 2 레지스트막(157)을 성막하는 공정이다. 도 9f는 단계(S26)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다.
도 9f에 도시한 바와 같이, 보호막(155) 상에 레지스트를 도포하여 제 2 레지스트막(157)을 형성한다.
또한, 단계(S25)의 공정이 행해진 후에 단계(S26)의 공정을 행할 때에 보호막(155) 상에 재차 반사 방지 재료를 도포하여 반사 방지막(BARC)을 형성하고, 그 후에 단계(S26)를 행해도 좋다. 그 경우에는, 반사 방지막(BARC)이 형성된 보호막(155) 상에 레지스트를 도포하여 제 2 레지스트막(157)을 형성하게 된다.
이어서, 단계(S27)를 포함하는 제 2 패턴 형성 단계를 행한다. 단계(S27)는 성막된 제 2 레지스트막(157)을 노광, 현상하여 제 2 피치(p2)를 가지는 제 2 레지스트막으로 이루어지는 패턴(157a)을 형성하는 공정이다. 또한, 도 9g는 단계(S27)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다. 이 때 제 2 레지스트막으로 이루어지는 패턴(157a)의 피치는 제 2 피치(p2)이다. 또한, 본 실시예에서 제 2 레지스트막으로 이루어지는 패턴(157a)은 1 회째의 포토리소그래피로 트리밍 처리되기 전의 제 1 레지스트막으로 이루어지는 패턴(154a)과 동일한 라인·앤드·스페이스 패턴이다. 따라서, 제 2 레지스트막으로 이루어지는 패턴(157a)은 제 1 피치(p1)와 대략 동일한 제 2 피치(p2)로 배열된다. 또한, 제 2 레지스트막으로 이루어지는 패턴(157a)은 가공된 제 1 패턴(154c)의 라인 사이에 배치되고, 제 1 패턴(154c)과 제 2 레지스트막으로 이루어지는 패턴(157a)이 교호로 배치되도록 가공된다. 즉, 제 2 레지스트막으로 이루어지는 패턴(157a)은 제 1 피치(p1)의 대략 절반을 어긋나게 하여 제 1 패턴(154c)과 교호로 배열된다.
이어서, 단계(S28)를 포함하는 제 2 트리밍 단계를 행한다. 단계(S28)는 제 2 레지스트막으로 이루어지는 패턴(157a)을 트리밍 처리하여 제 2 패턴(157b)으로 가공하는 공정이다(제 2 회 트리밍 처리). 또한, 도 9h는 단계(S28)의 공정이 행해진 후의 미세 패턴의 구조를 도시한 단면도이다. 여기서도 트리밍 처리의 방법은 특별히 한정되는 것은 아니고, 트리밍 처리 조건의 일례는 산소 래디컬 또는 오존 가스를 포함하는 분위기 중이며 온도는 실온 ~ 100℃이다.
제 2 회 트리밍 처리에 의하여 제 1 패턴(154c) 및 제 2 패턴(157b)으로 이루어지는 레지스트 패턴이 형성된다. 이 레지스트 패턴은 제 1 패턴(154c)과 제 2 패턴(157b)이 교호로 배치된 패턴이므로, 그 피치(p3)는 피치(p1, p2)보다 좁은 피치, 본 실시예에서는 피치(p1, p2)의 거의 1/2의 피치가 된다. 이와 같이 따로 형성된 제 1 패턴(154c)과 제 2 패턴(157b)을 교호로 배치함으로써, 해상 한계 이하의 피치를 가지는 레지스트 패턴을 형성할 수 있다.
그 후, 단계(S29) 내지 단계(S31)의 에칭 공정을 행한다. 단계(S29)는 반사 방지막(BARC)(153) 및 보호막(155)을 에칭 처리하는 공정이며, 도 9i에 도시한 바와 같이, 제 1 패턴(154c)으로 가공된 제 1 레지스트막 및 제 2 패턴(157b)으로 가공된 제 2 레지스트막을 에칭 마스크로 이용하여 반사 방지막(BARC)(153) 및 보호막(155)을 에칭 처리한다. 단계(S30)는 하드 마스크막(152a)을 에칭 처리하는 공정이며, 도 9j에 도시한 바와 같이, 제 1 패턴(154c)으로 가공된 제 1 레지스트막, 제 2 패턴(157b)으로 가공된 제 2 레지스트막 및 반사 방지막(BARC)(153) 및 보호막(155)으로 이루어지는 패턴을 에칭 마스크로 이용하여 하드 마스크막(152a)을 에칭 처리한다. 하드 마스크막(152a)은 제 1 패턴(154c) 및 제 2 패턴(157b)으로 이루어지는 제 3 패턴을 가진다. 단계(S31)는 박막(152)을 에칭 처리하는 공정이며, 도 9k에 도시한 바와 같이, 반사 방지막(BARC)(153), 보호막(155), 제 1 패턴(154c)으로 가공된 제 1 레지스트막 및 제 2 패턴(157b)으로 가공된 제 2 레지스트막을 제거한 후, 제 3 패턴으로 가공된 하드 마스크막(152a)을 에칭 마스크로 이용하여 박막(152)을 에칭하여 박막(152)을 원하는 미세 패턴으로 가공한다. 하드 마스크막(152a)의 피치(p3')는 제 1 패턴(154c) 및 제 2 패턴(157b)으로 이루어지는 패턴의 피치(p3)와 거의 동일하며 해상 한계 이하이다. 따라서, 하드 마스크막(152a)을 에칭 마스크로 이용하여 에칭된 박막(152)의 피치(p4)는 해상 한계 이하가 된다. 이와 같이 하여, 본 실시예에서는 해상 한계 이하의 피치를 가지는 미세 패턴을 형성할 수 있다.
또한, 본 실시예에서는 하드 마스크막(152a)을 박막(152)에 대하여 선택비가 높은 재료를 이용함으로써, 제 1 실시예보다 박막(152)으로의 형상의 전사 정밀도를 더욱 높일 수 있다. 또한, 제 1 트리밍 단계로부터 보호막 퇴적 단계를 행할 때까지의 공정 수를 삭감할 수 있고 또한, 제 1 패턴의 CD 값과 제 2 패턴의 CD 값의 차이를 줄일 수 있음은 제 1 실시예와 동일하다. 따라서, 피에칭층인 박막을 에칭 하기 위하여 하드 마스크막을 추가로 적층한 구조를 이용하는 경우에는 제 1 패턴을 전사한 피에칭층의 패턴의 CD 값과 제 2 패턴을 전사한 피에칭층의 패턴의 CD 값의 차이를 더욱 줄일 수 있다.
이상, 본 발명의 바람직한 실시예에 대하여 기술했지만, 본 발명은 이러한 특정된 실시예에 한정되는 것은 아니고, 특허 청구의 범위 내에 기재된 본 발명의 요지의 범위 내에서 다양한 변형·변경이 가능하다.
도 1은 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법의 각 공정의 순서를 설명하기 위한 순서도이다.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 각 공정에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법에 사용되는 에칭 장치의 구성을 모식적으로 도시한 종단면도이다.
도 4a 내지 도 4c는 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 제 1 트리밍 단계 및 보호막 퇴적 단계에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다.
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 보호막 퇴적 단계를 종래의 방법으로 행하는 경우의 제 1 트리밍 단계 및 보호막 퇴적 단계에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다.
도 6a 및 도 6b는 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 실시예 1에서 보호막을 퇴적한 경우의 미세 패턴의 단면 형상을 사진과 사진을 설명하는 도로 도시한 도이다.
도 7은 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 실시예 1의 조건 중 퇴적 시간을 변화시킨 경우의 퇴적 시간과 CD 변화 량의 관계를 나타낸 그래프이다.
도 8은 본 발명의 제 2 실시예에 따른 미세 패턴의 형성 방법의 각 공정의 순서를 설명하기 위한 순서도이다.
도 9a 내지 도 9k는 본 발명의 제 2 실시예에 따른 미세 패턴의 형성 방법을 설명하기 위한 도이며, 각 공정에서의 미세 패턴의 구조를 모식적으로 도시한 단면도이다.
도 10a 및 도 10b는 본 발명의 제 1 실시예에 따른 미세 패턴의 형성 방법을 종래와 비교하여 설명하기 위한 도이다.
부호의 설명
20 : 에칭 장치
22 : 처리 용기(챔버)
23 : 재치대
24 : 샤워 헤드
25 : TMP
26 : APC 밸브
27, 35 : 고주파 전원
28, 36 : 정합기
29 : 하부 가스 공급부
30 : 상부 가스 공급부
31 : 제 1 버퍼실
32 : 제 2 버퍼실
33, 34 : 가스 통기홀
40 : 성막 장치
101, 151 : 반도체 기판
102, 152 : 박막
152a : 하드 마스크막
103, 153 : 반사 방지막(BARC)
104, 154 : 제 1 레지스트막
104a, 104b, 154a, 154b : 제 1 레지스트막으로 이루어지는 패턴
104c, 154c : 제 1 패턴
105, 155 : 보호막
105a : SiO2막
107, 157 : 제 2 레지스트막
107a, 157a : 제 2 레지스트막으로 이루어지는 패턴
107b, 157b : 제 2 패턴

Claims (14)

  1. 제 1 형상 가공 공정과, 제 2 형상 가공 공정과, 에칭 공정을 가지고, 기판 상에 형성된 박막의 미세 가공을 행하는 미세 패턴의 형성 방법으로서,
    상기 제 1 형상 가공 공정은,
    상기 박막 상에 제 1 피치로 배열되고 제 1 레지스트막으로 이루어지는 패턴을 형성하는 제 1 패턴 형성 단계와,
    상기 제 1 레지스트막으로 이루어지는 패턴을 트리밍 처리하는 제 1 트리밍 단계와,
    트리밍 처리된 상기 제 1 레지스트막으로 이루어지는 패턴 상에 에칭 가스의 반응 생성물로 이루어지는 보호막을 퇴적하여 제 1 패턴으로 가공하는 보호막 퇴적 단계를 가지고,
    상기 제 2 형상 가공 공정은,
    상기 보호막 상에 상기 제 1 피치에 해당하는 제 2 피치로 배열되고, 상기 제 1 피치의 절반 정도 어긋나게 하여 상기 제 1 패턴과 교호로 배열되며, 제 2 레지스트막으로 이루어지는 패턴을 형성하는 제 2 패턴 형성 단계와,
    상기 제 2 레지스트막으로 이루어지는 패턴을 트리밍 처리하여 제 2 패턴으로 가공하는 제 2 트리밍 단계
    를 가지고,
    상기 에칭 공정에서 상기 제 1 패턴으로 가공된 상기 제 1 레지스트막 및 상기 제 2 패턴으로 가공된 상기 제 2 레지스트막을 이용하여 상기 박막을 에칭 처리하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 패턴 형성 단계에서 하드 마스크막으로 피복된 상기 박막 상에 제 1 레지스트막으로 이루어지는 패턴을 형성하고,
    상기 에칭 공정에서 상기 제 1 패턴으로 가공된 상기 제 1 레지스트막 및 상기 제 2 패턴으로 가공된 상기 제 2 레지스트막을 이용하여 상기 하드 마스크막을 에칭 처리하고, 상기 제 1 패턴 및 상기 제 2 패턴으로 이루어지는 제 3 패턴으로 가공된 상기 하드 마스크막을 이용하여 상기 박막을 에칭 처리하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막 퇴적 단계에서 에칭 장치 내에서 에칭 가스를 공급하여 보호막을 퇴적하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  4. 제 3 항에 있어서,
    상기 제 1 트리밍 단계에서 상기 에칭 장치 내에서 트리밍 처리를 행하고,
    상기 보호막 퇴적 단계에서 상기 에칭 장치 내에서 계속해서 보호막을 퇴적 하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 패턴 형성 단계에서 반사 방지막을 개재하여 제 1 레지스트막으로 이루어지는 패턴을 형성하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 1 트리밍 단계의 트리밍 처리하는 시간과 상기 보호막 퇴적 단계의 보호막을 퇴적하는 시간을 제어함으로써, 소정의 선폭을 가지는 상기 제 1 패턴으로 가공하고,
    상기 제 2 패턴의 선폭이 상기 소정의 선폭과 동일해지도록 상기 제 2 트리밍 단계의 트리밍 처리하는 시간을 제어하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  7. 제 1 항에 있어서,
    상기 박막은 SiN, SiO2, 비결정성 실리콘, 폴리 실리콘 중 적어도 하나인 것을 특징으로 하는 미세 패턴의 형성 방법.
  8. 제 5 항에 있어서,
    상기 반사 방지막은 비결정성 탄소, 폴리페놀, 포토레지스트 중 적어도 하나인 것을 특징으로 하는 미세 패턴의 형성 방법.
  9. 제 1 항에 있어서,
    상기 에칭 가스는 플루오르화 탄소를 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  10. 제 1 항에 있어서,
    상기 에칭 가스는 할로겐 함유 가스를 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  11. 제 9 항에 있어서,
    상기 플루오르화 탄소는 CH3F, CHF3, CF4 중 적어도 하나인 것을 특징으로 하는 미세 패턴의 형성 방법.
  12. 제 10 항에 있어서,
    상기 할로겐 함유 가스는 HBr, SF6 중 적어도 하나인 것을 특징으로 하는 미세 패턴의 형성 방법.
  13. 제 1 항에 있어서,
    상기 제 1 트리밍 단계에서 산소 함유 가스 플라즈마 또는 오존 가스를 이용하여 트리밍 처리하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  14. 제 13 항에 있어서,
    상기 산소 함유 가스 플라즈마는 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스 중 적어도 하나를 플라즈마화한 것인 것을 특징으로 하는 미세 패턴의 형성 방법.
KR1020090103383A 2009-01-07 2009-10-29 미세 패턴의 형성 방법 KR101080861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009001745A JP2010161162A (ja) 2009-01-07 2009-01-07 微細パターンの形成方法
JPJP-P-2009-001745 2009-01-07

Publications (2)

Publication Number Publication Date
KR20100081916A KR20100081916A (ko) 2010-07-15
KR101080861B1 true KR101080861B1 (ko) 2011-11-07

Family

ID=42311039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090103383A KR101080861B1 (ko) 2009-01-07 2009-10-29 미세 패턴의 형성 방법

Country Status (4)

Country Link
US (1) US8273258B2 (ko)
JP (1) JP2010161162A (ko)
KR (1) KR101080861B1 (ko)
TW (1) TWI479565B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657076B1 (ko) * 2015-06-25 2016-09-20 주식회사 네패스 미세 패턴의 형성 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093495A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
US8382997B2 (en) 2010-08-16 2013-02-26 Tokyo Electron Limited Method for high aspect ratio patterning in a spin-on layer
EP2423796B1 (en) 2010-08-24 2019-10-02 LG Electronics Inc. Mobile terminal and displaying method thereof
US8940475B2 (en) 2010-11-23 2015-01-27 Tokyo Electron Limited Double patterning with inline critical dimension slimming
JP5682290B2 (ja) * 2010-12-20 2015-03-11 東京エレクトロン株式会社 炭素含有薄膜のスリミング方法及び酸化装置
US8298953B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
KR101305904B1 (ko) * 2011-12-07 2013-09-09 주식회사 테스 반도체소자 제조방법
WO2013085290A1 (ko) * 2011-12-07 2013-06-13 주식회사 테스 반도체소자 제조방법
EP2833204B1 (fr) * 2013-08-02 2017-06-14 Rolex Sa Procede de traitement d'une couche de resine photosensible et procede de fabrication d'un composant metallique
US9099400B2 (en) * 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
US9343308B2 (en) * 2013-10-28 2016-05-17 Asm Ip Holding B.V. Method for trimming carbon-containing film at reduced trimming rate
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
KR102265271B1 (ko) 2015-01-14 2021-06-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US9673055B2 (en) 2015-02-04 2017-06-06 Globalfoundries Inc. Method for quadruple frequency FinFETs with single-fin removal
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
US10359699B2 (en) * 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11329089B1 (en) 2019-06-07 2022-05-10 Gigajot Technology, Inc. Image sensor with multi-patterned isolation well
US11658040B2 (en) * 2019-06-26 2023-05-23 Hitachi High-Tech Corporation Plasma processing method
CN113035694A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 刻蚀方法
CN116639883B (zh) * 2023-05-30 2024-05-24 郑州恒昊光学科技有限公司 一种雾凇状冰花效果手机玻璃后壳的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
KR100206597B1 (ko) 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
JPH1063001A (ja) * 1996-08-14 1998-03-06 Sony Corp レジスト・パターン形成方法
US7018780B2 (en) * 1999-06-25 2006-03-28 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2006276869A (ja) * 2006-04-14 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
KR100823847B1 (ko) * 2006-12-20 2008-04-21 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP4560066B2 (ja) * 2007-06-11 2010-10-13 株式会社東芝 パターン形成方法
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657076B1 (ko) * 2015-06-25 2016-09-20 주식회사 네패스 미세 패턴의 형성 방법

Also Published As

Publication number Publication date
KR20100081916A (ko) 2010-07-15
TW201123299A (en) 2011-07-01
US20100170871A1 (en) 2010-07-08
TWI479565B (zh) 2015-04-01
US8273258B2 (en) 2012-09-25
JP2010161162A (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
KR101080861B1 (ko) 미세 패턴의 형성 방법
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
KR101887723B1 (ko) 다층 마스크에서의 패턴의 ｃｄ 및 무결성을 제어하기 위한 에칭 프로세스
KR102023784B1 (ko) 질화규소막 에칭 방법
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
KR101048009B1 (ko) 기판 처리 방법
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6911399B2 (en) Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
US6537918B2 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
KR20190100035A (ko) 반도체 제조에서의 스페이서-한정 직접 패터닝 방법
US8815495B2 (en) Pattern forming method and manufacturing method of semiconductor device
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
US7858270B2 (en) Method for etching using a multi-layer mask
WO2006073871A1 (en) Line edge roughness reduction compatible with trimming
US20040229470A1 (en) Method for etching an aluminum layer using an amorphous carbon mask
KR20010032912A (ko) 실리콘 산화 질화물과 무기 반사 방지 코팅막 에칭 방법
KR101688231B1 (ko) Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US6911346B2 (en) Method of etching a magnetic material
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US7465672B2 (en) Method of forming etching mask
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9