JP2018022830A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2018022830A
JP2018022830A JP2016154663A JP2016154663A JP2018022830A JP 2018022830 A JP2018022830 A JP 2018022830A JP 2016154663 A JP2016154663 A JP 2016154663A JP 2016154663 A JP2016154663 A JP 2016154663A JP 2018022830 A JP2018022830 A JP 2018022830A
Authority
JP
Japan
Prior art keywords
axis
holding structure
angle
degrees
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016154663A
Other languages
English (en)
Inventor
小川　秀平
Shuhei Ogawa
秀平 小川
啓吾 豊田
Keigo Toyoda
啓吾 豊田
嘉英 木原
Yoshihide Kihara
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016154663A priority Critical patent/JP2018022830A/ja
Priority to TW106125025A priority patent/TWI731126B/zh
Priority to KR1020197006414A priority patent/KR102462630B1/ko
Priority to CN201780047928.7A priority patent/CN109564872B/zh
Priority to PCT/JP2017/027888 priority patent/WO2018025855A1/ja
Priority to US16/322,863 priority patent/US11056370B2/en
Publication of JP2018022830A publication Critical patent/JP2018022830A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

【課題】イオンによるエッチングが支配的な材料の層とラジカルによるエッチングが支配的な材料の層とをプロセスの複雑化を伴うことなく比較的に高い選択比でエッチングする。
【解決手段】一実施形態に係る方法は、（ａ）第１の向きと第２の向きとが第１の角度を成すように維持された状態において、保持構造体によって保持された被処理体を、処理容器内で発生させたプラズマによってエッチングする第１の工程と、（ｂ）第１の工程の実施後において、第１の向きと第２の向きとが第２の角度を成すように維持された状態において、保持構造体によって保持された被処理体を、処理容器内で発生させたプラズマによってエッチングする第２の工程とを備える。
【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関するものである。
半導体デバイスといった電子デバイスの製造プロセスでは、被処理層上にマスクを形成し、当該マスクのパターンを当該被処理層に転写するためにエッチングが行われる。マスクとしては、一般的に、レジストマスクが用いられる。レジストマスクは、フォトリソグラフィ技術によって形成される。従って、被エッチング層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像限界やパターン密度等によって影響を受けるが、近年では、電子デバイスの高集積化に伴い、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されるようになっている。このため、特許文献１に記載されているように、レジストマスク上にシリコン酸化膜を形成することによって、当該レジストマスクの寸法を調節し、当該レジストマスクによって提供される開口の幅を縮小する技術が提案されている。
特許文献１に開示されている微細パターン形成方法では、微細パターンを形成しようとする物質膜上にフォトレジストパターンを形成し、その上にシリコン酸化膜を蒸着するが、下部のフォトレジストパターンに損傷を加えずにコンフォーマルに薄く形成しなければならない。さらにこの後に、下部膜に対してドライエッチングを実施するが、初期にはフォトレジストパターンの側壁にスペーサを形成し、次にフォトレジストパターン上にポリマー膜を形成する。
特開２００４−８００３３号公報
一方、近年の電子デバイスの高集積化に伴う微細化によって、被処理体上のパターン形成おいて、最小線幅（CD：Critical Dimension）やパターン形状に対する高精度な制御が要求される場合があるが、特許文献１の方法のようにプロセスの複雑化を伴い得る。特に、イオンによるエッチングが支配的な材料の層とラジカルによるエッチングが支配的な材料の層とをプロセスの複雑化を伴うことなく比較的に高い選択比でエッチングするための技術が望まれている。
一態様においては、プラズマ処理装置を用いて被処理体をエッチングする方法が提供される。プラズマ処理装置は、被処理体を保持する保持構造体と保持構造体を収容する処理容器とを備える。保持構造体は、処理容器内において処理容器に設けられた傾斜軸のまわりに３６０度の回動が可能である。傾斜軸は、保持構造体と交わっている。傾斜軸の軸線は、処理容器内の天井側に設けられた上部電極の電極板の表面と、保持構造体に保持されている被処理体の表面とに平行である。保持構造体によって保持されている被処理体の表面と電極板の表面とが平行となっており且つ互いに向かい合っている状態では、被処理体の第１の中心軸線と処理容器の第２の中心軸線とが重なるとともに、第１の中心軸線の第１の向きと第２の中心軸線の第２の向きとが同一となる。第１の中心軸線は、被処理体の表面に垂直である。第１の向きは、被処理体の表面の上方に向いている。第２の中心軸線は、電極板の表面に垂直である。第２の向きは、処理容器の底部側から、処理容器の天井側に設けられた電極板に、向いている。第１の中心軸線は、保持構造体が傾斜軸のまわりに回動することによって、第２の中心軸線に対して傾斜する。当該方法は、（ａ）第１の向きと第２の向きとが第１の角度を成すように維持された状態において、被処理体が保持構造体によって保持されている処理容器内でプラズマを発生させる第１の工程と、（ｂ）第１の工程の実施後において、第１の向きと第２の向きとが第２の角度を成すように維持された状態において、被処理体が保持構造体によって保持されている処理容器内でプラズマを発生させる第２の工程と、備える。第１の角度および第２の角度は、−１８０度以上＋１８０度以下であり、第１の角度の絶対値と第２の角度の絶対値とは異なる。
上記方法では、第１の工程と第２の工程とにおいて、被処理体を保持する保持構造体の向きが異なるので、各工程においては、処理容器内において生じるプラズマによるイオン密度の差が、処理プロセスを複雑化することなく、容易に利用され得る。特に、処理容器内において、ガス状態やプラズマ状態等を変化させることなく、保持構造体の向きを変えることによって、イオン密度の差が容易に利用可能となる。
一実施形態では、被処理体は、積層領域と積層領域の上に設けられたマスクとを備え、積層領域は、複数の第１の層と複数の第２の層とを備え、第１の層と第２の層とは、積層方向に沿って交互に積層され、第１の層は、第２の層と比較して等方性エッチングが支配的な層であり、第１の角度の絶対値は、第２の角度の絶対値よりも小さく、第１の工程では、マスクを用いて積層方向に積層領域をエッチングし、エッチングによって積層領域内に溝を形成し、第２の工程では、溝の内側に露出した第１の層をエッチングすることができる。このように、第１の工程と第２の工程とにおいて、被処理体を保持する保持構造体の向きが異なるので、処理容器内におけるイオン密度の差が利用され得ることとなり、従って、保持構造体の向きを変えることによって、等方性エッチングが支配的な層に対するエッチングと、異方性エッチングが支配的な層とに対するエッチングとを容易に切り替えることが可能となる。
一実施形態では、被処理体は、反射防止膜と反射防止膜上に設けられたマスクとを備え、第１の角度の絶対値は、第２の角度の絶対値よりも大きく、マスクは、等方性エッチングが支配的な層であり、第１の工程では、マスクの表面を改質し、第２の工程では、マスクを用いて、反射防止膜をエッチングする。このように、等方性エッチングが支配的なマスクの表面を改質する第１の工程では、第１の角度の絶対値は、第２の角度の絶対値よりも大きく、よって、被処理体が電極板から遠避けられるので、被処理体の付近のイオン密度が低くなり、このような第１の工程の実施によるマスクの形状の劣化が、回避され得る。
一実施形態では、第１の角度および第２の角度のうち、絶対値の小さいほうの角度は、−３０度以上＋３０度以下の範囲にあり、絶対値の大きいほうの角度は、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある。処理容器内において生じるプラズマによるイオン密度の差は、保持構造体に係る第１の向きと第２の向きとの成す角度が、−３０度以上＋３０度以下の範囲にある場合と、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある場合とで、十分に異なり得る。
以上説明したように、イオンによるエッチングが支配的な材料の層とラジカルによるエッチングが支配的な材料の層とをプロセスの複雑化を伴うことなく比較的に高い選択比でエッチングするための技術が提供される。
図１は、一実施形態に係る被処理体を処理する方法を説明する流れ図である。 図２は、一実施形態に係るプラズマ処理装置を概略的に示す図である。 図３は、一実施形態に係るプラズマ処理装置を概略的に示す図である。 図４は、パルス変調されたバイアス電圧を示す図である。 図５は、一実施形態のプラズマ源を示す図である。 図６は、一実施形態のプラズマ源を示す図である。 図７は、一実施形態に係る保持構造体を示す断面図である。 図８は、一実施形態に係る保持構造体を示す断面図である。 図９は、図１に示す方法の一実施例を示す流れ図である。 図１０は、（ａ）部〜（ｃ）部を備え、図１０の（ａ）部は、図９に示す方法の処理前のウエハの断面構造を示し、図１０の（ｂ）部〜（ｃ）部は、図９に示す方法の各処理後のウエハの断面構造を示す。 図１１は、図１に示す方法の一実施例を示す流れ図である。 図１２は、（ａ）部〜（ｃ）部を備え、図１２の（ａ）部は、図１１に示す方法の処理前のウエハの断面構造を示し、図１２の（ｂ）部〜（ｃ）部は、図１１に示す方法の各処理後のウエハの断面構造を示す。 図１３は、図１に示す方法の一実施例を示す流れ図である。 図１４は、（ａ）部〜（ｃ）部を備え、図１４の（ａ）部は、図１３に示す方法の処理前のウエハの断面構造を示し、図１４の（ｂ）部〜（ｃ）部は、図１３に示す方法の各処理後のウエハの断面構造を示す。
以下、図面を参照して種々の実施形態について詳細に説明す。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態の方法を示す流れ図である。図１に示す一実施形態の方法ＭＴは、被処理体（以下、「ウエハ」ということがある）を処理する方法である。方法ＭＴは、図１に示すように、工程ＳＴ１〜ＳＴ３を備える。
図２および図３は、プラズマ処理装置の一例（プラズマ処理装置１０）を示す図である。図２においては、後述する保持構造体が傾斜していない状態のプラズマ処理装置が示されており、図３においては、保持構造体が傾斜している状態のプラズマ処理装置が示されている。図２および図３は、一実施形態に係るプラズマ処理装置を概略的に示す図である。より具体的には、図２および図３には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置の断面構造が概略的に示されており、鉛直方向に延びる軸線ＰＸ（処理容器１２の第２の中心軸線）を含む一平面において処理容器を破断して、当該プラズマ処理装置を示している。図２および図３に示すように、プラズマ処理装置１０は、容量結合型プラズマエッチング装置である。
図２および図３に示すプラズマ処理装置１０は、処理容器１２、ガス供給系１４、プラズマ源１６（上部電極）、保持構造体１８、排気系２０、バイアス電力供給部２２、および制御部Ｃｎｔを備えている。処理容器１２は、略円筒形状を有している。処理容器１２の中心軸線は、軸線ＰＸと一致する。この処理容器１２は、ウエハＷに対してプラズマ処理を行うための空間Ｓを提供している。
軸線ＰＸは、プラズマ源１６（上部電極）の誘電体板１９４（電極板）等が設けられた処理容器１２の天井側から、保持構造体１８や自動圧力制御器２０ａ等が設けられた処理容器１２の底部側に向かう方向に延びている。なお、図２および図３には、処理容器１２の内部の位置を特定するためのＸＹＺ直交座標系が示されている（特定とは見い出すという意味であり、以下同様。）。ＸＹＺ直交座標系は、互いに垂直なＸ軸、Ｙ軸、Ｚ軸と、これら三つの軸が交わる原点ＯＲとを備える。図２は、プラズマ処理装置１０の内部をＹ方向に向かって見た図であり、図３は、プラズマ処理装置１０の内部をＸ方向と逆向きに向かって見た図である、ということができる。軸線ＰＸは、Ｚ軸に一致し、ＹＺ面にあり、ＸＹ面に直交する。
一実施形態では、処理容器１２は、処理容器１２の高さ方向の中間部分１２ａ、すなわち保持構造体１８を収容する部分において略一定の幅を有している。また、処理容器１２は、中間部分１２ａの下端から底部に向かうにつれて徐々に幅が狭くなるテーパー状をなしている。また、処理容器１２の底部は、排気口１２ｅを提供しており、排気口１２ｅは軸線ＰＸに対して軸対称に形成されている。
ガス供給系１４は、処理容器１２内にガスを供給するよう構成されている。ガス供給系１４は、ガス供給部１４ａおよびガス吐出孔１４ｅを有している。ガス供給系１４の詳細については、後述する。
プラズマ源１６は、処理容器１２内に供給されたガスを励起させるよう構成されている。一実施形態では、プラズマ源１６は、処理容器１２の天部に設けられている。プラズマ源１６の中心軸線は、軸線ＰＸと一致する。なお、プラズマ源１６の一例に関する詳細については後述する。
保持構造体１８は、処理容器１２内においてウエハＷを保持するように構成されている。この保持構造体１８は、軸線ＰＸに直交する第１軸線ＡＸ１中心に回動可能であるよう構成されている。第１軸線ＡＸ１の軸線は、処理容器１２内の天井側に設けられたプラズマ源１６（上部電極）の誘電体板１９４（電極板）の表面１９４ａと、保持構造体１８に保持されているウエハＷの表面ＦＳとに平行である。第１軸線ＡＸ１は、傾斜軸部５０（傾斜軸）の中心軸線に一致する。また、保持構造体１８は、第１軸線ＡＸ１に直交する第２軸線ＡＸ２（ウエハＷの第１の中心軸線）中心にウエハＷを回転させるよう構成されている。保持構造体１８は、第１軸線ＡＸ１中心の回転により、軸線ＰＸに対して傾斜することが可能である。保持構造体１８は、処理容器１２内において処理容器１２に設けられた傾斜軸部５０のまわりに３６０度の回動（自転）が可能である。保持構造体１８を傾斜させるために、プラズマ処理装置１０は、駆動装置２４を有している。駆動装置２４は、処理容器１２の外部に設けられており、第１軸線ＡＸ１中心の保持構造体１８の回動のための駆動力を発生する。なお、ウエハＷは、例えば、後述する図１０の（ａ）部に示すウエハＷ１、図１２の（ａ）部に示すウエハＷ２、図１４の（ａ）部に示すウエハＷ３の何れかに対応する。
第１軸線ＡＸ１は、水平基準面ＦＡ１、ＸＹ面、およびＸ軸に平行に延びており、Ｙ軸およびＺ軸に直交し、鉛直基準面ＦＡ２に直交する。水平基準面ＦＡ１は、軸線ＰＸに直交し、原点ＯＲを含み、Ｚ軸に直交し、ＸＹ面に重なる。水平基準面ＦＡ１は、保持構造体１８の保持部３０上に載置されたウエハＷの表面ＦＳを含む。鉛直基準面ＦＡ２は、ＹＺ面に一致し、水平基準面ＦＡ１、ＸＹ面、Ｘ軸、第１軸線ＡＸ１に直交し、軸線ＰＸ、第２軸線ＡＸ２、原点ＯＲを含む。第１軸線ＡＸ１は、軸線ＰＸ、第２軸線ＡＸ２、鉛直基準面ＦＡ２に直交し、傾斜軸部５０の中心軸線に一致する。ウエハＷの表面ＦＳは、鉛直基準面ＦＡ２、第２軸線ＡＸ２に直交し、Ｘ軸、第１軸線ＡＸ１に平行に延びる。第２軸線ＡＸ２は、ウエハＷの表面ＦＳに垂直である。第２軸線ＡＸ２は、ウエハＷの中心軸線に一致する。第２軸線ＡＸ２は、ウエハＷの表面ＦＳの中心ＣＥを通る。軸線ＰＸと第１軸線ＡＸ１とは、一点の交差点ＸＯで交差する。第２軸線ＡＸ２が軸線ＰＸに対して傾斜している場合、軸線ＰＸと、第１軸線ＡＸ１と、第２軸線ＡＸ２とは、交差点ＸＯで交差する。交差点ＸＯは、第１軸線ＡＸ１にあり、鉛直基準面ＦＡ２、ＹＺ面、およびＺＸ面にある。
保持構造体１８が傾斜していない状態では、図２に示すように、第２軸線ＡＸ２は軸線ＰＸに一致する。この状態の場合、ウエハＷの表面ＦＳは、軸線ＰＸに直交し、水平基準面ＦＡ１、ＸＹ面に重なり、原点ＯＲを含む。表面ＦＳの中心ＣＥは、原点ＯＲに一致し、軸線ＰＸ、第２軸線ＡＸ２それぞれにある。第２軸線ＡＸ２は、軸線ＰＸに重なり、原点ＯＲを含む。ウエハＷの表面ＦＳの中心ＣＥから誘電体板１９４の表面１９４ａまでの距離がＬ［ｍｍ］であり、中心ＣＥから交差点ＸＯまでの距離がＲ［ｍｍ］である。なお、原点ＯＲは、一実施形態においては、説明の便宜上、上記のようにウエハＷの表面ＦＳの中心ＣＥに一致するとしているが、これに限られるものではない。
保持構造体１８が傾斜していない状態では、保持構造体１８によって保持されているウエハＷの表面ＦＳと誘電体板１９４の表面１９４ａとが平行となっており且つ互いに向かい合っており、ウエハＷの中心軸線（第２軸線ＡＸ２）と処理容器１２の中心軸線（軸線ＰＸ）とが重なるとともに、第２軸線ＡＸ２の第１の向きＶＬ１と軸線ＰＸの第２の向きＶＬ２とが同一となる。第２軸線ＡＸ２は、ウエハＷの表面ＦＳに垂直である。第１の向きＶＬ１は、ウエハＷの表面ＦＳの上方に向いている。軸線ＰＸは、処理容器１２の天井側にある誘電体板１９４の表面１９４ａに垂直である。第２の向きＶＬ２は、処理容器１２の底部側から処理容器１２の天井側に設けられた誘電体板１９４に向いている。
一方、図３に示すように、保持構造体１８が傾斜している状態では、第２軸線ＡＸ２は軸線ＰＸに対して傾斜する。第２軸線ＡＸ２は、保持構造体１８が第１軸線ＡＸ１のまわりに回動（自転）することによって、第２軸線ＡＸ２に対して傾斜する。第２軸線ＡＸ２の傾斜角ＡＮは、第２軸線ＡＸ２と軸線ＰＸとの成す角度である。傾斜角ＡＮは、ＹＺ面内の角である。第２軸線ＡＸ２と軸線ＰＸとは、ＹＺ面にある。第２軸線ＡＸ２の傾斜角ＡＮの値φは、図３に示すように、ウエハＷの表面ＦＳが−Ｙ方向に向くように保持構造体１８が第１軸線ＡＸ１中心に回動し傾斜した場合に正の値をとるように定める。ウエハＷの表面ＦＳが＋Ｙ方向に向くように保持構造体１８が第１軸線ＡＸ１中心に回動し傾斜した場合に負の値をとる。すなわち、φは、−１８０度以上＋１８０以下の範囲にある。また、第２軸線ＡＸ２の傾斜角ＡＮの値φは、第２軸線ＡＸ２の第１の向きＶＬ１と軸線ＰＸの第２の向きＶＬ２との成す角度の値でもある。第２軸線ＡＸ２が軸線ＰＸに一致する場合（保持構造体１８が傾斜していない場合）、第２軸線ＡＸ２の傾斜角ＡＮの値φはゼロである。保持構造体１８の詳細については後述する。
ウエハＷの表面ＦＳの中心ＣＥから誘電体板１９４の表面１９４ａまでの距離をＨ［ｍｍ］とすると、Ｈは、Ｈ＝Ｌ＋Ｒ×（１−ｃｏｓ（φ））［ｍｍ］によって表され得る。φが、０度以上＋１８０度以下の範囲において単調に増加すると、Ｈも単調に増加し、φが、−１８０度以上０度以下の範囲において単調に増加すると、Ｈは単調に減少する。φが０度の場合、Ｈは最小値（Ｈ＝Ｌ［ｍｍ］）となり、φが±１８０度の場合、Ｈは最大値（Ｈ＝Ｌ＋２×Ｒ［ｍｍ］）となる。
空間Ｓ内にプラズマが生成されている場合において、ウエハＷの表面ＦＳの中心ＣＥの電子密度の値（ＮＥ）は、グローバルモデルによって見積もられ得る。グローバルモデルとは、均一な円筒形状のプラズマを近似したモデルである。円筒形状内においては、イオンの生成速度と損失速度とが等しいので、円筒形状の構造と圧力が定まれば、電子温度が算出され、電子温度と入力電力とが決まれば、電子密度の値（ＮＥ）が算出され得る。このモデルを用いれば、電子密度の値（ＮＥ）は、概ね、１／Ｈに比例し得る（ＮＥ∝１／Ｈ）。従って、１／Ｈ＝１／（Ｌ＋Ｒ×（１−ｃｏｓ（φ）））であることを考慮すれば、ウエハＷの表面ＦＳの中心ＣＥの電子密度の値（ＮＥ）は、φが、０度以上＋１８０度以下の範囲において単調に増加すると、ＮＥは単調に減少し、φが、−１８０度以上０度以下の範囲において単調に増加すると、ＮＥも単調に増加する。φが０度の場合、ＮＥは最大値となり、φが±１８０度の場合、ＮＥは最小値となる。すなわち、φが０度付近にある場合（例えば、−３０度以上＋３０度以下の範囲にある場合）にはＮＥが比較的に大きいので、異方性エッチングに好適であり、φが±１８０度付近にある場合（例えば、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある場合）にはＮＥが比較的に小さいので、等方性エッチングに好適である。
排気系２０は、処理容器１２内の空間を減圧するよう構成されている。一実施形態では、排気系２０は、自動圧力制御器２０ａ、ターボ分子ポンプ２０ｂ、および、ドライポンプ２０ｃを有している。ターボ分子ポンプ２０ｂは、自動圧力制御器２０ａの下流に設けられている。ドライポンプ２０ｃは、バルブ２０ｄを介して処理容器１２内の空間に直結されている。また、ドライポンプ２０ｃは、バルブ２０ｅを介してターボ分子ポンプ２０ｂの下流に設けられている。
自動圧力制御器２０ａおよびターボ分子ポンプ２０ｂを含む排気系は、処理容器１２の底部に取り付けられている。また、自動圧力制御器２０ａおよびターボ分子ポンプ２０ｂを含む排気系は、保持構造体１８の直下に設けられている。したがって、このプラズマ処理装置１０では、保持構造体１８の周囲から排気系２０までの均一な排気の流れを形成することができる。これにより、効率の良い排気が達成され得る。また、処理容器１２内で生成されるプラズマを均一に拡散させることが可能である。
一実施形態において、処理容器１２内には、整流部材２６が設けられていてもよい。整流部材２６は、下端において閉じられた略筒形状を有している。この整流部材２６は、保持構造体１８を側方および下方から囲むように、処理容器１２の内壁面に沿って延在している。一例において、整流部材２６は、上部２６ａおよび下部２６ｂを有している。上部２６ａは、一定の幅を円筒形状を有しており、処理容器１２の中間部分１２ａの内壁面に沿って延在している。また、下部２６ｂは、上部２６ａの下方において上部２６ａに連続している。下部２６ｂは、処理容器１２の内壁面に沿って徐々に幅が狭くなるテーパー形状を有しており、その下端において平板状をなしている。この下部２６ｂには、多数の開口（貫通孔）が形成されている。この整流部材２６によれば、整流部材２６の内側、即ちウエハＷが収容される空間と、整流部材２６の外側、即ち排気側の空間との間に圧力差を形成することができ、ウエハＷが収容される空間におけるガスの滞留時間を調整することが可能となる。また、均等な排気が実現され得る。
バイアス電力供給部２２は、ウエハＷにイオンを引き込むためのバイアス電圧および高周波バイアス電力を選択的に保持構造体１８に印加するよう構成されている。一実施形態では、バイアス電力供給部２２は、第１電源２２ａおよび第２電源２２ｂを有している。第１電源２２ａは、保持構造体１８に印加するバイアス電圧として、パルス変調された直流電圧（以下、「変調直流電圧」という）を発生する。図４は、パルス変調された直流電圧を示す図である。図４に示すように、変調直流電圧は、電圧値が高レベルをとる期間ＴＨと低レベルをとる期間ＴＬが交互に繰り返す電圧である。変調直流電圧は、例えば、０〜１２００［Ｖ］の範囲内の電圧値に設定され得る。変調直流電圧の高レベルの電圧値は、当該電圧値の範囲内において設定される電圧値であり、変調直流電圧の高レベルの電圧値は、当該高レベルの電圧値よりも低い電圧値である。図４に示すように、期間ＴＨと期間ＴＨに連続する期間ＴＬとの合計が１周期ＴＣを構成する。また、変調直流電圧のパルス変調の周波数は、１／ＴＣである。パルス変調の周波数は、任意に設定され得るが、イオンの加速を可能とするシースを形成することが可能な周波数であり、例えば、４００［ｋＨｚ］である。また、オン・デューティ比、即ち、１周期ＴＣにおいて期間ＴＨが占める比率は、１０〜９０％の範囲内の比率である。
第２電源２２ｂは、ウエハＷにイオンを引き込むための高周波バイアス電力を保持構造体１８に供給するよう構成されている。この高周波バイアス電力の周波数は、イオンをウエハＷに引き込むのに適した任意の周波数であり、４００［ｋＨｚ］以上１３［ＭＨｚ］以下が望ましく、例えば、４００［ｋＨｚ］である。プラズマ処理装置１０では、第１電源２２ａからの変調直流電圧と第２電源２２ｂからの高周波バイアス電力を選択的に保持構造体１８に供給することができる。変調直流電圧と高周波バイアス電力の選択的な供給は、制御部Ｃｎｔによって制御され得る。
制御部Ｃｎｔは、例えば、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータである。制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。プラズマ処理装置１０の各部は、制御部Ｃｎｔからの制御信号により制御される。制御部Ｃｎｔは、特に、図１の流れ図に示す方法ＭＴを、プラズマ処理装置１０の各部を用いて、実行する。
以下、ガス供給系１４、プラズマ源１６、保持構造体１８のそれぞれについて説明する。
［ガス供給系］
ガス供給系１４は、上述したようにガス供給部１４ａを有している。ガス供給部１４ａは、一以上のガス吐出孔１４ｅを介して処理容器１２内に処理ガスを供給する。図２においては、ガス吐出孔１４ｅの個数は、「１」であるが、複数のガス吐出孔１４ｅが設けられていてもよい。複数のガス吐出孔１４ｅは、軸線ＰＸに対して周方向に均等に配列されていてもよい。
ガス供給部１４ａは、一以上のガスソース、一以上の流量制御器、一以上のバルブを有し得る。したがって、ガス供給部１４ａの一以上のガスソースからの処理ガスの流量は調整可能となっている。ガス供給部１４ａからの処理ガスの流量および当該処理ガスの供給のタイミングは、制御部Ｃｎｔによって個別に調整される。
［プラズマ源］
図５は、一実施形態のプラズマ源を示す図であり、図２のＹ方向から視たプラズマ源を示す図である。また、図６は、一実施形態のプラズマ源を示す図であり、鉛直方向から視たプラズマ源を示している。図２および図５に示すように、処理容器１２の天部には開口が設けられており、当該開口は、誘電体板１９４によって閉じられている。誘電体板１９４は、板状体であり、石英ガラス、またはセラミックから構成されている。プラズマ源１６は、この誘電体板１９４上に設けられている。
より具体的には、図５および図６に示すように、プラズマ源１６は、高周波アンテナ１４０、およびシールド部材１６０を有している。高周波アンテナ１４０は、シールド部材１６０によって覆われている。一実施形態では、高周波アンテナ１４０は、内側アンテナ素子１４２Ａ、および外側アンテナ素子１４２Ｂを含んでいる。内側アンテナ素子１４２Ａは、外側アンテナ素子１４２Ｂよりも軸線ＰＸの近くに設けられている。換言すると、外側アンテナ素子１４２Ｂは、内側アンテナ素子１４２Ａを囲むように、内側アンテナ素子１４２Ａの外側に設けられている。内側アンテナ素子１４２Ａおよび外側アンテナ素子１４２Ｂの各々は、例えば銅、アルミニウム、ステンレス等の導体から構成されており、軸線ＰＸを中心に螺旋状に延在している。
内側アンテナ素子１４２Ａおよび外側アンテナ素子１４２Ｂは共に、複数の挟持体１４４に挟持されて一体となっている。複数の挟持体１４４は、例えば、棒状の部材であり、軸線ＰＸに対して放射状に配置されている。
シールド部材１６０は、内側シールド壁１６２Ａおよび外側シールド壁１６２Ｂを有している。内側シールド壁１６２Ａは、鉛直方向に延在する筒形状を有しており、内側アンテナ素子１４２Ａと外側アンテナ素子１４２Ｂの間に設けられている。この内側シールド壁１６２Ａは、内側アンテナ素子１４２Ａを囲んでいる。また、外側シールド壁１６２Ｂは、鉛直方向に延在する筒形状を有しており、外側アンテナ素子１４２Ｂを囲むように設けられている。
内側アンテナ素子１４２Ａ上には、内側シールド板１６４Ａが設けられている。内側シールド板１６４Ａは、円盤形状を有しており、内側シールド壁１６２Ａの開口を塞ぐように設けられている。また、外側アンテナ素子１４２Ｂ上には、外側シールド板１６４Ｂが設けられている。外側シールド板１６４Ｂは、環状板であり、内側シールド壁１６２Ａと外側シールド壁１６２Ｂとの間の開口を塞ぐように設けられている。
内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂにはそれぞれ、高周波電源１５０Ａ、高周波電源１５０Ｂが接続されている。高周波電源１５０Ａおよび高周波電源１５０Ｂは、プラズマ生成用の高周波電源である。高周波電源１５０Ａおよび高周波電源１５０Ｂは、内側アンテナ素子１４２Ａおよび外側アンテナ素子１４２Ｂのそれぞれに、同じ周波数または異なる周波数の高周波電力を供給する。例えば、内側アンテナ素子１４２Ａに高周波電源１５０Ａから所定の周波数（例えば４０［ＭＨｚ］）の高周波電力を所定のパワーで供給すると、処理容器１２内に形成された誘導磁界によって、処理容器１２内に導入された処理ガスが励起され、ウエハＷ上の中央部にドーナツ型のプラズマが生成される。また、外側アンテナ素子１４２Ｂに高周波電源１５０Ｂから所定の周波数（例えば６０［ＭＨｚ］）の高周波を所定のパワーで供給すると、処理容器１２内に形成された誘導磁界によって、処理容器１２内に導入された処理ガスが励起され、ウエハＷ上の周縁部に別のドーナツ型のプラズマが生成される。これらのプラズマによって、処理ガスからラジカルが生成される。
なお、高周波電源１５０Ａおよび高周波電源１５０Ｂから出力される高周波電力の周波数は、上述した周波数に限られるものではない。例えば、高周波電源１５０Ａおよび高周波電源１５０Ｂから出力される高周波電力の周波数は、１３．５６［ＭＨｚ］、２７［ＭＨｚ］、４０「ＭＨｚ」、６０［ＭＨｚ］といった様々な周波数であってもよい。但し、高周波電源１５０Ａおよび高周波電源１５０Ｂから出力される高周波に応じて内側アンテナ素子１４２Ａおよび外側アンテナ素子１４２Ｂの電気的長さを調整する必要がある。
このプラズマ源１６は、１［ｍＴｏｒｒ］（０．１３３３［Ｐａ］）の圧力の環境下においても処理ガスのプラズマを着火することが可能である。低圧環境下では、プラズマ中のイオンの平均自由行程が大きくなる。したがって、希ガス原子のイオンのスパッタリングによるエッチングが可能となる。また、低圧環境下では、エッチングされた物質がウエハＷに再付着することを抑制しつつ、当該物質を排気することが可能である。
［保持構造体］
図７および図８は、一実施形態に係る保持構造体を示す断面図である。図７には、Ｙ方向（図２参照）から視た保持構造体の断面図が示されており、図８には、Ｘ方向（図２参照）から視た保持構造体の断面図が示されている。図７および図８に示すように、保持構造体１８は、保持部３０、容器部４０、および傾斜軸部５０を有している。
保持部３０は、ウエハＷを保持し、第２軸線ＡＸ２中心に回転することによって、ウエハＷを回転させる機構である。なお、上述したように、第２軸線ＡＸ２は、保持構造体１８が傾斜していない状態では、軸線ＰＸと一致する。この保持部３０は、静電チャック３２、下部電極３４、回転軸部３６、および絶縁部材３５を有している。
静電チャック３２は、その上面においてウエハＷを保持するように構成されている。静電チャック３２は、第２軸線ＡＸ２をその中心軸線とする略円盤形状を有しており、絶縁膜の内層として設けられた電極膜を有している。静電チャック３２は、電極膜に電圧が印加されることにより、静電力を発生する。この静電力により、静電チャック３２は、その上面に載置されたウエハＷを吸着する。この静電チャック３２とウエハＷとの間には、Ｈｅガスといった伝熱ガスが供給されるようになっている。また、静電チャック３２内には、ウエハＷを加熱するためのヒータが内蔵されていてもよい。かかる静電チャック３２は、下部電極３４上に設けられている。
下部電極３４は、第２軸線ＡＸ２をその中心軸線とする略円盤形状を有している。一実施形態では、下部電極３４は、第１部分３４ａおよび第２部分３４ｂを有している。第１部分３４ａは、第２軸線ＡＸ２に沿って延在する下部電極３４の中央側の部分であり、第２部分３４ｂは、第１部分３４ａよりも第２軸線ＡＸ２から離れて、即ち、第１部分３４ａよりも外側で延在する部分である。第１部分３４ａの上面および第２部分３４ｂの上面は連続しており、第１部分３４ａの上面および第２部分３４ｂの上面によって下部電極３４の略平坦な上面が構成されている。この下部電極３４の上面には、静電チャック３２が接している。また、第１部分３４ａは、第２部分３４ｂよりも下方に突出して、円柱状をなしている。即ち、第１部分３４ａの下面は、第２部分３４ｂの下面よりも下方において延在している。この下部電極３４は、アルミニウムといった導体から構成されている。下部電極３４は、上述したバイアス電力供給部２２と電気的に接続される。即ち、下部電極３４には、第１電源２２ａからの変調直流電圧、および第２電源２２ｂからの高周波バイアス電力が選択的に供給可能となっている。また、下部電極３４には、冷媒流路３４ｆが設けられている。この冷媒流路３４ｆに冷媒が供給されることにより、ウエハＷの温度が制御されるようになっている。この下部電極３４は、絶縁部材３５上に設けられている。
絶縁部材３５は、石英、アルミナといった絶縁体から構成されており、中央において開口した略円盤形状を有している。一実施形態では、絶縁部材３５は、第１部分３５ａおよび第２部分３５ｂを有している。第１部分３５ａは、絶縁部材３５の中央側の部分であり、第２部分３５ｂは、第１部分３５ａよりも第２軸線ＡＸ２から離れて、即ち、第１部分３５ａよりも外側で延在する部分である。第１部分３５ａの上面は、第２部分３５ｂの上面よりも下方で延在しており、また、第１部分３５ａの下面も第２部分３５ｂの下面よりも下方で延在している。絶縁部材３５の第２部分３５ｂの上面は、下部電極３４の第２部分３４ｂの下面に接している。一方、絶縁部材３５の第１部分３５ａの上面は、下部電極３４の下面から離間している。
回転軸部３６は、略円柱形状を有しており、下部電極３４の下面に結合されている。具体的には、下部電極３４の第１部分３４ａの下面に結合されている。回転軸部３６の中心軸線は、第２軸線ＡＸ２と一致している。この回転軸部３６に対して回転力が与えられることにより、保持部３０が回転するようになっている。
このような種々の要素によって構成される保持部３０は、容器部４０と共に保持構造体１８の内部空間として中空の空間を形成している。容器部４０は、上側容器部４２、および外側容器部４４を含んでいる。上側容器部４２は、略円盤形状を有している。上側容器部４２の中央には、回転軸部３６が通る貫通孔が形成されている。この上側容器部４２は、絶縁部材３５の第２部分３５ｂの下方において、第２部分３５ｂに対して僅かな間隙を提供するように設けられている。また、上側容器部４２の下面周縁には、外側容器部４４の上端が結合している。外側容器部４４は、下端において閉塞された略円筒形状を有している。
容器部４０と回転軸部３６との間には、磁性流体シール部５２が設けられている。磁性流体シール部５２は、内輪部５２ａおよび外輪部５２ｂを有している。内輪部５２ａは、回転軸部３６と同軸に延在する略円筒形状を有しており、回転軸部３６に対して固定されている。また、内輪部５２ａの上端部は、絶縁部材３５の第１部分３５ａの下面に結合している。この内輪部５２ａは、回転軸部３６と共に第２軸線ＡＸ２中心に回転するようになっている。外輪部５２ｂは、略円筒形状を有しており、内輪部５２ａの外側において内輪部５２ａと同軸に設けられている。外輪部５２ｂの上端部は、上側容器部４２の中央側部分の下面に結合している。これら内輪部５２ａと外輪部５２ｂとの間には、磁性流体５２ｃが介在している。また、磁性流体５２ｃの下方において、内輪部５２ａと外輪部５２ｂとの間には、軸受５３が設けられている。この磁性流体シール部５２は、保持構造体１８の内部空間を気密に封止する封止構造を提供している。この磁性流体シール部５２により、保持構造体１８の内部空間は、プラズマ処理装置１０の空間Ｓから分離される。なお、プラズマ処理装置１０では、保持構造体１８の内部空間は大気圧に維持される。
一実施形態では、磁性流体シール部５２と回転軸部３６との間に、第１部材３７および第２部材３８が設けられている。第１部材３７は、回転軸部３６の外周面の一部分、即ち、後述する第３筒状部３６ｄの上側部分の外周面および下部電極３４の第１部分３４ａの外周面に沿って延在する略円筒形状を有している。また、第１部材３７の上端は、下部電極３４の第２部分３４ｂの下面に沿って延在する環状板形状を有している。この第１部材３７は、第３筒状部３６ｄの上側部分の外周面、並びに、下部電極３４の第１部分３４ａの外周面および第２部分３４ｂの下面に接している。
第２部材３８は、回転軸部３６の外周面、即ち、第３筒状部３６ｄの外周面、および第１部材３７の外周面に沿って延在する略円筒形状を有している。第２部材３８の上端は、絶縁部材３５の第１部分３５ａの上面に沿って延在する環状板形状を有している。第２部材３８は、第３筒状部３６ｄの外周面、第１部材３７の外周面、絶縁部材３５の第１部分３５ａの上面、および、磁性流体シール部５２の内輪部５２ａの内周面に接している。この第２部材３８と絶縁部材３５の第１部分３５ａの上面との間には、Ｏリングといった封止部材３９ａが介在している。また、第２部材３８と磁性流体シール部５２の内輪部５２ａの内周面との間には、Ｏリングといった封止部材３９ｂおよび封止部材３９ｃが介在している。かかる構造により、回転軸部３６と磁性流体シール部５２の内輪部５２ａとの間が封止される。これにより、回転軸部３６と磁性流体シール部５２との間に間隙が存在していても、保持構造体１８の内部空間が、プラズマ処理装置１０の空間Ｓから分離される。
外側容器部４４には、第１軸線ＡＸ１に沿って開口が形成されている。外側容器部４４に形成された開口には、傾斜軸部５０の内側端部が嵌め込まれている。傾斜軸部５０は、略円筒形状を有しており、その中心軸線は第１軸線ＡＸ１と一致している。傾斜軸部５０は、保持構造体１８と交わっている。傾斜軸部５０は、図２に示すように、処理容器１２の外側まで延在している。傾斜軸部５０の両方の外側端部には、上述した駆動装置２４が結合されている。駆動装置２４は、傾斜軸部５０の両方の外側端部を軸支している。駆動装置２４によって傾斜軸部５０が回転されることにより、保持構造体１８が第１軸線ＡＸ１中心に回動し、その結果、保持構造体１８が軸線ＰＸに対して傾斜するようになっている。保持構造体１８は、軸線ＰＸに対する第２軸線ＡＸ２の傾斜角ＡＮの値φ［度］が−１８０度以上＋１８０度以下［度］の範囲の角度をなすように傾斜され得る（すなわち保持構造体１８が第１軸線ＡＸ１中心に一回転すること（３６０度の回動）が可能である）。
一実施形態では、第１軸線ＡＸ１は、第２軸線ＡＸ２方向における保持構造体１８の中心位置を含んでいる。この実施形態では、傾斜軸部５０は、保持構造体１８の当該中心を通る第１軸線ＡＸ１上で延在している。
別の実施形態では、第１軸線ＡＸ１は、第２軸線ＡＸ２方向における保持構造体１８の中心と保持部３０の上面との間の位置を含んでいる。即ち、この実施形態では、傾斜軸部５０は、保持構造体１８の中心よりも保持部３０側に偏った位置で延在している。この実施形態によれば、保持構造体１８の傾斜時に、プラズマ源１６からウエハＷの各位置までの距離差を低減することができる。したがって、エッチングの面内均一性が更に向上される。
更に別の実施形態では、第１軸線ＡＸ１は、保持構造体１８の重心を含んでいる。この実施形態では、傾斜軸部５０は、当該重心を含む第１軸線ＡＸ１上で延在している。この実施形態によれば、駆動装置２４に要求されるトルクが小さくなり、当該駆動装置２４の制御が容易となる。
図７および図８に戻り、傾斜軸部５０の内孔には、種々の電気系統用の配線、伝熱ガス用の配管、および、冷媒用の配管が通されている。これらの配線および配管は、回転軸部３６に連結されている。
回転軸部３６は、柱状部３６ａ、第１筒状部３６ｂ、第２筒状部３６ｃ、および第３筒状部３６ｄを有している。柱状部３６ａは、略円柱形状を有しており、第２軸線ＡＸ２上で延在している。柱状部３６ａは、静電チャック３２の電極膜に電圧を印加するための配線である。柱状部３６ａは、スリップリングといったロータリーコネクタ５４を介して配線６０に接続されている。配線６０は、保持構造体１８の内部空間から傾斜軸部５０の内孔を通って、処理容器１２の外部まで延びている。この配線６０は、処理容器１２の外部においてスイッチを介して電源６２（図２参照）に接続されている。
第１筒状部３６ｂは、柱状部３６ａの外側において柱状部３６ａと同軸に設けられている。第１筒状部３６ｂは、下部電極３４に変調直流電圧および高周波バイアス電力を供給するための配線である。第１筒状部３６ｂは、ロータリーコネクタ５４を介して配線６４に接続されている。配線６４は、保持構造体１８の内部空間から傾斜軸部５０の内孔を通って、処理容器１２の外部まで延びている。この配線６４は、処理容器１２の外部においてバイアス電力供給部２２の第１電源２２ａおよび第２電源２２ｂに接続されている。なお、第２電源２２ｂと配線６４との間には、インピーダンスマッチング用の整合器が設けられ得る。
第２筒状部３６ｃは、第１筒状部３６ｂの外側において第１筒状部３６ｂと同軸に設けられている。一実施形態では、上述のロータリーコネクタ５４内には軸受５５が設けられており、軸受５５は第２筒状部３６ｃの外周面に沿って延在している。この軸受５５は、第２筒状部３６ｃを介して回転軸部３６を支持している。上述した軸受５３は回転軸部３６の上側部分を支持しているのに対して、軸受５５は回転軸部３６の下側部分を支持している。このように二つの軸受５３および軸受５５によって、回転軸部３６がその上側部分および下側部分の双方において支持されるので、回転軸部３６を第２軸線ＡＸ２中心に安定して回転させることが可能である。
第２筒状部３６ｃには、伝熱ガス供給用のガスラインが形成されている。このガスラインは、スイベルジョイントといった回転継手を介して配管６６に接続されている。配管６６は、保持構造体１８の内部空間から傾斜軸部５０の内孔を通って、処理容器１２の外部まで延びている。この配管６６は、処理容器１２の外部において伝熱ガスのソース６８（図２参照）に接続されている。
第３筒状部３６ｄは、第２筒状部３６ｃの外側において第２筒状部３６ｃと同軸に設けられている。この第３筒状部３６ｄには、冷媒流路３４ｆに冷媒を供給する得ための冷媒供給ライン、および冷媒流路３４ｆに供給された冷媒を回収する冷媒回収ラインが形成されている。冷媒供給ラインは、スイベルジョイントといった回転継手７０を介して配管７２に接続されている。また、冷媒回収ラインは回転継手７０を介して配管７４に接続されている。配管７２および配管７４は、保持構造体１８の内部空間から傾斜軸部５０の内孔を通って、処理容器１２の外部まで延びている。そして、配管７２および配管７４は、処理容器１２の外部においてチラーユニット７６（図２参照）に接続されている。
また、図８に示すように、保持構造体１８の内部空間には、回転モータ７８が設けられている。回転モータ７８は、回転軸部３６を回転させるための駆動力を発生する。一実施形態では、回転モータ７８は、回転軸部３６の側方に設けられている。この回転モータ７８は、回転軸部３６に取り付けられたプーリ８０に伝導ベルト８２を介して連結されている。これにより、回転モータ７８の回転駆動力が回転軸部３６に伝達され、保持部３０が第２軸線ＡＸ２中心に回転する。保持部３０の回転数は、例えば、５０［ｒｐｍ］以下の範囲内にある。例えば、保持部３０は、プロセス中に１０［ｒｍｐ］の回転数で回転される。なお、回転モータ７８に電力を供給するための配線は、傾斜軸部５０の内孔を通って処理容器１２の外部まで引き出され、処理容器１２の外部に設けられたモータ用電源に接続される。以下の説明において、特に言及しない限り、保持部３０の回転数［ｒｐｍ］は同一の値（例えば１０［ｒｐｍ］）であるとする。
このように、保持構造体１８は、大気圧に維持可能な内部空間に多様な機構を設けることが可能である。また、保持構造体１８は、その内部空間に収めた機構と処理容器１２の外部に設けた電源、ガスソース、チラーユニット等の装置とを接続するための配線または配管を処理容器１２の外部まで引き出すことが可能であるように構成されている。なお、上述した配線および配管に加えて、処理容器１２の外部に設けられたヒータ電源と静電チャック３２に設けられたヒータとを接続する配線が、保持構造体１８の内部空間から処理容器１２の外部まで傾斜軸部５０の内孔を介して引き出されていてもよい。
［被処理体を処理する方法］
以下、一実施形態に係る被処理体を処理する方法を説明する。図１は、一実施形態に係る被処理体を処理する方法（方法ＭＴ）の一例を示す流れ図である。方法ＭＴの工程ＳＴ１は、処理対象となるウエハＷをプラズマ処理装置１０の保持構造体１８に保持するようにウエハＷを準備する。ウエハＷは、異方性エッチングが支配的な層と、等方性エッチングが支配的な層とを備える。
工程ＳＴ１に引き続く工程ＳＴ２（第１の工程）では、第１の向きＶＬ１と第２の向きＶＬ２とが第１の角度φ１に維持された状態（φ＝φ１）において、ウエハＷが保持構造体１８によって保持されている処理容器１２内でラズマを発生させる。工程ＳＴ２に引く続く工程ＳＴ３（第２の工程）では、第１の向きＶＬ１と第２の向きＶＬ２とが第２の角度φ２に維持された状態（φ＝φ２）において、ウエハＷが保持構造体１８によって保持されている処理容器１２内でラズマを発生させる。
第１の角度φ１および第２の角度φ２は、−１８０度以上＋１８０度以下である。第１の角度φ１の絶対値と第２の角度φ２の絶対値とは異なる。第１の角度φ１および第２の角度φ２のうち、絶対値の小さいほうの角度は、−３０度以上＋３０度以下の範囲にあり、絶対値の大きいほうの角度は、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある。
ウエハＷに対して異方性エッチングを施す場合には、第１の向きＶＬ１と第２の向きＶＬ２との間の角度（傾斜角ＡＮ）の値φを３０度以上＋３０度以下の範囲とする。
ウエハＷに対して等方性エッチングを施す場合には、第１の向きＶＬ１と第２の向きＶＬ２との間の角度（傾斜角ＡＮ）の値φを−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲とする。
（実施例１）
上記した方法ＭＴは、図１０の（ａ）部に示すウエハＷ１の多層膜をエッチングする場合に適用され得る。図９に示す方法ＭＴ１は、上記した方法ＭＴの一例であり、ウエハＷ１を処理する。図１０の（ａ）〜（ｃ）部に示すウエハＷ１（被処理体）は、上記したウエハＷの一例である。
図１０の（ａ）部に示すウエハＷ１は、３Ｄ‐ＮＡＮＤ素子の作製に用いられるウエハである。ウエハＷ１は、基体ＬＢ、積層領域ＬＡ、マスクＬＭを備える。積層領域ＬＡは、窒化物領域Ｌ１１、複数のポリシリコン領域Ｌ２１（複数の第１の層）、複数の酸化物領域Ｌ３１（複数の第２の層）を備える。積層領域ＬＡの窒化物領域Ｌ１１は、一層のみから成る。マスクＬＭは、有機材料から構成されており、例えば、レジストマスクである。窒化物領域Ｌ１１の材料は、例えば、ＳｉＮであり得る。ポリシリコン領域Ｌ２１は、酸化物領域Ｌ３１と比較して等方性エッチングが支配的な層である。ポリシリコン領域Ｌ２１の材料は、アモルファスシリコンであり得る。酸化物領域Ｌ３１の材料は、例えば、ＳｉＯ２であり得る。
基体ＬＢ上に積層領域ＬＡが設けられている。基体ＬＢ上に積層領域ＬＡの酸化物領域Ｌ３１が配置されている。積層領域ＬＡにおいて、ポリシリコン領域Ｌ２１と酸化物領域Ｌ３１とは、積層方向に沿って交互に積層されている。積層領域ＬＡ上にマスクＬＭが設けられている。積層領域ＬＡにおいて、窒化物領域Ｌ１１は、ポリシリコン領域Ｌ２１上に配置されている。マスクＬＭは、積層領域ＬＡの窒化物領域Ｌ１１上に配置されている。
図９に示す方法ＭＴ１は、工程ＳＴ１１、工程ＳＴ２１、および工程ＳＴ３１を備える。工程ＳＴ１１は、図１に示す工程ＳＴ１に対応する。工程ＳＴ２１は、図１に示す工程ＳＴ２に対応する。工程ＳＴ３１は、図１に示す工程ＳＴ３に対応する。まず、方法ＭＴ１の工程ＳＴ１１は、処理対象となる図１０の（ａ）部に示すウエハＷ１をプラズマ処理装置１０の保持構造体１８に保持するように、ウエハＷを準備する。
工程ＳＴ１１に引き続く工程ＳＴ２１（第１の工程）では、図１０の（ｂ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第１の角度φ１に維持された状態（φ＝φ１）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第１の角度φ１を、異方性エッチングに好適な−３０度以上＋３０度以下の範囲に維持した状態において、マスクＬＭを用いて積層方向に積層領域ＬＡをエッチングし、当該エッチングによって積層領域ＬＡ内に溝ＴＬ１を形成する。
工程ＳＴ２１に引き続く工程ＳＴ３１（第２の工程）では、図１０の（ｃ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第２の角度φ２に維持された状態（φ＝φ２）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第２の角度φ２を、等方性エッチングに好適な−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲に維持した状態において、溝ＴＬ１の内側に露出したポリシリコン領域Ｌ２１をエッチングする。第１の角度φ１の絶対値は、第２の角度φ２の絶対値よりも小さい。ポリシリコン領域Ｌ２１は、酸化物領域Ｌ３１と比較して等方性エッチングが支配的な層であるので、工程ＳＴ３１では、ポリシリコン領域Ｌ２１と酸化物領域Ｌ３１のうち、比較的に高い選択比で、ポリシリコン領域Ｌ２１のみが選択的にエッチングされ得る。
工程ＳＴ２１，ＳＴ３１のプロセス条件の実施例を示す。
＜工程ＳＴ２１＞
工程ＳＴ２１では、処理容器１２にＨ２ガス、ＣＦ４ガス、ＣＨＦ３ガス、および、ＮＦ３ガスを導入し、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。工程ＳＴ２１では、高アスペクト比の加工が必要なので、第２電源２２ｂによって、例えば３［ＭＨｚ］の周波数で４０００［Ｗ］の電力を印加する。
＜工程ＳＴ３１＞
工程ＳＴ３１では、ポリシリコン領域Ｌ２１をエッチングするために、等方性エッチングが必要となる。具体的には、工程ＳＴ３１では、処理容器１２にＮＦ３ガス、Ａｒガス、および、Ｏ２ガスを導入し、圧力を例えば高圧の４００［ｍＴ］に保ち、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。なお、工程ＳＴ３１では、等方性エッチングを行うために、バイアス電圧を印加しない、または、低電圧のバイアス電圧を印加する。例えば、工程ＳＴ３１では、第１電源２２ａおよび第２電源２２ｂのそれぞれによって、０［Ｖ］の電圧と０［Ｗ］の電力とを印加して、エッチング処理を行う。
（実施例２）
上記した方法ＭＴは、図１２の（ａ）部に示すウエハＷ２の多層膜をエッチングする場合に適用され得る。図１１に示す方法ＭＴ２は、上記した方法ＭＴの一例であり、ウエハＷ２を処理する。図１２の（ａ）〜（ｃ）部に示すウエハＷ２（被処理体）は、上記したウエハＷの一例である。
図１２の（ａ）部に示すウエハＷ２は、３Ｄ‐ＮＡＮＤ素子の作製に用いられるウエハである。ウエハＷ２は、基体ＬＢ、積層領域ＬＡ、マスクＬＭを備える。積層領域ＬＡは、シリコン酸窒化領域Ｌ１２、アモルファスカーボン領域Ｌ２２、複数の窒化物領域Ｌ３２（複数の第１の層）、複数の酸化物領域Ｌ４２（複数の第２の層）を備える。積層領域ＬＡにおいて、シリコン酸窒化領域Ｌ１２は、一層のみから成る。積層領域ＬＡにおいて、アモルファスカーボン領域Ｌ２２は、一層のみから成る。シリコン酸窒化領域Ｌ１２の材料は、例えば、ＳｉＯＮであり得る。アモルファスカーボン領域Ｌ２２の材料は、アモルファス・カーボンから成る。窒化物領域Ｌ３２は、酸化物領域Ｌ４２と比較して等方性エッチングが支配的な層である。窒化物領域Ｌ３２の材料は、例えば、ＳｉＮであり得る。酸化物領域Ｌ４２の材料は、例えば、ＳｉＯ２であり得る。
基体ＬＢ上に積層領域ＬＡが設けられている。基体ＬＢ上に積層領域ＬＡの窒化物領域Ｌ３２が配置されている。積層領域ＬＡにおいて、窒化物領域Ｌ３２と酸化物領域Ｌ４２とは、積層方向に沿って交互に積層されている。積層領域ＬＡ上にマスクＬＭが設けられている。積層領域ＬＡにおいて、アモルファスカーボン領域Ｌ２２は、窒化物領域Ｌ３２上に配置されている。積層領域ＬＡにおいて、シリコン酸窒化領域Ｌ１２は、アモルファスカーボン領域Ｌ２２上に配置されている。マスクＬＭは、積層領域ＬＡのシリコン酸窒化領域Ｌ１２上に配置されている。
図１１に示す方法ＭＴ２は、工程ＳＴ１２、工程ＳＴ２２、および工程ＳＴ３２を備える。工程ＳＴ１２は、図１に示す工程ＳＴ１に対応する。工程ＳＴ２２は、図１に示す工程ＳＴ２に対応する。工程ＳＴ３２は、図１に示す工程ＳＴ３に対応する。まず、方法ＭＴ２の工程ＳＴ１２は、処理対象となる図１２の（ａ）部に示すウエハＷ２をプラズマ処理装置１０の保持構造体１８に保持するように、ウエハＷを準備する。
工程ＳＴ１２に引き続く工程ＳＴ２２（第１の工程）では、図１２の（ｂ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第１の角度φ１に維持された状態（φ＝φ１）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第１の角度φ１を、異方性エッチングに好適な−３０度以上＋３０度以下の範囲に維持した状態において、マスクＬＭを用いて積層方向に積層領域ＬＡをエッチングし、当該エッチングによって積層領域ＬＡ内に溝ＴＬ２を形成する。
工程ＳＴ２２に引き続く工程ＳＴ３２（第２の工程）では、図１２の（ｃ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第２の角度φ２に維持された状態（φ＝φ２）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第２の角度φ２を、等方性エッチングに好適な−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲に維持した状態において、溝ＴＬ２の内側に露出した窒化物領域Ｌ３２をエッチングする。第１の角度φ１の絶対値は、第２の角度φ２の絶対値よりも小さい。窒化物領域Ｌ３２は、酸化物領域Ｌ４２と比較して等方性エッチングが支配的な層であるので、工程ＳＴ３２では、窒化物領域Ｌ３２と酸化物領域Ｌ４２のうち、比較的に高い選択比で、窒化物領域Ｌ３２のみが選択的にエッチングされ得る。
工程ＳＴ２２，ＳＴ３２のプロセス条件の実施例を示す。
＜工程ＳＴ２２＞
工程ＳＴ２２では、材料が異なる複数の領域が積層された積層領域ＬＡをエッチングするために、各領域ごとに処理をする。シリコン酸窒化領域Ｌ１２をエッチングする場合には、処理容器１２にＣＦ４ガス、ＣＨＦ３ガス、および、Ｏ２ガスを導入し、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。更に、第２電源２２ｂを用いてバイアス電力を印加する。アモルファスカーボン領域Ｌ２２をエッチングする場合には、処理容器１２にＯ２ガスおよびＣＯＳガスを導入し、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。更に、第２電源２２ｂを用いてバイアス電力を印加する。窒化物領域Ｌ３２と酸化物領域Ｌ４２とをエッチングする場合には、窒化物領域Ｌ３２および酸化物領域Ｌ４２のそれぞれに対するエッチング条件で処理容器１２にＣ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、Ａｒガス、および、Ｏ２ガスを導入し、窒化物領域Ｌ３２および酸化物領域Ｌ４２のそれぞれに対するエッチング条件で高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。更に、窒化物領域Ｌ３２および酸化物領域Ｌ４２のそれぞれに対するエッチング条件で第２電源２２ｂを用いてバイアス電力を印加する。工程ＳＴ２２における窒化物領域Ｌ３２および酸化物領域Ｌ４２に対するエッチングでは、サイクルエッチングの方式を用いる。また、工程ＳＴ２２で行うエッチングでは、高アスペクト比の加工が必要となるので、第２電源２２ｂによって、例えば３［ＭＨｚ］の周波数で５０００［Ｗ］のバイアス電力を印加する。
＜工程ＳＴ３２＞
工程ＳＴ３２は、窒化物領域Ｌ３２をエッチングするために、等方性エッチングが必要となる。具体的には、工程ＳＴ３２では、処理容器１２にＮＦ３ガス、Ａｒガス、および、Ｏ２ガスを導入し、圧力を例えば高圧の４００［ｍＴ］に保ち、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。なお、工程ＳＴ３２では、等方性エッチングを行うために、バイアス電圧を印加しない、または、低電圧のバイアス電圧を印加する。例えば、工程ＳＴ３２では、第１電源２２ａおよび第２電源２２ｂのそれぞれによって、０［Ｖ］の電圧と０［Ｗ］の電力とを印加して、エッチング処理を行う。
（実施例３）
上記した方法ＭＴは、図１４の（ａ）部に示すウエハＷ３の多層膜をエッチングする場合に適用され得る。図１３に示す方法ＭＴ３は、上記した方法ＭＴの一例であり、ウエハＷ３を処理する。図１４の（ａ）〜（ｃ）部に示すウエハＷ３（被処理体）は、上記したウエハＷの一例である。
ウエハＷ３は、基体ＬＢ、積層領域ＬＡ、マスクＬＭを備える。積層領域ＬＡは、反射防止膜Ｌ１３、有機膜Ｌ２３、被エッチング層Ｌ３３を備える。マスクＬＭは、反射防止膜Ｌ１３と比較して等方性エッチングが支配的な層である。反射防止膜Ｌ１３の材料は、例えば、酸化シリコンを含有し得る。有機膜Ｌ２３は、例えば、炭素またはシリコンを含む層であり、ＳＯＨ（スピンオンハードマスク）層であり得る。被エッチング層Ｌ３３は、酸化シリコン（ＳｉＯ２）から構成される絶縁膜であり得る。
基体ＬＢ上に積層領域ＬＡが設けられている。基体ＬＢ上に積層領域ＬＡの被エッチング層Ｌ３３が配置されている。積層領域ＬＡにおいて、有機膜Ｌ２３は、被エッチング層Ｌ３３上に配置されている。積層領域ＬＡにおいて、反射防止膜Ｌ１３は、有機膜Ｌ２３上に配置されている。積層領域ＬＡ上にマスクＬＭが設けられている。マスクＬＭは、積層領域ＬＡの反射防止膜Ｌ１３上に配置されている。
図１３に示す方法ＭＴ３は、工程ＳＴ１３、工程ＳＴ２３、および工程ＳＴ３３を備える。工程ＳＴ１３は、図１に示す工程ＳＴ１に対応する。工程ＳＴ２３は、図１に示す工程ＳＴ２に対応する。工程ＳＴ３３は、図１に示す工程ＳＴ３に対応する。まず、方法ＭＴ３の工程ＳＴ１３は、処理対象となる図１４の（ａ）部に示すウエハＷ３をプラズマ処理装置１０の保持構造体１８に保持するように、ウエハＷを準備する。
工程ＳＴ１３に引き続く工程ＳＴ２３（第１の工程）では、図１４の（ｂ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第１の角度φ１に維持された状態（φ＝φ１）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第１の角度φ１を、等方性エッチングに好適な−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲に維持した状態において、マスクＬＭの表面を改質する。なお、工程ＳＴ２３では、異方性エッチングが抑制されるので、マスクＬＭに対するエッチングも抑制される。従って、マスクＬＭのマスク長と、マスクＬＭのＬＷＲ（Line Width Roughness）およびＬＥＲ（Line Edge Roughness）とが、共に、工程ＳＴ２３の実施前の状態からの劣化が抑制される。
工程ＳＴ２３に引き続く工程ＳＴ３３（第２の工程）では、図１４の（ｃ）部に示すように、第１の向きＶＬ１と第２の向きＶＬ２とが第２の角度φ２に維持された状態（φ＝φ２）において、保持構造体１８によって保持されたウエハＷ１を、処理容器１２内で発生させたプラズマによってエッチングする。より具体的には、第２の角度φ２を、異方性エッチングに好適な−３０度以上＋３０度以下の範囲に維持した状態において、マスクＬＭを用いて、反射防止膜Ｌ１３をエッチングして、マスクＬＭ１３を形成する。第１の角度φ１の絶対値は、第２の角度φ２の絶対値よりも大きい。
工程ＳＴ２３，ＳＴ３３のプロセス条件の実施例を示す。
＜工程ＳＴ２３＞
工程ＳＴ２３では、マスクＬＭの表面を改質するために、等方的な処理が必要となる。処理容器１２にＨ２ガスおよびＡｒガスを導入し、圧力を例えば５［ｍＴ］に保ち、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。なお、工程ＳＴ２３では、等方的な処理を行うために、バイアス電圧を印加しない、または、低電圧のバイアス電圧を印加する。例えば、工程ＳＴ２３では、第１電源２２ａおよび第２電源２２ｂのそれぞれによって、０［Ｖ］の電圧と０［Ｗ］の電力とを印加して、エッチング処理を行う。
＜工程ＳＴ３３＞
工程ＳＴ３３は、反射防止膜Ｌ１３をエッチングするために、異方性エッチングが必要となる。具体的には、工程ＳＴ３３では、処理容器１２にＣＦ４ガスおよびＡｒガスを導入し、圧力を例えば５［ｍＴ］に保ち、高周波電源１５０Ａおよび高周波電源１５０Ｂを用いて高周波電力を印加しプラズマを生成する。また、工程ＳＴ３３で行うエッチングでは、異方性エッチングが必要となるので、第２電源２２ｂによって、例えば、１３［ＭＨｚ］の周波数で５００［Ｗ］のバイアス電力を印加する。
上記に説明した方法ＭＴでは、工程ＳＴ１と工程ＳＴ２とにおいて、ウエハＷを保持する保持構造体１８の向きが異なるので、各工程においては、処理容器１２内において生じるプラズマによるイオン密度の差が、処理プロセスを複雑化することなく、容易に利用され得る。特に、処理容器１２内において、ガス状態やプラズマ状態等を変化させることなく、保持構造体１８の向きを変えることによって、イオン密度の差が容易に利用可能となる。
また、実施例１の工程ＳＴ２１と工程ＳＴ３１とにおいて、ウエハＷ１を保持する保持構造体１８の向きが異なるので、処理容器１２内におけるイオン密度の差が利用され得ることとなり、従って、保持構造体１８の向きを変えることによって、等方性エッチングが支配的な層に対するエッチングと、異方性エッチングが支配的な層とに対するエッチングとを容易に切り替えることが可能となる。
また、実施例２の工程ＳＴ２２と工程ＳＴ２２とにおいて、ウエハＷ２を保持する保持構造体１８の向きが異なるので、処理容器１２内におけるイオン密度の差が利用され得ることとなり、従って、保持構造体１８の向きを変えることによって、等方性エッチングが支配的な層に対するエッチングと、異方性エッチングが支配的な層とに対するエッチングとを容易に切り替えることが可能となる。
また、実施例３において、等方性エッチングが支配的なマスクＬＭの表面を改質する工程ＳＴ２３では、第１の角度φ１の絶対値は、第２の角度φ２の絶対値よりも大きく、よって、ウエハＷ３が誘電体板１９４の表面１９４ａから遠避けられるので、ウエハＷ３の付近のイオン密度が低くなり、このような工程ＳＴ２３の実施によるマスクＬＭの形状の劣化が、回避され得る。
また、処理容器１２内において生じるプラズマによるイオン密度の差は、保持構造体１８に係る第１の向きＶＬ１と第２の向きＶＬ２との成す角度が、−３０度以上＋３０度以下の範囲にある場合と、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある場合とで、十分に異なり得る。
また、イオンエネルギーを制御する場合には、従来では、印加電圧の調節のもとでイオン電流を調節することによって処理容器１２内のイオンエネルギーを制御するが、当該印加電圧をゼロにしてもイオンエネルギーはゼロにはならずに、処理容器１２内の上部のプラズマポテンシャルの存在等の影響によって、例えば４．２［ｅＶ］程度がイオンエネルギーの下限値となるので、イオンエネルギーを当該下限値より低減させるためには例えばイオントラップ板等の部材が必要となる。これに対し、プラズマ処理装置１０を用いて上記した一実施形態に係る方法ＭＴで行われたように、保持構造体１８が第１軸線ＡＸ１の回りに３６０度（−１８０度以上＋１８０以下）の回動が可能であるので、保持構造体１８に保持されているウエハＷの表面ＦＳを連続的に回動することによって、表面ＦＳの位置を、好適な電子密度となる位置に移動させることが容易に可能となる。従って、従来のように印加電圧の調節のもとでイオン電流を調節することなく、保持構造体１８を回動するだけで容易にウエハＷの表面ＦＳ近傍の電子密度を好適な値に設定できる。特に、イオンエネルギーが上記の下限値となっている場合であっても、イオントラップ板等の部材を用いずに、保持構造体１８を例えば±１８０度の程度だけ回動してウエハＷの表面ＦＳを処理容器１２の天井側にある誘電体板１９４の表面１９４ａに対して反対側に向けることによって（ウエハＷの表面ＦＳを表面１９４ａから最も遠い位置に移動させることによって）、表面ＦＳの近傍におけるイオンエネルギーを当該下限値よりも低減させることが可能となる。このように、プラズマ処理装置１０を用いて、上記した一実施形態に係る方法ＭＴで行われたように、保持構造体１８を第１軸線ＡＸ１の回りに−１８０度〜＋１８０度の範囲で連続して回動することによって、保持構造体１８に保持されたウエハＷの表面ＦＳの近傍のイオンエネルギーを、従来の下限値を下回る値（例えば、２〜３ｅＶ近傍、更には、ゼロｅＶ近傍）に至るまで、連続的に調節が可能となる。イオンエネルギーを、上記下限値を下回る値に容易に設定できるので、例えばフッ素プラズマによるＳｉ膜とＳｉＯ２膜とに対するエッチングにおいて、高選択比が容易に実現され得る。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１０…プラズマ処理装置、１２…処理容器、１２ａ…中間部分、１２ｅ…排気口、１４…ガス供給系、１４０…高周波アンテナ、１４２Ａ…内側アンテナ素子、１４２Ｂ…外側アンテナ素子、１４４…挟持体、１４ａ…ガス供給部、１４ｅ…ガス吐出孔、１５０Ａ…高周波電源、１５０Ｂ…高周波電源、１６…プラズマ源、１６０…シールド部材、１６２Ａ…内側シールド壁、１６２Ｂ…外側シールド壁、１６４Ａ…内側シールド板、１６４Ｂ…外側シールド板、１８…保持構造体、１９４…誘電体板、１９４ａ…表面、２０…排気系、２０ａ…自動圧力制御器、２０ｂ…ターボ分子ポンプ、２０ｃ…ドライポンプ、２０ｄ…バルブ、２０ｅ…バルブ、２２…バイアス電力供給部、２２ａ…第１電源、２２ｂ…第２電源、２４…駆動装置、２６…整流部材、２６ａ…上部、２６ｂ…下部、３０…保持部、３２…静電チャック、３４…下部電極、３４ａ…第１部分、３４ｂ…第２部分、３４ｆ…冷媒流路、３５…絶縁部材、３５ａ…第１部分、３５ｂ…第２部分、３６…回転軸部、３６ａ…柱状部、３６ｂ…第１筒状部、３６ｃ…第２筒状部、３６ｄ…第３筒状部、３７…第１部材、３８…第２部材、３９ａ…封止部材、３９ｂ…封止部材、３９ｃ…封止部材、４０…容器部、４２…上側容器部、４４…外側容器部、５０…傾斜軸部、５２…磁性流体シール部、５２ａ…内輪部、５２ｂ…外輪部、５２ｃ…磁性流体、５３…軸受、５４…ロータリーコネクタ、５５…軸受、６０…配線、６２…電源、６４…配線、６６…配管、６８…伝熱ガスのソース、７０…回転継手、７２…配管、７４…配管、７６…チラーユニット、７８…回転モータ、８０…プーリ、８２…伝導ベルト、ＡＮ…傾斜角、ＡＸ１…第１軸線、ＡＸ２…第２軸線、ＣＥ…中心、Ｃｎｔ…制御部、ＦＡ１…水平基準面、ＦＡ２…鉛直基準面、ＦＳ…表面、Ｌ１１…窒化物領域、Ｌ１２…シリコン酸窒化領域、Ｌ１３…反射防止膜、Ｌ２１…ポリシリコン領域、Ｌ２２…アモルファスカーボン領域、Ｌ２３…有機膜、Ｌ３１…酸化物領域、Ｌ３２…窒化物領域、Ｌ３３…被エッチング層、Ｌ４２…酸化物領域、ＬＡ…積層領域、ＬＢ…基体、ＬＭ…マスク、ＬＭ１３…マスク、ＭＴ…方法、ＭＴ１…方法、ＭＴ２…方法、ＭＴ３…方法、ＯＲ…原点、ＰＸ…軸線、Ｓ…空間、ＴＣ…１周期、ＴＨ…期間、ＴＬ…期間、ＴＬ１…溝、ＴＬ２…溝、ＶＬ１…第１の向き、ＶＬ２…第２の向き、Ｗ…ウエハ、Ｗ１…ウエハ、Ｗ２…ウエハ、Ｗ３…ウエハ、ＸＯ…交差点。

Claims (4)

  1. プラズマ処理装置を用いて被処理体をエッチングする方法であって、
    前記プラズマ処理装置は、前記被処理体を保持する保持構造体と該保持構造体を収容する処理容器とを備え、
    前記保持構造体は、前記処理容器内において該処理容器に設けられた傾斜軸のまわりに３６０度の回動が可能であり、
    前記傾斜軸は、前記保持構造体と交わっており、
    前記傾斜軸の軸線は、前記処理容器内の天井側に設けられた上部電極の電極板の表面と、前記保持構造体に保持されている前記被処理体の表面とに平行であり、
    前記保持構造体によって保持されている前記被処理体の前記表面と前記電極板の前記表面とが平行となっており且つ互いに向かい合っている状態では、該被処理体の第１の中心軸線と前記処理容器の第２の中心軸線とが重なるとともに、該第１の中心軸線の第１の向きと該第２の中心軸線の第２の向きとが同一となり、
    前記第１の中心軸線は、前記被処理体の前記表面に垂直であり、
    前記第１の向きは、前記被処理体の前記表面の上方に向いており、
    前記第２の中心軸線は、前記電極板の前記表面に垂直であり、
    前記第２の向きは、前記処理容器の底部側から、該処理容器の天井側に設けられた前記電極板に、向いており、
    前記第１の中心軸線は、前記保持構造体が前記傾斜軸のまわりに回動することによって、前記第２の中心軸線に対して傾斜し、
    当該方法は、
    前記第１の向きと前記第２の向きとが第１の角度を成すように維持された状態において、前記被処理体が前記保持構造体によって保持されている前記処理容器内でプラズマを発生させる第１の工程と、
    前記第１の工程の実施後において、前記第１の向きと前記第２の向きとが第２の角度を成すように維持された状態において、前記被処理体が前記保持構造体によって保持されている前記処理容器内でプラズマを発生させる第２の工程と、
    を備え、
    前記第１の角度および前記第２の角度は、−１８０度以上＋１８０度以下であり、
    前記第１の角度の絶対値と前記第２の角度の絶対値とは異なる、
    方法。
  2. 前記被処理体は、積層領域と該積層領域の上に設けられたマスクとを備え、
    前記積層領域は、複数の第１の層と複数の第２の層とを備え、
    前記第１の層と前記第２の層とは、積層方向に沿って交互に積層され、
    前記第１の層は、前記第２の層と比較して等方性エッチングが支配的な層であり、
    前記第１の角度の絶対値は、前記第２の角度の絶対値よりも小さく、
    前記第１の工程では、前記マスクを用いて前記積層方向に前記積層領域をエッチングし、当該エッチングによって前記積層領域内に溝を形成し、
    前記第２の工程では、前記溝の内側に露出した前記第１の層をエッチングする、
    請求項１に記載の方法。
  3. 前記被処理体は、反射防止膜と該反射防止膜上に設けられたマスクとを備え、
    前記第１の角度の絶対値は、前記第２の角度の絶対値よりも大きく、
    前記マスクは、等方性エッチングが支配的な層であり、
    前記第１の工程では、前記マスクの表面を改質し、
    前記第２の工程では、前記マスクを用いて、前記反射防止膜をエッチングする、
    請求項１に記載の方法。
  4. 前記第１の角度および前記第２の角度のうち、絶対値の小さいほうの角度は、−３０度以上＋３０度以下の範囲にあり、絶対値の大きいほうの角度は、−１８０度以上−１５０度以下および＋１５０度以上＋１８０度以下の範囲にある、
    請求項１〜３の何れか一項に記載の方法。
JP2016154663A 2016-08-05 2016-08-05 被処理体を処理する方法 Pending JP2018022830A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016154663A JP2018022830A (ja) 2016-08-05 2016-08-05 被処理体を処理する方法
TW106125025A TWI731126B (zh) 2016-08-05 2017-07-26 處理被處理體之方法
KR1020197006414A KR102462630B1 (ko) 2016-08-05 2017-08-01 피처리체를 처리하는 방법
CN201780047928.7A CN109564872B (zh) 2016-08-05 2017-08-01 处理被处理体的方法
PCT/JP2017/027888 WO2018025855A1 (ja) 2016-08-05 2017-08-01 被処理体を処理する方法
US16/322,863 US11056370B2 (en) 2016-08-05 2017-08-01 Method for processing workpiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016154663A JP2018022830A (ja) 2016-08-05 2016-08-05 被処理体を処理する方法

Publications (1)

Publication Number Publication Date
JP2018022830A true JP2018022830A (ja) 2018-02-08

Family

ID=61073786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154663A Pending JP2018022830A (ja) 2016-08-05 2016-08-05 被処理体を処理する方法

Country Status (6)

Country Link
US (1) US11056370B2 (ja)
JP (1) JP2018022830A (ja)
KR (1) KR102462630B1 (ja)
CN (1) CN109564872B (ja)
TW (1) TWI731126B (ja)
WO (1) WO2018025855A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783188A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
JP2020025070A (ja) * 2018-07-30 2020-02-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345382B2 (ja) * 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197888A (ja) * 1984-10-18 1986-05-16 Fujitsu Ltd 光半導体装置の製造方法
JP4033997B2 (ja) * 1999-01-26 2008-01-16 独立行政法人科学技術振興機構 異方性エッチングが可能な被加工材料を用いた電子素子の製造方法及びその製造装置
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
JP5554047B2 (ja) * 2009-10-27 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP6373160B2 (ja) * 2014-10-15 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
WO2017082373A1 (ja) * 2015-11-13 2017-05-18 東京エレクトロン株式会社 被処理体をエッチングする方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783188A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
JP2020025070A (ja) * 2018-07-30 2020-02-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7209567B2 (ja) 2018-07-30 2023-01-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN110783188B (zh) * 2018-07-30 2023-11-03 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Also Published As

Publication number Publication date
TWI731126B (zh) 2021-06-21
US20190189493A1 (en) 2019-06-20
CN109564872A (zh) 2019-04-02
CN109564872B (zh) 2023-05-26
KR20190034645A (ko) 2019-04-02
US11056370B2 (en) 2021-07-06
KR102462630B1 (ko) 2022-11-03
WO2018025855A1 (ja) 2018-02-08
TW201816884A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
KR102510737B1 (ko) 원자층 에칭 방법
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US8012305B2 (en) Exhaust assembly for a plasma processing system
US9048191B2 (en) Plasma etching method
WO2018025855A1 (ja) 被処理体を処理する方法
TW201642311A (zh) 用以增加自對準圖案化整合架構中之圖案密度的方法
US20100081287A1 (en) Dry etching method
US7405162B2 (en) Etching method and computer-readable storage medium
JP2014120661A (ja) ダミーゲートを形成する方法
TWI695090B (zh) 被處理體之蝕刻方法
KR20140082685A (ko) 반도체 장치의 제조 방법
JP6096438B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20150279689A1 (en) Method for manufacturing semiconductor device
JP3164195B2 (ja) マイクロ波プラズマ処理装置
TW202135219A (zh) 雙極靜電吸盤上的邊緣均勻性調諧
JP2019121685A (ja) エッチング方法
WO2019244700A1 (ja) プラズマ処理装置及びプラズマエッチング方法
JP4672318B2 (ja) エッチング方法
US20100068888A1 (en) Dry etching method
WO2017082373A1 (ja) 被処理体をエッチングする方法
US20240038505A1 (en) Plasma processing apparatus
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
JP2010238819A (ja) プラズマ処理装置及びプラズマ処理方法
JP2004079918A (ja) プラズマ処理装置及びプラズマ処理方法