TW201816884A - 處理被處理體之方法 - Google Patents

處理被處理體之方法 Download PDF

Info

Publication number
TW201816884A
TW201816884A TW106125025A TW106125025A TW201816884A TW 201816884 A TW201816884 A TW 201816884A TW 106125025 A TW106125025 A TW 106125025A TW 106125025 A TW106125025 A TW 106125025A TW 201816884 A TW201816884 A TW 201816884A
Authority
TW
Taiwan
Prior art keywords
axis
angle
holding structure
degrees
processing container
Prior art date
Application number
TW106125025A
Other languages
English (en)
Other versions
TWI731126B (zh
Inventor
小川秀平
豊田啟吾
木原嘉英
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201816884A publication Critical patent/TW201816884A/zh
Application granted granted Critical
Publication of TWI731126B publication Critical patent/TWI731126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明係在不伴有製程之複雜化下，以相對較高之選擇比對利用離子進行之蝕刻為支配性之材料的層及利用自由基進行之蝕刻為支配性之材料的層進行蝕刻。 一個實施形態之方法包括：(a)第1步驟，其係於維持第1方向與第2方向成第1角度之狀態下，藉由在處理容器內產生之電漿，對由保持構造體保持之被處理體進行蝕刻；及(b)第2步驟，其係於實施第1步驟後，於維持第1方向與第2方向成第2角度之狀態下，藉由在處理容器內產生之電漿，對由保持構造體保持之被處理體進行蝕刻。

Description

處理被處理體之方法
本發明之實施形態係關於一種處理被處理體之方法。
於半導體器件等電子器件之製造製程中，於被處理層上形成遮罩，並進行蝕刻以將該遮罩之圖案轉印至該被處理層。作為遮罩，一般使用抗蝕劑遮罩。抗蝕劑遮罩係藉由光微影技術而形成。因此，形成於被蝕刻層之圖案之極限尺寸因藉由光微影技術形成之抗蝕劑遮罩之解析極限或圖案密度等受到影響，近年來，伴隨著電子器件之高積體化，逐漸要求形成較抗蝕劑遮罩之解析極限小之尺寸之圖案。因此，如專利文獻1所記載般，提出有如下技術：藉由於抗蝕劑遮罩上形成氧化矽膜，而調節該抗蝕劑遮罩之尺寸，從而縮小由該抗蝕劑遮罩提供之開口之寬度。 於專利文獻1所揭示之微細圖案形成方法中，於欲形成微細圖案之物質膜上形成光阻圖案並於其上蒸鍍氧化矽膜，但必須不對下部之光阻圖案造成損傷而共形地形成為較薄。進而，其後對下部膜實施乾式蝕刻，但起初係於光阻圖案之側壁形成間隔件，繼而於光阻圖案上形成聚合物膜。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2004-80033號公報
[發明所欲解決之問題] 另一方面，因伴隨著近年來電子器件之高積體化之微細化，於被處理體上之圖案形成時，存在要求對最小線寬(CD：Critical Dimension，臨界尺寸)或圖案形狀之高精度之控制之情形，有可能如專利文獻1之方法般伴有製程之複雜化。尤其期待一種如下目的之技術，即，不伴有製程之複雜化而以相對較高之選擇比對利用離子進行之蝕刻為支配性之材料的層及利用自由基進行之蝕刻為支配性之材料的層進行蝕刻。 [解決問題之技術手段] 於一態樣中，提供一種使用電漿處理裝置對被處理體進行蝕刻之方法。電漿處理裝置具備保持被處理體之保持構造體及收容保持構造體之處理容器。保持構造體能夠於處理容器內繞設置於處理容器之傾斜軸旋動360度。傾斜軸與保持構造體相交。傾斜軸之軸線與設置於處理容器內之頂面側之上部電極之電極板之表面、及保持於保持構造體之被處理體之表面平行。於由保持構造體保持之被處理體之表面與電極板之表面平行且相互面對之狀態下，被處理體之第1中心軸線與處理容器之第2中心軸線重疊，並且第1中心軸線之第1方向與第2中心軸線之第2方向相同。第1中心軸線垂直於被處理體之表面。第1方向朝向被處理體之表面之上方。第2中心軸線垂直於電極板之表面。第2方向自處理容器之底部側朝向設置於處理容器之頂面側之電極板。第1中心軸線藉由保持構造體繞傾斜軸旋動，而相對於第2中心軸線傾斜。該方法包括：(a)第1步驟，其係於維持第1方向與第2方向成第1角度之狀態下，在由保持構造體保持有被處理體之處理容器內產生電漿；及(b)第2步驟，其係於實施第1步驟後，於維持第1方向與第2方向成第2角度之狀態下，在由保持構造體保持有被處理體之處理容器內產生電漿。第1角度及第2角度為-180度以上且+180度以下，第1角度之絕對值與第2角度之絕對值不同。 於上述方法中，於第1步驟及第2步驟中，保持被處理體之保持構造體之朝向不同，故而於各步驟中，可不使處理製程複雜化而容易地利用因處理容器內產生之電漿引起之離子密度之差。尤其是，於處理容器內，可不使氣體狀態或電漿狀態等變化，而藉由改變保持構造體之朝向，容易地利用離子密度之差。 於一個實施形態中，可為，被處理體具備積層區域及設置於積層區域之上之遮罩，積層區域具備複數個第1層及複數個第2層，第1層與第2層沿著積層方向交替地積層，第1層係相較於第2層而以等向性蝕刻為支配性之層，第1角度之絕對值小於第2角度之絕對值，於第1步驟中，使用遮罩於積層方向上對積層區域進行蝕刻，藉由蝕刻而於積層區域內形成槽，於第2步驟中，對露出於槽之內側之第1層進行蝕刻。如此般，於第1步驟及第2步驟中，保持被處理體之保持構造體之朝向不同，故而可利用處理容器內之離子密度之差，因此，藉由改變保持構造體之朝向，能夠容易地切換對等向性蝕刻為支配性之層之蝕刻、及對非等向蝕刻為支配性之層之蝕刻。 於一個實施形態中，被處理體具備抗反射膜及設置於抗反射膜上之遮罩，第1角度之絕對值大於第2角度之絕對值，遮罩係以等向性蝕刻為支配性之層，於第1步驟中，對遮罩之表面進行改質，於第2步驟中，使用遮罩對抗反射膜進行蝕刻。如此般，於對等向性蝕刻為支配性之遮罩之表面進行改質的第1步驟中，第1角度之絕對值大於第2角度之絕對值，由此，被處理體遠離電極板，故而被處理體之附近之離子密度變低，而可避免因實施此種第1步驟引起之遮罩形狀之劣化。 於一個實施形態中，第1角度及第2角度中之絕對值較小者之角度處於-30度以上且+30度以下之範圍內，絕對值較大之角度處於-180度以上且-150度以下及+150度以上且+180度以下之範圍內。處理容器內產生之電漿引起之離子密度之差於保持構造體之第1方向與第2方向所成之角度處於-30度以上且+30度以下之範圍內的情形時、以及處於-180度以上且-150度以下及+150度以上且+180度以下之範圍內的情形時可充分不同。 [發明之效果] 如以上所說明般，提供一種如下目的之技術，即，不伴有製程之複雜化而以相對較高之選擇比對利用離子進行之蝕刻為支配性之材料的層及利用自由基進行之蝕刻為支配性之材料的層進行蝕刻。
以下，參照圖式，對各種實施形態詳細地進行說明。再者，於各圖式中，對相同或相當之部分標註相同之符號。 圖1係表示一個實施形態之方法之流程圖。圖1所示之一個實施形態之方法MT係處理被處理體(以下有時稱為「晶圓」)之方法。如圖1所示，方法MT包括步驟ST1～ST3。 圖2及圖3係表示電漿處理裝置之一例(電漿處理裝置10)之圖。於圖2中，表示有下述保持構造體未傾斜之狀態之電漿處理裝置，於圖3中，表示有保持構造體傾斜之狀態之電漿處理裝置。圖2及圖3係概略性地表示一個實施形態之電漿處理裝置之圖。更具體而言，於圖2及圖3中，概略性地表示有於處理被處理體之方法之各種實施形態中可利用之電漿處理裝置之剖面構造，於包含在鉛垂方向上延伸之軸線PX(處理容器12之第2中心軸線)之一平面中將處理容器破斷，而表示該電漿處理裝置。如圖2及圖3所示，電漿處理裝置10係電容耦合型電漿蝕刻裝置。 圖2及圖3所示之電漿處理裝置10具備處理容器12、氣體供給系統14、電漿源16(上部電極)、保持構造體18、排氣系統20、偏壓電力供給部22、及控制部Cnt。處理容器12具有大致圓筒形狀。處理容器12之中心軸線與軸線PX一致。該處理容器12提供用以對晶圓W進行電漿處理之空間S。 軸線PX於自設置有電漿源16(上部電極)之介電體板194(電極板)等之處理容器12之頂面側朝向設置有保持構造體18或自動壓力控制器20a等之處理容器12之底部側之方向上延伸。再者，於圖2及圖3中，表示有用以特定出處理容器12之內部之位置之XYZ正交座標系統(所謂特定出意指找出，以下相同)。XYZ正交座標系統包括相互垂直之X軸、Y軸、Z軸、及該等三個軸相交之原點OR。可設為，圖2係朝向Y方向觀察電漿處理裝置10之內部所得之圖，圖3係朝向與X方向相反之方向觀察電漿處理裝置10之內部所得之圖。軸線PX與Z軸一致，位於YZ面內，且與XY面正交。 於一個實施形態中，處理容器12於處理容器12之高度方向之中間部分12a、即收容保持構造體18之部分具有大致固定之寬度。又，處理容器12形成為寬度隨著自中間部分12a之下端朝向底部逐漸變窄之錐形。又，處理容器12之底部提供排氣口12e，排氣口12e相對於軸線PX軸對稱地形成。 氣體供給系統14構成為將氣體供給至處理容器12內。氣體供給系統14具有氣體供給部14a及氣體噴出孔14e。於下文對氣體供給系統14之詳細情況進行敍述。 電漿源16構成為使供給至處理容器12內之氣體激發。於一個實施形態中，電漿源16設置於處理容器12之頂部。電漿源16之中心軸線與軸線PX一致。再者，於下文對有關電漿源16之一例之詳細情況進行敍述。 保持構造體18構成為於處理容器12內保持晶圓W。該保持構造體18構成為能夠以與軸線PX正交之第1軸線AX1為中心旋動。第1軸線AX1之軸線與設置於處理容器12內之頂面側之電漿源16(上部電極)之介電體板194(電極板)之表面194a、及保持於保持構造體18之晶圓W之表面FS平行。第1軸線AX1與傾斜軸部50(傾斜軸)之中心軸線一致。又，保持構造體18構成為使晶圓W以與第1軸線AX1正交之第2軸線AX2(晶圓W之第1中心軸線)為中心旋轉。保持構造體18藉由以第1軸線AX1為中心之旋轉，而能夠相對於軸線PX傾斜。保持構造體18能夠於處理容器12內繞設置於處理容器12之傾斜軸部50旋動(自轉)360度。為了使保持構造體18傾斜，電漿處理裝置10具有驅動裝置24。驅動裝置24設置於處理容器12之外部，產生用以使保持構造體18以第1軸線AX1為中心旋動之驅動力。再者，晶圓W例如對應於下述圖10之(a)部分所示之晶圓W1、圖12之(a)部分所示之晶圓W2、圖14之(a)部分所示之晶圓W3中之任一者。 第1軸線AX1平行於水平基準面FA1、XY面、及X軸而延伸，與Y軸及Z軸正交，且與鉛垂基準面FA2正交。水平基準面FA1與軸線PX正交，包含原點OR，與Z軸正交，且與XY面重疊。水平基準面FA1包含載置於保持構造體18之保持部30上之晶圓W之表面FS。鉛垂基準面FA2與YZ面一致，與水平基準面FA1、XY面、X軸、第1軸線AX1正交，且包含軸線PX、第2軸線AX2、原點OR。第1軸線AX1與軸線PX、第2軸線AX2、鉛垂基準面FA2正交，且與傾斜軸部50之中心軸線一致。晶圓W之表面FS與鉛垂基準面FA2、第2軸線AX2正交，且平行於X軸、第1軸線AX1而延伸。第2軸線AX2垂直於晶圓W之表面FS。第2軸線AX2與晶圓W之中心軸線一致。第2軸線AX2通過晶圓W之表面FS之中心CE。軸線PX與第1軸線AX1於一點之交叉點XO交叉。於第2軸線AX2相對於軸線PX傾斜之情形時，軸線PX、第1軸線AX1與第2軸線AX2於交叉點XO交叉。交叉點XO位於第1軸線AX1，且位於鉛垂基準面FA2、YZ面、及ZX面。 於保持構造體18未傾斜之狀態下，如圖2所示，第2軸線AX2與軸線PX一致。於該狀態之情形時，晶圓W之表面FS與軸線PX正交，與水平基準面FA1、XY面重疊，且包含原點OR。表面FS之中心CE與原點OR一致，位於軸線PX、第2軸線AX2之各者。第2軸線AX2與軸線PX重疊，且包含原點OR。自晶圓W之表面FS之中心CE至介電體板194之表面194a之距離為L[mm]，自中心CE至交叉點XO之距離為R[mm]。再者，於一個實施形態中，為了方便說明，原點OR設為如上述般與晶圓W之表面FS之中心CE一致，但並不限於此。 於保持構造體18未傾斜之狀態下，由保持構造體18保持之晶圓W之表面FS與介電體板194之表面194a平行且相互面對，從而晶圓W之中心軸線(第2軸線AX2)與處理容器12之中心軸線(軸線PX)重疊，並且第2軸線AX2之第1方向VL1與軸線PX之第2方向VL2相同。第2軸線AX2垂直於晶圓W之表面FS。第1方向VL1朝向晶圓W之表面FS之上方。軸線PX垂直於位於處理容器12之頂面側之介電體板194之表面194a。第2方向VL2自處理容器12之底部側朝向設置於處理容器12之頂面側之介電體板194。 另一方面，如圖3所示，於保持構造體18傾斜之狀態下，第2軸線AX2相對於軸線PX傾斜。第2軸線AX2藉由保持構造體18繞第1軸線AX1旋動(自轉)，而相對於第2軸線AX2傾斜。第2軸線AX2之傾斜角AN係第2軸線AX2與軸線PX所成之角度。傾斜角AN係YZ面內之角。第2軸線AX2與軸線PX位於YZ面。第2軸線AX2之傾斜角AN之值f以如下方式確定，即，於如圖3所示般以晶圓W之表面FS朝向-Y方向之方式使保持構造體18以第1軸線AX1為中心旋動而傾斜之情形時取正值。於以晶圓W之表面FS朝向+Y方向之方式使保持構造體18以第1軸線AX1為中心旋動而傾斜之情形時取負值。即，f處於-180度以上且+180以下之範圍內。又，第2軸線AX2之傾斜角AN之值f亦為第2軸線AX2之第1方向VL1與軸線PX之第2方向VL2所成之角度之值。於第2軸線AX2與軸線PX一致之情形(保持構造體18未傾斜之情形)時，第2軸線AX2之傾斜角AN之值f為零。於下文對保持構造體18之詳細情況進行敍述。 若將自晶圓W之表面FS之中心CE至介電體板194之表面194a之距離設為H[mm]，則H可由H＝L＋R×(1－cos(f))[mm]表示。若f於0度以上且+180度以下之範圍內單調遞增，則H亦單調遞增，若f於-180度以上且0度以下之範圍內單調遞增，則H單調遞減。於f為0度之情形時，H成為最小值(H＝L[mm])，於f為±180度之情形時，H成為最大值(H＝L＋2×R[mm])。 於在空間S內產生電漿之情形時，晶圓W之表面FS之中心CE之電子密度之值(NE)可藉由全域模式進行估算。所謂全域模式係對均勻之圓筒形狀之電漿進行近似所得之模式。於圓筒形狀內，由於離子之產生速度與損失速度相等，故而只要確定圓筒形狀之構造及壓力，則可算出電子溫度，只要確定電子溫度及輸入電力，則可算出電子密度之值(NE)。若使用該模式，則電子密度之值(NE)可大致與1/H成正比(NE∝1/H)。因此，若考慮1/H＝1/(L＋R×(1－cos(f)))，則關於晶圓W之表面FS之中心CE之電子密度之值(NE)，若f於0度以上且+180度以下之範圍內單調遞增，則NE單調遞減，若f於-180度以上且0度以下之範圍內單調遞增，則NE亦單調遞增。於f為0度之情形時，NE成為最大值，於f為±180度之情形時，NE成為最小值。即，於f處於0度附近之情形時(例如處於-30度以上且+30度以下之範圍內之情形時)NE相對較大，故而適於非等向蝕刻，於f處於±180度附近之情形時(例如處於-180度以上且-150度以下及+150度以上且+180度以下之範圍之情形時)NE相對較小，故而適於等向性蝕刻。 排氣系統20構成為對處理容器12內之空間減壓。於一個實施形態中，排氣系統20包含自動壓力控制器20a、渦輪分子泵20b、及乾式真空泵20c。渦輪分子泵20b設置於自動壓力控制器20a之下游。乾式真空泵20c經由閥20d而直接連接於處理容器12內之空間。又，乾式真空泵20c經由閥20e設置於渦輪分子泵20b之下游。 包含自動壓力控制器20a及渦輪分子泵20b之排氣系統安裝於處理容器12之底部。又，包含自動壓力控制器20a及渦輪分子泵20b之排氣系統設置於保持構造體18之正下方。因此，於該電漿處理裝置10中，可形成自保持構造體18之周圍至排氣系統20之均勻之排氣流。藉此，可達成高效率之排氣。又，能夠使於處理容器12內產生之電漿均勻地擴散。 於一個實施形態中，亦可於處理容器12內設置有整流構件26。整流構件26具有於下端閉合之大致筒形狀。該整流構件26以自側方及下方包圍保持構造體18之方式，沿著處理容器12之內壁面延伸。於一例中，整流構件26具有上部26a及下部26b。上部26a具有固定寬度之圓筒形狀，且沿著處理容器12之中間部分12a之內壁面延伸。又，下部26b於上部26a之下方與上部26a連續。下部26b具有沿著處理容器12之內壁面寬度逐漸變窄之錐形狀，於其下端形成平板狀。於該下部26b，形成有多個開口(貫通孔)。藉由該整流構件26，可於整流構件26之內側即收容晶圓W之空間與整流構件26之外側即排氣側之空間之間形成壓力差，從而能夠調整收容晶圓W之空間中之氣體之滯留時間。而且，可實現均等之排氣。 偏壓電力供給部22構成為將用以將離子引入至晶圓W之偏壓電壓及高頻偏壓電力選擇性地施加至保持構造體18。於一個實施形態中，偏壓電力供給部22包含第1電源22a及第2電源22b。第1電源22a產生經脈衝調變之直流電壓(以下稱為「調變直流電壓」)作為施加至保持構造體18之偏壓電壓。圖4係表示經脈衝調變之直流電壓之圖。如圖4所示，調變直流電壓係電壓值取高位準之期間TH 與取低位準之期間TL 交替反覆之電壓。調變直流電壓例如可設定為0～1200[V]之範圍內之電壓值。調變直流電壓之高位準之電壓值係於該電壓值之範圍內設定之電壓值，調變直流電壓之高位準之電壓值係低於該高位準之電壓值之電壓值。如圖4所示，期間TH 與和期間TH 連續之期間TL 之合計構成1週期TC 。又，調變直流電壓之脈衝調變之頻率為1/TC 。脈衝調變之頻率雖可任意設定，但為能夠形成可使離子加速之鞘(sheath)之頻率，例如為400[kHz]。又，接通占空比(on-duty ratio)即期間TH 於1週期TC 中所占之比率為10～90%之範圍內之比率。 第2電源22b構成為將用以將離子引入至晶圓W之高頻偏壓電力供給至保持構造體18。該高頻偏壓電力之頻率為適於將離子引入至晶圓W之任意頻率，較理想為400[kHz]以上且13[MHz]以下，例如為400[kHz]。於電漿處理裝置10中，可將來自第1電源22a之調變直流電壓及來自第2電源22b之高頻偏壓電力選擇性地供給至保持構造體18。選擇性地供給調變直流電壓及高頻偏壓電力可由控制部Cnt控制。 控制部Cnt例如為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦。控制部Cnt依照基於所輸入之配方之程式動作，而輸出控制信號。電漿處理裝置10之各部由來自控制部Cnt之控制信號控制。控制部Cnt尤其使用電漿處理裝置10之各部執行圖1之流程圖所示之方法MT。 以下，對氣體供給系統14、電漿源16、保持構造體18之各者進行說明。 [氣體供給系統] 如上所述，氣體供給系統14具有氣體供給部14a。氣體供給部14a經由一個以上之氣體噴出孔14e將處理氣體供給至處理容器12內。於圖2中，氣體噴出孔14e之個數為「1」，但亦可設置有複數個氣體噴出孔14e。複數個氣體噴出孔14e亦可相對於軸線PX於周向上均等地排列。 氣體供給部14a可包含一個以上之氣體源、一個以上之流量控制器、及一個以上之閥。因此，能夠調整來自氣體供給部14a之一個以上之氣體源之處理氣體的流量。來自氣體供給部14a之處理氣體之流量及該處理氣體之供給時點由控制部Cnt個別地調整。 [電漿源] 圖5係表示一個實施形態之電漿源之圖，且係表示自圖2之Y方向觀察之電漿源之圖。又，圖6係表示一個實施形態之電漿源之圖，且係表示自鉛垂方向觀察之電漿源。如圖2及圖5所示，於處理容器12之頂部設置有開口，該開口由介電體板194封閉。介電體板194為板狀體，由石英玻璃、或陶瓷構成。電漿源16設置於該介電體板194上。 更具體而言，如圖5及圖6所示，電漿源16包含高頻天線140、及屏蔽構件160。高頻天線140由屏蔽構件160覆蓋。於一個實施形態中，高頻天線140包含內側天線元件142A、及外側天線元件142B。內側天線元件142A較外側天線元件142B更靠近軸線PX地設置。換言之，外側天線元件142B以包圍內側天線元件142A之方式設置於內側天線元件142A之外側。內側天線元件142A及外側天線元件142B分別例如由銅、鋁、不鏽鋼等導體構成，且以軸線PX為中心呈螺旋狀地延伸。 內側天線元件142A及外側天線元件142B均被複數個夾持體144夾持而成為一體。複數個夾持體144例如為棒狀構件，相對於軸線PX呈放射狀地配置。 屏蔽構件160具有內側屏蔽壁162A及外側屏蔽壁162B。內側屏蔽壁162A具有於鉛垂方向上延伸之筒形狀，設置於內側天線元件142A與外側天線元件142B之間。該內側屏蔽壁162A包圍內側天線元件142A。又，外側屏蔽壁162B具有於鉛垂方向上延伸之筒形狀，以包圍外側天線元件142B之方式設置。 於內側天線元件142A上設置有內側屏蔽板164A。內側屏蔽板164A具有圓盤形狀，且以封堵內側屏蔽壁162A之開口之方式設置。又，於外側天線元件142B上設置有外側屏蔽板164B。外側屏蔽板164B為環狀板，以封堵內側屏蔽壁162A與外側屏蔽壁162B之間的開口之方式設置。 於內側天線元件142A、外側天線元件142B分別連接有高頻電源150A、高頻電源150B。高頻電源150A及高頻電源150B係電漿產生用之高頻電源。高頻電源150A及高頻電源150B對內側天線元件142A及外側天線元件142B之各者供給相同頻率或不同頻率之高頻電力。例如，若自高頻電源150A以特定功率將特定頻率(例如40[MHz])之高頻電力供給至內側天線元件142A，則藉由形成於處理容器12內之感應磁場，激發導入至處理容器12內之處理氣體，而於晶圓W上之中央部產生圓環型電漿。又，若自高頻電源150B以特定功率將特定頻率(例如60[MHz])之高頻供給至外側天線元件142B，則藉由形成於處理容器12內之感應磁場，激發導入至處理容器12內之處理氣體，而於晶圓W上之周緣部產生不同之圓環型電漿。藉由該等電漿，而自處理氣體產生自由基。 再者，自高頻電源150A及高頻電源150B輸出之高頻電力之頻率並不限於上述頻率。例如，自高頻電源150A及高頻電源150B輸出之高頻電力之頻率亦可為13.56[MHz]、27[MHz]、40「MHz」、60[MHz]等各種頻率。但是，必須根據自高頻電源150A及高頻電源150B輸出之高頻，調整內側天線元件142A及外側天線元件142B之電性長度。 該電漿源16即便於1[mTorr](0.1333[Pa])之壓力環境下亦可將處理氣體之電漿點火。於低壓環境下，電漿中之離子之平均自由行程變大。因此，能夠藉由稀有氣體原子之離子之濺鍍進行蝕刻。又，於低壓環境下，能夠一面抑制已被蝕刻之物質再次附著於晶圓W，一面將該物質排氣。 [保持構造體] 圖7及圖8係表示一個實施形態之保持構造體之剖視圖。於圖7中，表示有自Y方向(參照圖2)觀察之保持構造體之剖視圖，於圖8中，表示有自X方向(參照圖2)觀察之保持構造體之剖視圖。如圖7及圖8所示，保持構造體18包含保持部30、容器部40、及傾斜軸部50。 保持部30係保持晶圓W且藉由以第2軸線AX2為中心旋轉而使晶圓W旋轉之機構。再者，如上所述，第2軸線AX2於保持構造體18未傾斜之狀態下，與軸線PX一致。該保持部30包含靜電吸盤32、下部電極34、旋轉軸部36、及絕緣構件35。 靜電吸盤32構成為於其上表面保持晶圓W。靜電吸盤32具有以第2軸線AX2作為其中心軸線之大致圓盤形狀，且具有作為絕緣膜之內層設置之電極膜。靜電吸盤32藉由對電極膜施加電壓而產生靜電力。藉由該靜電力，靜電吸盤32吸附載置於其上表面之晶圓W。對該靜電吸盤32與晶圓W之間供給He氣體等傳熱氣體。又，於靜電吸盤32內，亦可內置有用以對晶圓W加熱之加熱器。該靜電吸盤32設置於下部電極34上。 下部電極34具有以第2軸線AX2作為其中心軸線之大致圓盤形狀。於一個實施形態中，下部電極34具有第1部分34a及第2部分34b。第1部分34a係沿著第2軸線AX2延伸之下部電極34之中央側之部分，第2部分34b係較第1部分34a更遠離第2軸線AX2、即於較第1部分34a更靠外側延伸之部分。第1部分34a之上表面及第2部分34b之上表面連續，藉由第1部分34a之上表面及第2部分34b之上表面而構成下部電極34之大致平坦之上表面。靜電吸盤32與該下部電極34之上表面相接。又，第1部分34a突出至較第2部分34b更靠下方，且形成圓柱狀。即，第1部分34a之下表面於較第2部分34b之下表面更靠下方延伸。該下部電極34由鋁等導體構成。下部電極34與上述偏壓電力供給部22電性連接。即，能夠對下部電極34選擇性地供給來自第1電源22a之調變直流電壓、及來自第2電源22b之高頻偏壓電力。又，於下部電極34設置有冷媒流路34f。藉由對該冷媒流路34f供給冷媒，而控制晶圓W之溫度。該下部電極34設置於絕緣構件35上。 絕緣構件35由石英、氧化鋁等絕緣體構成，具有於中央形成有開口之大致圓盤形狀。於一個實施形態中，絕緣構件35具有第1部分35a及第2部分35b。第1部分35a係絕緣構件35之中央側之部分，第2部分35b係較第1部分35a更遠離第2軸線AX2、即於較第1部分35a更靠外側延伸之部分。第1部分35a之上表面於較第2部分35b之上表面更靠下方延伸，又，第1部分35a之下表面亦於較第2部分35b之下表面更靠下方延伸。絕緣構件35之第2部分35b之上表面與下部電極34之第2部分34b之下表面相接。另一方面，絕緣構件35之第1部分35a之上表面與下部電極34之下表面分離。 旋轉軸部36具有大致圓柱形狀，與下部電極34之下表面結合。具體而言，該旋轉軸部36與下部電極34之第1部分34a之下表面結合。旋轉軸部36之中心軸線與第2軸線AX2一致。藉由對該旋轉軸部36賦予旋轉力，保持部30旋轉。 包含此種各種元件之保持部30與容器部40一起形成中空之空間作為保持構造體18之內部空間。容器部40包含上側容器部42、及外側容器部44。上側容器部42具有大致圓盤形狀。於上側容器部42之中央，形成有供旋轉軸部36通過之貫通孔。該上側容器部42於絕緣構件35之第2部分35b之下方，以對第2部分35b提供略微之間隙之方式設置。又，於上側容器部42之下表面周緣結合有外側容器部44之上端。外側容器部44具有於下端封閉之大致圓筒形狀。 於容器部40與旋轉軸部36之間設置有磁性流體密封部52。磁性流體密封部52具有內環部52a及外環部52b。內環部52a具有與旋轉軸部36同軸地延伸之大致圓筒形狀，且固定於旋轉軸部36。又，內環部52a之上端部與絕緣構件35之第1部分35a下表面結合。該內環部52a與旋轉軸部36一起以第2軸線AX2為中心旋轉。外環部52b具有大致圓筒形狀，且與內環部52a同軸地設置於內環部52a之外側。外環部52b之上端部與上側容器部42之中央側部分之下表面結合。於該等內環部52a與外環部52b之間介置有磁性流體52c。又，於磁性流體52c之下方，在內環部52a與外環部52b之間設置有軸承53。該磁性流體密封部52提供將保持構造體18之內部空間氣密地密封之密封構造。藉由該磁性流體密封部52，保持構造體18之內部空間與電漿處理裝置10之空間S分離。再者，於電漿處理裝置10中，保持構造體18之內部空間被維持為大氣壓。 於一個實施形態中，於磁性流體密封部52與旋轉軸部36之間設置有第1構件37及第2構件38。第1構件37具有沿著旋轉軸部36之外周面之一部分即下述第3筒狀部36d之上側部分之外周面以及下部電極34之第1部分34a之外周面延伸之大致圓筒形狀。又，第1構件37之上端具有沿著下部電極34之第2部分34b之下表面延伸之環狀板形狀。該第1構件37與第3筒狀部36d之上側部分之外周面、以及下部電極34之第1部分34a之外周面及第2部分34b之下表面相接。 第2構件38具有沿著旋轉軸部36之外周面即第3筒狀部36d之外周面、以及第1構件37之外周面延伸之大致圓筒形狀。第2構件38之上端具有沿著絕緣構件35之第1部分35a之上表面延伸之環狀板形狀。第2構件38與第3筒狀部36d之外周面、第1構件37之外周面、絕緣構件35之第1部分35a之上表面、及磁性流體密封部52之內環部52a之內周面相接。於該第2構件38與絕緣構件35之第1部分35a之上表面之間介置有O形環等密封構件39a。又，於第2構件38與磁性流體密封部52之內環部52a之內周面之間介置有O形環等密封構件39b及密封構件39c。藉由該構造，將旋轉軸部36與磁性流體密封部52之內環部52a之間密封。藉此，即便於旋轉軸部36與磁性流體密封部52之間存在間隙，保持構造體18之內部空間亦與電漿處理裝置10之空間S分離。 於外側容器部44，沿著第1軸線AX1形成有開口。於形成於外側容器部44之開口，嵌入有傾斜軸部50之內側端部。傾斜軸部50具有大致圓筒形狀，其中心軸線與第1軸線AX1一致。傾斜軸部50與保持構造體18相交。如圖2所示，傾斜軸部50延伸至處理容器12之外側。於傾斜軸部50之兩個外側端部，結合有上述驅動裝置24。驅動裝置24軸支傾斜軸部50之兩個外側端部。藉由利用驅動裝置24使傾斜軸部50旋轉，而保持構造體18以第1軸線AX1為中心旋動，其結果，保持構造體18相對於軸線PX傾斜。保持構造體18能以第2軸線AX2相對於軸線PX之傾斜角AN之值f[度]成為-180度以上且+180度以下[度]之範圍之角度的方式傾斜(即，保持構造體18能夠以第1軸線AX1為中心旋轉一周(旋動360度))。 於一個實施形態中，第1軸線AX1包含第2軸線AX2方向上之保持構造體18之中心位置。於該實施形態中，傾斜軸部50於通過保持構造體18之該中心之第1軸線AX1上延伸。 於另一個實施形態中，第1軸線AX1包含第2軸線AX2方向上之保持構造體18之中心與保持部30之上表面之間之位置。即，於該實施形態中，傾斜軸部50於較保持構造體18之中心更偏向保持部30側之位置延伸。根據該實施形態，於保持構造體18傾斜時，可減少自電漿源16至晶圓W之各位置之距離差。因此，進一步提高蝕刻之面內均勻性。 於進而另一個實施形態中，第1軸線AX1包含保持構造體18之重心。於該實施形態中，傾斜軸部50於包含該重心之第1軸線AX1上延伸。根據該實施形態，驅動裝置24所要求之轉矩變小，從而容易控制該驅動裝置24。 返回至圖7及圖8，於傾斜軸部50之內孔穿通有各種電氣系統用之配線、傳熱氣體用之配管、及冷媒用之配管。該等配線及配管連結於旋轉軸部36。 旋轉軸部36包含柱狀部36a、第1筒狀部36b、第2筒狀部36c、及第3筒狀部36d。柱狀部36a具有大致圓柱形狀，且於第2軸線AX2上延伸。柱狀部36a係用以對靜電吸盤32之電極膜施加電壓之配線。柱狀部36a經由滑動環等旋轉連接器54而連接於配線60。配線60自保持構造體18之內部空間通過傾斜軸部50之內孔延伸至處理容器12之外部。該配線60於處理容器12之外部經由開關而連接於電源62(參照圖2)。 第1筒狀部36b於柱狀部36a之外側與柱狀部36a同軸地設置。第1筒狀部36b係用以對下部電極34供給調變直流電壓及高頻偏壓電力之配線。第1筒狀部36b經由旋轉連接器54而連接於配線64。配線64自保持構造體18之內部空間通過傾斜軸部50之內孔延伸至處理容器12之外部。該配線64於處理容器12之外部連接於偏壓電力供給部22之第1電源22a及第2電源22b。再者，於第2電源22b與配線64之間可設置阻抗匹配用之整合器。 第2筒狀部36c於第1筒狀部36b之外側與第1筒狀部36b同軸地設置。於一個實施形態中，於上述旋轉連接器54內設置有軸承55，軸承55沿著第2筒狀部36c之外周面延伸。該軸承55經由第2筒狀部36c支持旋轉軸部36。上述軸承53支持旋轉軸部36之上側部分，相對於此，軸承55支持旋轉軸部36之下側部分。如此般藉由軸承53及軸承55之兩個軸承，而使旋轉軸部36於其上側部分及下側部分之兩側被支持，故而能夠使旋轉軸部36以第2軸線AX2為中心穩定地旋轉。 於第2筒狀部36c形成有傳熱氣體供給用之氣體管線。該氣體管線經由轉節(swivel joint)等旋轉接頭而連接於配管66。配管66自保持構造體18之內部空間通過傾斜軸部50之內孔延伸至處理容器12之外部。該配管66於處理容器12之外部連接於傳熱氣體源68(參照圖2)。 第3筒狀部36d於第2筒狀部36c之外側與第2筒狀部36c同軸地設置。於該第3筒狀部36d，形成有可用以對冷媒流路34f供給冷媒之冷媒供給管線、及回收已被供給至冷媒流路34f之冷媒之冷媒回收管線。冷媒供給管線經由轉節等旋轉接頭70而連接於配管72。又，冷媒回收管線經由旋轉接頭70而連接於配管74。配管72及配管74自保持構造體18之內部空間通過傾斜軸部50之內孔延伸至處理容器12之外部。而且，配管72及配管74於處理容器12之外部連接於冷卻單元76(參照圖2)。 又，如圖8所示，於保持構造體18之內部空間設置有旋轉馬達78。旋轉馬達78產生用以使旋轉軸部36旋轉之驅動力。於一個實施形態中，旋轉馬達78設置於旋轉軸部36之側方。該旋轉馬達78經由傳導帶82而連結於安裝於旋轉軸部36之滑輪80。藉此，將旋轉馬達78之旋轉驅動力傳遞至旋轉軸部36，從而保持部30以第2軸線AX2為中心旋轉。保持部30之旋轉數例如處於50[rpm]以下之範圍內。例如，保持部30於製程中以10[rmp]之旋轉數旋轉。再者，用以對旋轉馬達78供給電力之配線通過傾斜軸部50之內孔被拉出至處理容器12之外部，且連接於設置於處理容器12之外部之馬達用電源。於以下說明中，只要未特別提及，則保持部30之旋轉數[rpm]設為同一值(例如10[rpm])。 如此般，保持構造體18可於能夠維持為大氣壓之內部空間設置多種機構。又，保持構造體18構成為能夠將配線或配管拉出至處理容器12之外部，該配線或配管用以將收容於保持構造體18之內部空間之機構與設置於處理容器12之外部之電源、氣體源、冷卻單元等裝置連接。再者，除了上述配線及配管以外，亦可將使設置於處理容器12之外部之加熱器電源與設置於靜電吸盤32之加熱器連接之配線自保持構造體18之內部空間經由傾斜軸部50之內孔拉出至處理容器12之外部。 [處理被處理體之方法] 以下，對處理一個實施形態之被處理體之方法進行說明。圖1係表示一個實施形態之處理被處理體之方法(方法MT)之一例的流程圖。方法MT之步驟ST1係以將成為處理對象之晶圓W保持於電漿處理裝置10之保持構造體18之方式，準備晶圓W。晶圓W具備非等向蝕刻為支配性之層、及等向性蝕刻為支配性之層。 繼步驟ST1之後，於步驟ST2(第1步驟)中，於將第1方向VL1與第2方向VL2間維持為第1角度f1之狀態(f＝f1)下，在由保持構造體18保持有晶圓W之處理容器12內產生電漿。繼步驟ST2之後，於步驟ST3(第2步驟)中，於第1方向VL1與第2方向VL2維持為第2角度f2之狀態(f＝f2)下，在由保持構造體18保持有晶圓W之處理容器12內產生電漿。 第1角度f1及第2角度f2為-180度以上且+180度以下。第1角度f1之絕對值與第2角度f2之絕對值不同。第1角度f1及第2角度f2中之絕對值較小者之角度處於-30度以上且+30度以下之範圍內，絕對值較大之角度處於-180度以上且-150度以下及+150度以上且+180度以下之範圍內。 於對晶圓W實施非等向蝕刻之情形時，將第1方向VL1與第2方向VL2之間之角度(傾斜角AN)之值f設為30度以上且+30度以下之範圍。 於對晶圓W實施等向性蝕刻之情形時，將第1方向VL1與第2方向VL2之間之角度(傾斜角AN)之值f設為-180度以上且-150度以下及+150度以上且+180度以下之範圍。 (實施例1) 上述方法MT可應用於對圖10之(a)部分所示之晶圓W1之多層膜進行蝕刻之情形。圖9所示之方法MT1係上述方法MT之一例，處理晶圓W1。圖10之(a)～(c)部分所示之晶圓W1(被處理體)係上述晶圓W之一例。 圖10之(a)部分所示之晶圓W1係用於製作3D-NAND元件之晶圓。晶圓W1包含基體LB、積層區域LA、遮罩LM。積層區域LA包含氮化物區域L11、複數個多晶矽區域L21(複數個第1層)、複數個氧化物區域L31(複數個第2層)。積層區域LA之氮化物區域L11僅包含一層。遮罩LM由有機材料構成，例如為抗蝕劑遮罩。氮化物區域L11之材料例如可為SiN。多晶矽區域L21係相較於氧化物區域L31而等向性蝕刻為支配性之層。多晶矽區域L21之材料可為非晶矽。氧化物區域L31之材料例如可為SiO2 。 於基體LB上設置有積層區域LA。於基體LB上配置有積層區域LA之氧化物區域L31。於積層區域LA中，多晶矽區域L21與氧化物區域L31沿著積層方向交替地積層。於積層區域LA上設置有遮罩LM。於積層區域LA中，氮化物區域L11配置於多晶矽區域L21上。遮罩LM配置於積層區域LA之氮化物區域L11上。 圖9所示之方法MT1包括步驟ST11、步驟ST21、及步驟ST31。步驟ST11對應於圖1所示之步驟ST1。步驟ST21對應於圖1所示之步驟ST2。步驟ST31對應於圖1所示之步驟ST3。首先，方法MT1之步驟ST11係以將成為處理對象之圖10之(a)部分所示之晶圓W1保持於電漿處理裝置10之保持構造體18之方式，準備晶圓W。 繼步驟ST11之後，於步驟ST21(第1步驟)中，如圖10之(b)部分所示，於第1方向VL1與第2方向VL2維持為第1角度f1之狀態(f＝f1)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第1角度f1維持為適於非等向蝕刻之-30度以上且+30度以下之範圍內之狀態下，使用遮罩LM於積層方向上對積層區域LA進行蝕刻，藉由該蝕刻而於積層區域LA內形成槽TL1。 繼步驟ST21之後，於步驟ST31(第2步驟)中，如圖10之(c)部分所示，於第1方向VL1與第2方向VL2維持為第2角度f2之狀態(f＝f2)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第2角度f2維持為適於等向性蝕刻之-180度以上且‑150度以下及+150度以上且+180度以下之範圍內之狀態下，對露出於槽TL1之內側之多晶矽區域L21進行蝕刻。第1角度f1之絕對值小於第2角度f2之絕對值。由於多晶矽區域L21係相較於氧化物區域L31而等向性蝕刻為支配性之層，故而可於步驟ST31中，以相對較高之選擇比對多晶矽區域L21與氧化物區域L31中之僅多晶矽區域L21選擇性地進行蝕刻。 表示步驟ST21、ST31之製程條件之實施例。 ＜步驟ST21＞ 於步驟ST21中，向處理容器12中導入H2 氣體、CF4 氣體、CHF3 氣體、及NF3 氣體，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。於步驟ST21中，由於必須進行高縱橫比之加工，故而藉由第2電源22b，例如以3[MHz]之頻率施加4000[W]之電力。 ＜步驟ST31＞ 於步驟ST31中，為了對多晶矽區域L21進行蝕刻，必須進行等向性蝕刻。具體而言，於步驟ST31中，向處理容器12中導入NF3 氣體、Ar氣體、及O2 氣體，將壓力保持為例如高壓之400[mT]，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。再者，於步驟ST31中，為了進行等向性蝕刻，不施加偏壓電壓，或者施加低電壓之偏壓電壓。例如，於步驟ST31中，藉由第1電源22a及第2電源22b之各者，施加0[V]之電壓及0[W]之電力，而進行蝕刻處理。 (實施例2) 上述方法MT可應用於對圖12之(a)部分所示之晶圓W2之多層膜進行蝕刻之情形。圖11所示之方法MT2係上述方法MT之一例，處理晶圓W2。圖12之(a)～(c)部分所示之晶圓W2(被處理體)係上述晶圓W之一例。 圖12之(a)部分所示之晶圓W2係用於製作3D-NAND元件之晶圓。晶圓W2包含基體LB、積層區域LA、遮罩LM。積層區域LA包含氮氧化矽區域L12、非晶形碳區域L22、複數個氮化物區域L32(複數個第1層)、複數個氧化物區域L42(複數個第2層)。於積層區域LA中，氮氧化矽區域L12僅包含一層。於積層區域LA中，非晶形碳區域L22僅包含一層。氮氧化矽區域L12之材料例如可為SiON。非晶形碳區域L22之材料包含非晶形碳。氮化物區域L32係相較於氧化物區域L42而等向性蝕刻為支配性之層。氮化物區域L32之材料例如可為SiN。氧化物區域L42之材料例如可為SiO2 。 於基體LB上設置有積層區域LA。於基體LB上配置有積層區域LA之氮化物區域L32。於積層區域LA中，氮化物區域L32與氧化物區域L42沿著積層方向交替地積層。於積層區域LA上設置有遮罩LM。於積層區域LA中，非晶形碳區域L22配置於氮化物區域L32上。於積層區域LA中，氮氧化矽區域L12配置於非晶形碳區域L22上。遮罩LM配置於積層區域LA之氮氧化矽區域L12上。 圖11所示之方法MT2包括步驟ST12、步驟ST22、及步驟ST32。步驟ST12對應於圖1所示之步驟ST1。步驟ST22對應於圖1所示之步驟ST2。步驟ST32對應於圖1所示之步驟ST3。首先，方法MT2之步驟ST12係以將成為處理對象之圖12之(a)部分所示之晶圓W2保持於電漿處理裝置10之保持構造體18之方式，準備晶圓W。 繼步驟ST12之後，於步驟ST22(第1步驟)中，如圖12之(b)部分所示，於將第1方向VL1與第2方向VL2間維持於第1角度f1之狀態(f＝f1)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第1角度f1維持於適於非等向蝕刻之-30度以上且+30度以下之範圍內之狀態下，使用遮罩LM於積層方向上對積層區域LA進行蝕刻，藉由該蝕刻而於積層區域LA內形成槽TL2。 繼步驟ST22之後，於步驟ST32(第2步驟)中，如圖12之(c)部分所示，於第1方向VL1與第2方向VL2維持為第2角度f2之狀態(f＝f2)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第2角度f2維持為適於等向性蝕刻之-180度以上且‑150度以下及+150度以上且+180度以下之範圍內之狀態下，對露出於槽TL2之內側之氮化物區域L32進行蝕刻。第1角度f1之絕對值小於第2角度f2之絕對值。由於氮化物區域L32係相較於氧化物區域L42而等向性蝕刻為支配性之層，故而可於步驟ST32中，以相對較高之選擇比對氮化物區域L32與氧化物區域L42中之僅氮化物區域L32選擇性地進行蝕刻。 表示步驟ST22、ST32之製程條件之實施例。 ＜步驟ST22＞ 於步驟ST22中，為了對材料不同之複數個區域積層而成之積層區域LA進行蝕刻，必須針對各區域之每一者進行處理。於對氮氧化矽區域L12進行蝕刻之情形，向處理容器12中導入CF4 氣體、CHF3 氣體、及O2 氣體，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。進而，使用第2電源22b施加偏壓電力。於對非晶形碳區域L22進行蝕刻之情形時，向處理容器12中導入O2 氣體及COS氣體，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。進而，使用第2電源22b施加偏壓電力。於對氮化物區域L32及氧化物區域L42進行蝕刻之情形時，在針對氮化物區域L32及氧化物區域L42之各者之蝕刻條件下，向處理容器12中導入C4 F6 氣體、C4 F8 氣體、CH2 F2 氣體、CHF3 氣體、Ar氣體、及O2 氣體，並在針對氮化物區域L32及氧化物區域L42之各者之蝕刻條件下，使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。進而，於針對氮化物區域L32及氧化物區域L42之各者之蝕刻條件下，使用第2電源22b施加偏壓電力。於步驟ST22中對氮化物區域L32及氧化物區域L42蝕刻時，使用循環蝕刻之方式。又，於步驟ST22中進行蝕刻時，由於必須進行高縱橫比之加工，故而藉由第2電源22b以例如3[MHz]之頻率施加5000[W]之偏壓電力。 ＜步驟ST32＞ 步驟ST32中，為了對氮化物區域L32進行蝕刻，必須進行等向性蝕刻。具體而言，於步驟ST32中，向處理容器12中導入NF3 氣體、Ar氣體、及O2 氣體，將壓力保持為例如高壓之400[mT]，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。再者，於步驟ST32中，為了進行等向性蝕刻，不施加偏壓電壓，或者施加低電壓之偏壓電壓。例如，於步驟ST32中，藉由第1電源22a及第2電源22b之各者施加0[V]之電壓及0[W]之電力，而進行蝕刻處理。 (實施例3) 上述方法MT可應用於對圖14之(a)部分所示之晶圓W3之多層膜進行蝕刻之情形。圖13所示之方法MT3係上述方法MT之一例，處理晶圓W3。圖14之(a)～(c)部分所示之晶圓W3(被處理體)係上述晶圓W之一例。 晶圓W3包含基體LB、積層區域LA、遮罩LM。積層區域LA包含抗反射膜L13、有機膜L23、被蝕刻層L33。遮罩LM係相較於抗反射膜L13而等向性蝕刻為支配性之層。抗反射膜L13之材料例如可含有氧化矽。有機膜L23例如為含有碳或矽之層，可為SOH(spin-on hardmask，旋塗硬遮罩)層。被蝕刻層L33可為包含氧化矽(SiO2 )之絕緣膜。 於基體LB上設置有積層區域LA。於基體LB上配置有積層區域LA之被蝕刻層L33。於積層區域LA中，有機膜L23配置於被蝕刻層L33上。於積層區域LA中，抗反射膜L13配置於有機膜L23上。於積層區域LA上設置有遮罩LM。遮罩LM配置於積層區域LA之抗反射膜L13上。 圖13所示之方法MT3包括步驟ST13、步驟ST23、及步驟ST33。步驟ST13對應於圖1所示之步驟ST1。步驟ST23對應於圖1所示之步驟ST2。步驟ST33對應於圖1所示之步驟ST3。首先，方法MT3之步驟ST13係以將成為處理對象之圖14之(a)部分所示之晶圓W3保持於電漿處理裝置10之保持構造體18之方式，準備晶圓W。 繼步驟ST13之後，於步驟ST23(第1步驟)中，如圖14之(b)部分所示，於第1方向VL1與第2方向VL2維持為第1角度f1之狀態(f＝f1)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第1角度f1維持為適於等向性蝕刻之-180度以上且‑150度以下及+150度以上且+180度以下之範圍內之狀態下，對遮罩LM之表面進行改質。再者，於步驟ST23中，抑制了非等向蝕刻，故而亦抑制了對遮罩LM之蝕刻。因此，可一併抑制遮罩LM之遮罩長度以及遮罩LM之LWR(Line Width Roughness，線寬粗糙度)及LER(Line Edge Roughness，線邊緣粗糙度)自實施步驟ST23前之狀態劣化。 繼步驟ST23之後，於步驟ST33(第2步驟)中，如圖14之(c)部分所示，於第1方向VL1與第2方向VL2維持為第2角度f2之狀態(f＝f2)下，藉由於處理容器12內產生之電漿，對由保持構造體18保持之晶圓W1進行蝕刻。更具體而言，於將第2角度f2維持為適於非等向蝕刻之-30度以上且+30度以下之範圍內之狀態下，使用遮罩LM對抗反射膜L13進行蝕刻，而形成遮罩LM13。第1角度f1之絕對值大於第2角度f2之絕對值。 表示步驟ST23、ST33之製程條件之實施例。 ＜步驟ST23＞ 於步驟ST23中，為了對遮罩LM之表面進行改質，必須進行等向性之處理。向處理容器12中導入H2 氣體及Ar氣體，將壓力保持為例如5[mT]，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。再者，於步驟ST23中，為了進行等向性之處理，不施加偏壓電壓，或者施加低電壓之偏壓電壓。例如，於步驟ST23中，藉由第1電源22a及第2電源22b之各者施加0[V]之電壓及0[W]之電力，而進行蝕刻處理。 ＜步驟ST33＞ 步驟ST33中，為了對抗反射膜L13進行蝕刻，必須進行非等向蝕刻。具體而言，於步驟ST33中，向處理容器12中導入CF4 氣體及Ar氣體，將壓力保持為例如5[mT]，並使用高頻電源150A及高頻電源150B施加高頻電力而產生電漿。又，於步驟ST33中進行蝕刻時，由於必須進行非等向蝕刻，故而藉由第2電源22b以例如13[MHz]之頻率施加500[W]之偏壓電力。 於上述所說明之方法MT中，於步驟ST1及步驟ST2中，保持晶圓W之保持構造體18之朝向不同，故而於各步驟中，可不使處理製程複雜化而容易地利用因處理容器12內產生之電漿引起之離子密度之差。尤其是，於處理容器12內，可不使氣體狀態或電漿狀態等變化，而藉由改變保持構造體18之朝向，容易地利用離子密度之差。 又，於實施例1之步驟ST21及步驟ST31中，保持晶圓W1之保持構造體18之朝向不同，故而可利用處理容器12內之離子密度之差，由此，可藉由改變保持構造體18之朝向，容易地切換對等向性蝕刻為支配性之層之蝕刻、及對非等向蝕刻為支配性之層之蝕刻。 又，於實施例2之步驟ST22及步驟ST22中，保持晶圓W2之保持構造體18之朝向不同，故而可利用處理容器12內之離子密度之差，因此，可藉由改變保持構造體18之朝向，容易地切換對等向性蝕刻為支配性之層之蝕刻、及對非等向蝕刻為支配性之層之蝕刻。 又，於實施例3中，於對等向性蝕刻為支配性之遮罩LM之表面進行改質之步驟ST23中，第1角度f1之絕對值大於第2角度f2之絕對值，由此，晶圓W3遠離介電體板194之表面194a，故而晶圓W3之附近之離子密度變低，從而可避免因實施此種步驟ST23引起之遮罩LM形狀之劣化。 又，因處理容器12內產生之電漿引起之離子密度之差可於保持構造體18之第1方向VL1與第2方向VL2所成之角度處於-30度以上且+30度以下之範圍內的情形時、以及處於-180度以上且-150度以下及+150度以上且+180度以下之範圍內的情形時充分不同。 又，於控制離子能量之情形時，先前藉由基於施加電壓之調節而調節離子電流來控制處理容器12內之離子能量，但即便將該施加電壓設為零，離子能量亦不會成為零，因處理容器12內之上部之電漿電位之存在等影響，例如4.2[eV]左右成為離子能量之下限值，故而為了使離子能量降低為低於該下限值，例如需要有離子捕捉板等構件。相對於此，如使用電漿處理裝置10以上述一個實施形態之方法MT進行般，保持構造體18能夠繞第1軸線AX1旋動360度(-180度以上且+180以下)，故而可藉由使保持於保持構造體18之晶圓W之表面FS連續旋動，而容易地使表面FS之位置移動至達到較佳之電子密度之位置。因此，無須如先前般基於施加電壓之調節而調節離子電流，而僅藉由使保持構造體18旋動便可容易地將晶圓W之表面FS附近之電子密度設定為較佳之值。尤其是，即便於離子能量成為上述下限值之情形時，亦可不使用離子捕捉板等構件，而僅藉由使保持構造體18旋動例如±180度之程度使晶圓W之表面FS相對於位於處理容器12之頂面側之介電體板194之表面194a朝向相反側(藉由使晶圓W之表面FS移動至距表面194a最遠之位置)，而使表面FS附近之離子能量降低為低於該下限值。如此般，藉由如使用電漿處理裝置10以上述一個實施形態之方法MT進行般，使保持構造體18繞第1軸線AX1於-180度～+180度之範圍內連續旋動，而能夠連續調節直至保持於保持構造體18之晶圓W之表面FS附近之離子能量到達低於先前之下限值之值(例如2～3 eV左右，進而零eV左右)為止。由於可容易地將離子能量設定為低於上述下限值之值，故而例如於藉由氟電漿對Si膜及SiO2 膜進行蝕刻時，可容易地實現高選擇比。 以上，於較佳之實施形態中，對本發明之原理進行圖示並說明，但業者應當明確，本發明可不脫離此種原理而於配置及詳細構成方面進行變更。本發明並不限定於本實施形態中所揭示之特定構成。因此，可對來自申請專利範圍及其精神之範圍之全部修正及變更申請權利。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12a‧‧‧中間部分
12e‧‧‧排氣口
14‧‧‧氣體供給系統
14a‧‧‧氣體供給部
14e‧‧‧氣體噴出孔
16‧‧‧電漿源
18‧‧‧保持構造體
20‧‧‧排氣系統
20a‧‧‧自動壓力控制器
20b‧‧‧渦輪分子泵
20c‧‧‧乾式真空泵
20d‧‧‧閥
20e‧‧‧閥
22‧‧‧偏壓電力供給部
22a‧‧‧第1電源
22b‧‧‧第2電源
24‧‧‧驅動裝置
26‧‧‧整流構件
26a‧‧‧上部
26b‧‧‧下部
30‧‧‧保持部
32‧‧‧靜電吸盤
34‧‧‧下部電極
34a‧‧‧第1部分
34b‧‧‧第2部分
34f‧‧‧冷媒流路
35‧‧‧絕緣構件
35a‧‧‧第1部分
35b‧‧‧第2部分
36‧‧‧旋轉軸部
36a‧‧‧柱狀部
36b‧‧‧第1筒狀部
36c‧‧‧第2筒狀部
36d‧‧‧第3筒狀部
37‧‧‧第1構件
38‧‧‧第2構件
39a‧‧‧密封構件
39b‧‧‧密封構件
39c‧‧‧密封構件
40‧‧‧容器部
42‧‧‧上側容器部
44‧‧‧外側容器部
50‧‧‧傾斜軸部
52‧‧‧磁性流體密封部
52a‧‧‧內環部
52b‧‧‧外環部
52c‧‧‧磁性流體
53‧‧‧軸承
54‧‧‧旋轉連接器
55‧‧‧軸承
60‧‧‧配線
62‧‧‧電源
64‧‧‧配線
66‧‧‧配管
68‧‧‧傳熱氣體之源
70‧‧‧旋轉接頭
72‧‧‧配管
74‧‧‧配管
76‧‧‧冷卻單元
78‧‧‧旋轉馬達
80‧‧‧滑輪
82‧‧‧傳導帶
140‧‧‧高頻天線
142A‧‧‧內側天線元件
142B‧‧‧外側天線元件
144‧‧‧夾持體
150A‧‧‧高頻電源
150B‧‧‧高頻電源
160‧‧‧屏蔽構件
162A‧‧‧內側屏蔽壁
162B‧‧‧外側屏蔽壁
164A‧‧‧內側屏蔽板
164B‧‧‧外側屏蔽板
194‧‧‧介電體板
194a‧‧‧表面
AN‧‧‧傾斜角
AX1‧‧‧第1軸線
AX2‧‧‧第2軸線
CE‧‧‧中心
Cnt‧‧‧控制部
FA1‧‧‧水平基準面
FA2‧‧‧鉛垂基準面
FS‧‧‧表面
H‧‧‧距離
L‧‧‧距離
L11‧‧‧氮化物區域
L12‧‧‧氮氧化矽區域
L13‧‧‧抗反射膜
L21‧‧‧多晶矽區域
L22‧‧‧非晶形碳區域
L23‧‧‧有機膜
L31‧‧‧氧化物區域
L32‧‧‧氮化物區域
L33‧‧‧被蝕刻層
L42‧‧‧氧化物區域
LA‧‧‧積層區域
LB‧‧‧基體
LM‧‧‧遮罩
LM13‧‧‧遮罩
MT‧‧‧方法
MT1‧‧‧方法
MT2‧‧‧方法
MT3‧‧‧方法
OR‧‧‧原點
PX‧‧‧軸線
R‧‧‧距離
S‧‧‧空間
ST1‧‧‧步驟
ST2‧‧‧步驟
ST3‧‧‧步驟
ST11‧‧‧步驟
ST12‧‧‧步驟
ST13‧‧‧步驟
ST21‧‧‧步驟
ST22‧‧‧步驟
ST23‧‧‧步驟
ST31‧‧‧步驟
ST32‧‧‧步驟
ST33‧‧‧步驟
TC‧‧‧1週期
TH‧‧‧期間
TL‧‧‧期間
TL1‧‧‧槽
TL2‧‧‧槽
VL1‧‧‧第1方向
VL2‧‧‧第2方向
W‧‧‧晶圓
W1‧‧‧晶圓
W2‧‧‧晶圓
W3‧‧‧晶圓
XO‧‧‧交叉點
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
圖1係說明一個實施形態之處理被處理體之方法之流程圖。 圖2係概略性地表示一個實施形態之電漿處理裝置之圖。 圖3係概略性地表示一個實施形態之電漿處理裝置之圖。 圖4係表示經脈衝調變之偏壓電壓之圖。 圖5係表示一個實施形態之電漿源之圖。 圖6係表示一個實施形態之電漿源之圖。 圖7係表示一個實施形態之保持構造體之剖視圖。 圖8係表示一個實施形態之保持構造體之剖視圖。 圖9係表示圖1所示之方法之一實施例之流程圖。 圖10包括(a)部分～(c)部分，圖10之(a)部分表示圖9所示之方法之處理前之晶圓的剖面構造，圖10之(b)部分～(c)部分表示圖9所示之方法之各處理後之晶圓的剖面構造。 圖11係表示圖1所示之方法之一實施例之流程圖。 圖12包括(a)部分～(c)部分，圖12之(a)部分表示圖11所示之方法之處理前之晶圓的剖面構造，圖12之(b)部分～(c)部分表示圖11所示之方法之各處理後之晶圓的剖面構造。 圖13係表示圖1所示之方法之一實施例之流程圖。 圖14包括(a)部分～(c)部分，圖14之(a)部分表示圖13所示之方法之處理前之晶圓的剖面構造，圖14之(b)部分～(c)部分表示圖13所示之方法之各處理後之晶圓的剖面構造。

Claims (4)

  1. 一種方法，其係使用電漿處理裝置對被處理體進行蝕刻之方法， 上述電漿處理裝置具備保持上述被處理體之保持構造體及收容該保持構造體之處理容器， 上述保持構造體能夠於上述處理容器內繞設置於該處理容器之傾斜軸旋動360度， 上述傾斜軸與上述保持構造體相交， 上述傾斜軸之軸線與設置於上述處理容器內之頂面側之上部電極之電極板之表面、及保持於上述保持構造體之上述被處理體之表面平行， 於由上述保持構造體保持之上述被處理體之上述表面與上述電極板之上述表面平行且相互面對之狀態下，該被處理體之第1中心軸線與上述處理容器之第2中心軸線重疊，並且該第1中心軸線之第1方向與該第2中心軸線之第2方向相同， 上述第1中心軸線垂直於上述被處理體之上述表面， 上述第1方向朝向上述被處理體之上述表面之上方， 上述第2中心軸線垂直於上述電極板之上述表面， 上述第2方向自上述處理容器之底部側朝向設置於該處理容器之頂面側之上述電極板， 上述第1中心軸線藉由上述保持構造體繞上述傾斜軸旋動，而相對於上述第2中心軸線傾斜， 該方法包括： 第1步驟，其係於維持上述第1方向與上述第2方向成第1角度之狀態下，在由上述保持構造體保持有上述被處理體之上述處理容器內產生電漿；及 第2步驟，其係於實施上述第1步驟後，於維持上述第1方向與上述第2方向成第2角度之狀態下，在由上述保持構造體保持有上述被處理體之上述處理容器內產生電漿； 上述第1角度及上述第2角度為-180度以上且+180度以下，且 上述第1角度之絕對值與上述第2角度之絕對值不同。
  2. 如請求項1之方法，其中上述被處理體具備積層區域及設置於該積層區域之上之遮罩， 上述積層區域具備複數個第1層及複數個第2層， 上述第1層與上述第2層沿著積層方向交替地積層， 上述第1層係相較於上述第2層而以等向性蝕刻為支配性之層， 上述第1角度之絕對值小於上述第2角度之絕對值， 於上述第1步驟中，使用上述遮罩於上述積層方向上對上述積層區域進行蝕刻，藉由該蝕刻，於上述積層區域內形成槽，且 於上述第2步驟中，對露出於上述槽之內側之上述第1層進行蝕刻。
  3. 如請求項1之方法，其中上述被處理體具備抗反射膜及設置於該抗反射膜上之遮罩， 上述第1角度之絕對值大於上述第2角度之絕對值， 上述遮罩係以等向性蝕刻為支配性之層， 於上述第1步驟中，對上述遮罩之表面進行改質，且 於上述第2步驟中，使用上述遮罩，對上述抗反射膜進行蝕刻。
  4. 如請求項1至3中任一項之方法，其中上述第1角度及上述第2角度中之絕對值較小者之角度處於-30度以上且+30度以下之範圍內，絕對值較大之角度處於-180度以上且-150度以下及+150度以上且+180度以下之範圍內。
TW106125025A 2016-08-05 2017-07-26 處理被處理體之方法 TWI731126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016154663A JP2018022830A (ja) 2016-08-05 2016-08-05 被処理体を処理する方法
JP??2016-154663 2016-08-05

Publications (2)

Publication Number Publication Date
TW201816884A true TW201816884A (zh) 2018-05-01
TWI731126B TWI731126B (zh) 2021-06-21

Family

ID=61073786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106125025A TWI731126B (zh) 2016-08-05 2017-07-26 處理被處理體之方法

Country Status (6)

Country Link
US (1) US11056370B2 (zh)
JP (1) JP2018022830A (zh)
KR (1) KR102462630B1 (zh)
CN (1) CN109564872B (zh)
TW (1) TWI731126B (zh)
WO (1) WO2018025855A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP7209567B2 (ja) * 2018-07-30 2023-01-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7345382B2 (ja) 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197888A (ja) * 1984-10-18 1986-05-16 Fujitsu Ltd 光半導体装置の製造方法
JP4033997B2 (ja) 1999-01-26 2008-01-16 独立行政法人科学技術振興機構 異方性エッチングが可能な被加工材料を用いた電子素子の製造方法及びその製造装置
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
JP5554047B2 (ja) * 2009-10-27 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP6373160B2 (ja) * 2014-10-15 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
WO2017082373A1 (ja) 2015-11-13 2017-05-18 東京エレクトロン株式会社 被処理体をエッチングする方法

Also Published As

Publication number Publication date
KR102462630B1 (ko) 2022-11-03
KR20190034645A (ko) 2019-04-02
WO2018025855A1 (ja) 2018-02-08
US20190189493A1 (en) 2019-06-20
JP2018022830A (ja) 2018-02-08
TWI731126B (zh) 2021-06-21
CN109564872B (zh) 2023-05-26
CN109564872A (zh) 2019-04-02
US11056370B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
KR102510737B1 (ko) 원자층 에칭 방법
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
US8012305B2 (en) Exhaust assembly for a plasma processing system
US9048191B2 (en) Plasma etching method
KR100428889B1 (ko) 플라즈마에칭방법
US20140134846A1 (en) Plasma etching method
TWI731126B (zh) 處理被處理體之方法
KR20090093875A (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20140206197A1 (en) Method of fabricating fin fet and method of fabricating device
US7405162B2 (en) Etching method and computer-readable storage medium
TW201727738A (zh) 蝕刻方法
WO2017151383A1 (en) Selective siarc removal
TWI695090B (zh) 被處理體之蝕刻方法
EP0945896A1 (en) Plasma etching method
CN110010466B (zh) 蚀刻方法
KR20140082685A (ko) 반도체 장치의 제조 방법
JP6096438B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20150279689A1 (en) Method for manufacturing semiconductor device
WO2017082373A1 (ja) 被処理体をエッチングする方法
JP2006093269A (ja) エッチング方法
WO2022181691A1 (ja) 基板処理方法及び基板処理装置
JP4800077B2 (ja) プラズマエッチング方法
JP2010238819A (ja) プラズマ処理装置及びプラズマ処理方法