JP2010073935A - シリコン化合物膜のドライエッチング方法 - Google Patents
シリコン化合物膜のドライエッチング方法 Download PDFInfo
- Publication number
- JP2010073935A JP2010073935A JP2008240537A JP2008240537A JP2010073935A JP 2010073935 A JP2010073935 A JP 2010073935A JP 2008240537 A JP2008240537 A JP 2008240537A JP 2008240537 A JP2008240537 A JP 2008240537A JP 2010073935 A JP2010073935 A JP 2010073935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- gas
- silicon compound
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 147
- 150000003377 silicon compounds Chemical class 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims description 117
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims description 352
- 239000007789 gas Substances 0.000 claims description 133
- 239000010409 thin film Substances 0.000 claims description 68
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 43
- 229910001882 dioxygen Inorganic materials 0.000 claims description 43
- 230000001681 protective effect Effects 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000011261 inert gas Substances 0.000 claims description 23
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000010792 warming Methods 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910018503 SF6 Inorganic materials 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000005431 greenhouse gas Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- SYNPRNNJJLRHTI-UHFFFAOYSA-N 2-(hydroxymethyl)butane-1,4-diol Chemical compound OCCC(CO)CO SYNPRNNJJLRHTI-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 silicon nitride compound Chemical class 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
- Y02C20/00—Capture or disposal of greenhouse gases
- Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 ＳＦ6等の地球温暖化の一因となるガスを用いずに、窒化シリコン膜、アモルファスシリコン膜等のシリコン化合物膜を良好にドライエッチングする。
【解決手段】 例えば、ゲート絶縁膜３の上面には真性アモルファスシリコン膜２１および窒化シリコン膜（チャネル保護膜形成用膜）２２が成膜され、その上にはレジスト膜２３が形成されている。そして、少なくともＣＯＦ２ガスを含むエッチングガスを用いてドライエッチングすると、窒化シリコン膜２２を良好にドライエッチングすることができ、レジスト膜２３下にチャネル保護膜が形成される。この場合、下地の真性アモルファスシリコン膜２１が露出され、この露出された真性アモルファスシリコン膜２１がある程度ドライエッチングされるが、その際の選択比は約７である。
【選択図】 図２
【解決手段】 例えば、ゲート絶縁膜３の上面には真性アモルファスシリコン膜２１および窒化シリコン膜（チャネル保護膜形成用膜）２２が成膜され、その上にはレジスト膜２３が形成されている。そして、少なくともＣＯＦ２ガスを含むエッチングガスを用いてドライエッチングすると、窒化シリコン膜２２を良好にドライエッチングすることができ、レジスト膜２３下にチャネル保護膜が形成される。この場合、下地の真性アモルファスシリコン膜２１が露出され、この露出された真性アモルファスシリコン膜２１がある程度ドライエッチングされるが、その際の選択比は約７である。
【選択図】 図２
Description
この発明はシリコン化合物膜のドライエッチング方法に関する。
例えば、従来の薄膜トランジスタには、逆スタガ型のものがある（例えば、特許文献１参照）。この薄膜トランジスタでは、基板の上面にゲート電極が設けられている。ゲート電極を含む基板の上面にはゲート絶縁膜が設けられている。ゲート電極上におけるゲート絶縁膜の上面には真性アモルファスシリコンからなる半導体薄膜が設けられている。半導体薄膜の上面両側にはｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられている。各オーミックコンタクト層の上面にはソース電極およびドレイン電極が設けられている。
ところで、上記従来の薄膜トランジスタにおけるオーミックコンタクト層および半導体薄膜の形成方法では、ゲート絶縁膜の上面に成膜された真性アモルファスシリコン膜（半導体薄膜形成用膜）およびｎ型アモルファスシリコン膜（オーミックコンタクト層形成用膜）を連続してドライエッチングしている。この場合、エッチングガスとしてはＳＦ6（六フッ化イオウ）ガスを用いている（特許文献１の第１３０段落参照）。
しかしながら、上記従来のドライエッチング方法で使用するエッチングガスとしてのＳＦ6は、温暖化係数が数千から数万と非常に大きく、このため、近年、地球温暖化の一因として問題視されるようになってきている。したがって、これに替わる代替ガスの選択が重要な課題となっている。
そこで、この発明は、ＳＦ6等の地球温暖化の一因となるガスを用いずに、アモルファスシリコン膜および窒化シリコン膜等の薄膜トランジスタを構成する材料を良好にドライエッチングすることができるシリコン化合物膜のドライエッチング方法を提供することを目的とする。
請求項１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、少なくともＣＯＦ２を含むエッチングガスを用いた平行平板型のドライエッチングによりシリコン化合物膜膜をドライエッチングすることを特徴とするものである。
請求項２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜は窒化シリコン膜であることを特徴とするものである。
請求項３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２に記載の発明において、前記窒化シリコン膜はアモルファスシリコン膜上に形成されていることを特徴とするものである。
請求項４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３に記載の発明において、逆スタガ型でチャネル保護膜型の薄膜トランジスタを製造するとき、前記アモルファスシリコン膜は真正アモルファスシリコン膜であり、該真正アモルファスシリコン膜上に、前記窒化シリコン膜をドライエッチングして、チャネル保護膜を形成することを特徴とするものである。
請求項５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項４に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５〜４であることを特徴とするものである。
請求項７に記載の発明に係るシリコン膜のドライエッチング方法は、請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は１.５〜２であることを特徴とするものである。
請求項８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５または８に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項１０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜はアモルファスシリコン膜であることを特徴とするものである。
請求項１１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜は真正アモルファスシリコン膜およびその上に形成されたｎ型アモルファスシリコン膜であることを特徴とするものである。
請求項１２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１１に記載の発明において、前記真正アモルファスシリコン膜は窒化シリコン膜上に形成されていることを特徴とするものである。
請求項１３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１２に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン化合物膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするものである。
請求項１４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１３に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび塩素ガスを含む混合ガスであることを特徴とするものである。
請求項１５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．１〜１であることを特徴とするものである。
請求項１６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．２５〜０．５であることを特徴とするものである。
請求項１７に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記ドライエッチングはカソードカップリングによるドライエッチングであることを特徴とするものである。
請求項１８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記ドライエッチングはアノードカップリングによるドライエッチングであることを特徴とするものである。
請求項１９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項２０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４または１９に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項２１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１２に記載の発明において、逆スタガ型でチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするものである。
請求項２２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするものである。
請求項２３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項２４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするものである。
請求項２５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするものである。
請求項２６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２２または２３に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項２７に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２２、２３、２６のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項２８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２に記載の発明において、前記窒化シリコン膜はＩＴＯ膜あるいは金属膜からなる下地上に形成されていることを特徴とするものである。
請求項２９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２８に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記下地に対応する部分における前記窒化シリコン膜からなるオーバーコート膜にドライエッチングにより開口部を形成することを特徴とするものである。
請求項３０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするものである。
請求項３１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項３２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするものである。
請求項３３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするものである。
請求項３４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３０または３１に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項３５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３０、３１、３４のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜は窒化シリコン膜であることを特徴とするものである。
請求項３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２に記載の発明において、前記窒化シリコン膜はアモルファスシリコン膜上に形成されていることを特徴とするものである。
請求項４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３に記載の発明において、逆スタガ型でチャネル保護膜型の薄膜トランジスタを製造するとき、前記アモルファスシリコン膜は真正アモルファスシリコン膜であり、該真正アモルファスシリコン膜上に、前記窒化シリコン膜をドライエッチングして、チャネル保護膜を形成することを特徴とするものである。
請求項５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項４に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５〜４であることを特徴とするものである。
請求項７に記載の発明に係るシリコン膜のドライエッチング方法は、請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は１.５〜２であることを特徴とするものである。
請求項８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項５または８に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項１０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜はアモルファスシリコン膜であることを特徴とするものである。
請求項１１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１に記載の発明において、前記シリコン化合物膜は真正アモルファスシリコン膜およびその上に形成されたｎ型アモルファスシリコン膜であることを特徴とするものである。
請求項１２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１１に記載の発明において、前記真正アモルファスシリコン膜は窒化シリコン膜上に形成されていることを特徴とするものである。
請求項１３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１２に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン化合物膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするものである。
請求項１４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１３に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび塩素ガスを含む混合ガスであることを特徴とするものである。
請求項１５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．１〜１であることを特徴とするものである。
請求項１６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．２５〜０．５であることを特徴とするものである。
請求項１７に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記ドライエッチングはカソードカップリングによるドライエッチングであることを特徴とするものである。
請求項１８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記ドライエッチングはアノードカップリングによるドライエッチングであることを特徴とするものである。
請求項１９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項２０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１４または１９に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項２１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項１２に記載の発明において、逆スタガ型でチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするものである。
請求項２２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするものである。
請求項２３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項２４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするものである。
請求項２５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするものである。
請求項２６に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２２または２３に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項２７に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２２、２３、２６のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
請求項２８に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２に記載の発明において、前記窒化シリコン膜はＩＴＯ膜あるいは金属膜からなる下地上に形成されていることを特徴とするものである。
請求項２９に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２８に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記下地に対応する部分における前記窒化シリコン膜からなるオーバーコート膜にドライエッチングにより開口部を形成することを特徴とするものである。
請求項３０に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするものである。
請求項３１に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするものである。
請求項３２に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするものである。
請求項３３に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするものである。
請求項３４に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３０または３１に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするものである。
請求項３５に記載の発明に係るシリコン化合物膜のドライエッチング方法は、請求項３０、３１、３４のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするものである。
この発明によれば、少なくともＣＯＦ２を含むガスを用いた平行平板型のドライエッチングによりアモルファスシリコン膜等のシリコン化合物膜をドライエッチングすることにより、ＳＦ6等の地球温暖化の一因となるガスを用いずに、アモルファスシリコン膜等のシリコン化合物膜を良好にドライエッチングすることができる。
図１はこの発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の断面図を示す。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはクロム等の金属からなるゲート電極２が設けられている。ゲート電極２を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。
ゲート電極２上におけるゲート絶縁膜３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜４が設けられている。半導体薄膜４の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６、７が設けられている。オーミックコンタクト層６、７の各上面にはクロム等の金属からなるソース電極８およびドレイン電極９が設けられている。
ここで、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０が構成されている。
ゲート絶縁膜３の上面の所定の箇所およびソース電極８の上面の一部にはＩＴＯからなる画素電極１１が設けられている。薄膜トランジスタ１０および画素電極１１を含むゲート絶縁膜３の上面には窒化シリコンからなるオーバーコート膜１２が設けられている。この場合、画素電極１１の周辺部以外の領域に対応する部分におけるオーバーコート膜１２には開口部１３が設けられている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。
次に、ゲート電極２を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコン膜（半導体薄膜４形成用膜）２１および窒化シリコン膜（チャネル保護膜５形成用膜）２２を連続して成膜する。次に、窒化シリコン膜２２の上面のチャネル保護膜５形成領域に、スクリーン印刷法、スピンコート法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２３を形成する。
次に、レジスト膜２３をマスクとして窒化シリコン膜２２をドライエッチングすると、レジスト膜２３下以外の領域における窒化シリコン膜２２が除去され、図３に示すように、レジスト膜２３下にチャネル保護膜５が形成される。次に、レジスト膜２３を剥離する。
次に、図４に示すように、チャネル保護膜５を含む真性アモルファスシリコン膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜（オーミックコンタクト層６、７形成用膜）２４を成膜する。次に、ｎ型アモルファスシリコン膜２４の上面に、スパッタ法により、クロム等の金属からなるソース・ドレイン電極形成用膜２５を成膜する。
次に、ソース・ドレイン電極形成用膜２５の上面のソース電極８形成領域およびドレイン電極９形成領域に、スクリーン印刷法、スピンコート法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２６、２７を形成する。
次に、レジスト膜２６、２７をマスクとしてソース・ドレイン電極形成用膜２５をウェットエッチングすると、レジスト膜２６、２７下以外の領域におけるソース・ドレイン電極形成用膜２５が除去され、図５に示すように、レジスト膜２６、２７下にソース電極８およびドレイン電極９が形成される。
次に、レジスト膜２６、２７およびチャネル保護膜５をマスクとしてｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１を連続してドライエッチングすると、レジスト膜２６、２７下以外の領域におけるｎ型アモルファスシリコン膜２４が除去され、且つ、レジスト膜２６、２７およびチャネル保護膜５下以外の領域における真性アモルファスシリコン膜２１が除去され、図６に示すように、ソース電極８およびドレイン電極９下にオーミックコンタクト層６、７が形成され、且つ、オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４が形成される。
この状態では、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０が形成されている。次に、レジスト膜２６、２７を剥離する。
次に、図７に示すように、ゲート絶縁膜３の上面の所定の箇所およびソース電極８の上面の一部に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１１を形成する。
次に、図８に示すように、薄膜トランジスタ１０および画素電極１１を含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１２を成膜する。次に、オーバーコート膜１２の上面に、スクリーン印刷法、スピンコート法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２８を形成する。この場合、画素電極１１の周辺部以外の領域に対応する部分におけるレジスト膜２８には開口部２９が形成されている。
次に、レジスト膜２８をマスクとしてオーバーコート膜１２をドライエッチングすると、図９に示すように、レジスト膜２８の開口部２９つまり画素電極１１の周辺部以外の領域に対応する部分におけるオーバーコート膜１２に開口部１３が形成される。次に、レジスト膜２８を剥離する。かくして、図１に示す薄膜トランジスタパネルが得られる。
（第１のドライエッチング装置）
次に、図２および図３に示す場合において、窒化シリコン膜（チャネル保護膜５形成用膜）２２をドライエッチングしてチャネル保護膜５を形成するための第１のドライエッチング装置の一例について、図１０に示す概略構成図を参照して説明する。このドライエッチング装置は、平行平板型であり、反応容器３１を備えている。
次に、図２および図３に示す場合において、窒化シリコン膜（チャネル保護膜５形成用膜）２２をドライエッチングしてチャネル保護膜５を形成するための第１のドライエッチング装置の一例について、図１０に示す概略構成図を参照して説明する。このドライエッチング装置は、平行平板型であり、反応容器３１を備えている。
反応容器３１内の下部には下部電極３２が設けられ、上部には上部電極３３が設けられている。この場合、下部電極３２は高周波電源３４に接続され、上部電極３３は接地されている。下部電極３２の上面には被加工物３５が載置されるようになっている。反応容器３１の下部の所定の箇所は配管３６を介して真空ポンプ３７に接続されている。
反応容器３１の上部中央部にはガス導入管３８が上部電極３３の中央部を貫通して設けられている。ガス導入管３８は共通配管３９に接続されている。共通配管３９には第１、第２の配管４０、４１が接続されている。第１、第２の配管４０、４１には第１、第２の電磁弁４２、４３および第１、第２のマスフローコントローラ４４、４５が介在されている。第１、第２の配管４０、４１の各先端部にはボンベ等からなるＣＯＦ２（フッ化カルボニル）ガス供給源４６および酸素ガス供給源４７が接続されている。
次に、この第１のドライエッチング装置を用いて、下部電極３２の上面に載置された被加工物３５が図２に示す状態にあり、真性アモルファスシリコン膜（半導体薄膜４形成用膜）２１上の窒化シリコン膜（チャネル保護膜５形成用膜）２２をドライエッチングする場合について説明する。まず、真空ポンプ３７の駆動により、反応容器３１内のガスを排出し、反応容器３１内を圧力１〜１００Ｐａの真空雰囲気とした。
次に、第１、第２の電磁弁４２、４３を開弁し、ＣＯＦ２ガス供給源４６および酸素ガス供給源４７から供給されるＣＯＦ２ガスおよび酸素ガスの混合ガスをガス導入管３８から反応容器３１内に導入する。この場合、第１、第２のマスフローコントローラ４４、４５によりＣＯＦ２ガスおよび酸素ガスの各流量を調整し、ＣＯＦ２ガスの流量を１００ｓｃｃｍとし、酸素ガスの流量を１００〜４００ｓｃｃｍとした。また、高周波電源３４から１３．５６ＭＨｚの高周波電力７００Ｗを印加した。
すると、レジスト膜２３下以外の領域における窒化シリコン２２がドライエッチングされて除去され、そのエッチングレートは約１５００Å／ｍｉｎであった。この場合、レジスト膜２３下以外の領域における窒化シリコン膜２２が完全に除去されると、図３に示すように、下地の真性アモルファスシリコン膜２１が露出され、この露出された真性アモルファスシリコン膜２１がある程度ドライエッチングされて除去されるが、そのエッチングレートは約２１０Å／ｍｉｎであった。したがって、この場合の選択比は約７倍であり、実用可能である。しかも、ＣＯＦ２ガスの温暖化係数は１であり、温暖化ガスの排出量の抑制に大きく寄与することができる。
ところで、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０を製造する場合、一例として、窒化シリコン膜２２の膜厚は１２００Å程度であり、真正アモルファスシリコン膜２１の膜厚は２５０Å程度である。一方、ＣＯＦ２ガス単体では、窒化シリコン膜２２のエッチングレートは約４０００Å／ｍｉｎと比較的大きい。
したがって、ＣＯＦ２ガス単体でのドライエッチングでは、真正アモルファスシリコン膜２１の大部分をエッチングして除去してしまうおそれがある。これに対し、上記ドライエッチング方法では、ＣＯＦ２ガスと酸素ガスとの混合ガスからなるエッチングガスを用いているので、窒化シリコン膜２２のエッチングレートが約１５００Å／ｍｉｎと比較的小さくなり、真正アモルファスシリコン膜２１に対しても約２１０Å／ｍｉｎと実用可能なエッチングレートとすることができる。
すなわち、ＣＯＦ２ガスに対する酸素ガスの流量比が大きくなると、選択比は上がるが、エッチングレートは低下する。酸素ガス流量比の大きい側では、スループットの低下が許容されるのであれば、ＣＯＦ２ガスに対する酸素ガスの流量比は４程度まで増やしても加工可能である。一方、酸素ガス流量比の小さい側では、下地の真正アモルファスシリコン膜２１のエッチングレートが大きくなるので、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５程度が限界である。そこで、上記ドライエッチング方法では、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５〜４としている。
ところで、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０を製造する場合、上述のごとく、窒化シリコン膜２２の膜厚が１２００Å程度であるのに対し、真正アモルファスシリコン膜２１の膜厚が２５０Å程度しかないので、高い選択比が求められる。このため、ＣＯＦ２ガスに対する酸素ガスの流量比を１.５〜２とすると、窒化シリコン膜２２のエッチングレートが約１２００Å／ｍｉｎと上記の場合（約１５００Å／ｍｉｎ）よりもやや小さくなるが、選択比をより一層高くすることができる。したがって、ＣＯＦ２ガスに対する酸素ガスの流量比は１.５〜２とするのがより好ましい。
なお、ＣＯＦ２ガス供給源４６は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈ＣＯＦ２ガスを供給するものであってもよい。例えば、窒素ガスで２０ｖｏｌ％に希釈された希釈ＣＯＦ２ガスの流量を５００ｓｃｃｍ（ＣＯＦ２ガスのみの流量は１００ｓｃｃｍ）とし、酸素ガスの流量を１００〜４００ｓｃｃｍとしてもよい。不活性ガスを添加すると、プラズマの状態が安定し、エッチングの均一性を向上することができる。
なお、ＣＯＦ２ガス供給源４６とは別にボンベ等からなる不活性ガス供給源を設けるようにしてもよい。この場合、不活性ガス供給源に付随する配管、電磁弁およびマスフローコントローラを設けるのはもちろんである。また、以上のように、不活性ガスを添加する場合でも、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５〜４とするのが好ましく、１.５〜２とするのがより好ましい。
（第２のドライエッチング装置）
次に、図５および図６に示す場合において、ｎ型アモルファスシリコン膜（オーミックコンタクト層６、７形成用膜）２４および真性アモルファスシリコン膜（半導体薄膜４形成用膜）２１を連続してドライエッチングしてオーミックコンタクト層６、７および半導体薄膜４を形成するための第２のドライエッチング装置の一例について、図１１に示す概略構成図を参照して説明する。この第２のドライエッチング装置において、図１０に示す第１のドライエッチング装置と異なる点は、酸素ガス供給源４７の代わりに、塩素ガス供給源４８を用いた点である。
次に、図５および図６に示す場合において、ｎ型アモルファスシリコン膜（オーミックコンタクト層６、７形成用膜）２４および真性アモルファスシリコン膜（半導体薄膜４形成用膜）２１を連続してドライエッチングしてオーミックコンタクト層６、７および半導体薄膜４を形成するための第２のドライエッチング装置の一例について、図１１に示す概略構成図を参照して説明する。この第２のドライエッチング装置において、図１０に示す第１のドライエッチング装置と異なる点は、酸素ガス供給源４７の代わりに、塩素ガス供給源４８を用いた点である。
次に、この第２のドライエッチング装置を用いて、下部電極３２の上面に載置された被加工物３５が図５に示す状態にあり、窒化シリコンからなるゲート絶縁膜３上のｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１を連続してドライエッチングする場合について説明する。まず、真空ポンプ３７の駆動により、反応容器３１内のガスを排出し、反応容器３１内を圧力１〜１００Ｐａの真空雰囲気とした。
次に、第１、第２の電磁弁４２、４３を開弁し、ＣＯＦ２ガス供給源４６および塩素ガス供給源４８から供給されるＣＯＦ２ガスおよび塩素ガスの混合ガスをガス導入管３８から反応容器３１内に導入する。この場合、第１、第２のマスフローコントローラ４４、４５によりＣＯＦ２ガスおよび塩素ガスの各流量を調整し、ＣＯＦ２ガスの流量を２０〜２００ｓｃｃｍとし、塩素ガスの流量を２００ｓｃｃｍとした。また、高周波電源３４から１３．５６ＭＨｚの高周波電力７００Ｗを印加した。
すると、レジスト膜２６、２７およびチャネル保護膜５下以外の領域におけるｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１が連続してドライエッチングされて除去され、そのエッチングレートは約１２００Å／ｍｉｎであった。この場合、レジスト膜２６、２７およびチャネル保護膜５下以外の領域におけるｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１が完全に除去されると、図６に示すように、下地の窒化シリコンからなるゲート絶縁膜３が露出され、この露出されたゲート絶縁膜３がある程度ドライエッチングされて除去されるが、そのエッチングレートは約４００Å／ｍｉｎであった。したがって、この場合の選択比は約３倍であり、実用可能である。しかも、ＣＯＦ２ガスの温暖化係数は１であり、温暖化ガスの排出量の抑制に大きく寄与することができる。
ところで、塩素ガス単体でのドライエッチングでは、アモルファスシリコン膜２１、２４のエッチングレートが１００Å／ｍｉｎ程度しか得られないが、塩素ガス（２００ｓｃｃｍ）にＣＯＦ２ガスを１０％（２０ｓｃｃｍ）加えると、実用可能な下限のエッチングレートが得られる。一方、ＣＯＦ２ガスの流量を増やしていくと、アモルファスシリコン膜２１、２４のエッチングレートは低下するが、下地の窒化シリコンからなるゲート絶縁膜３のエッチングレートが上昇するので、塩素ガスに対するＣＯＦ２ガスの流量比の上限は１程度が望ましい。したがって、上記ドライエッチング方法では、塩素ガスに対するＣＯＦ２ガスの流量比は０.１〜１としている。
ところで、塩素ガスの流量２００ｓｃｃｍに対してＣＯＦ２ガスの流量を７５ｓｃｃｍとすると、エッチングレートが最大となり、それより少なくても多くてもエッチングレートが次第に低下するが、塩素ガスの流量２００ｓｃｃｍに対してＣＯＦ２ガスの流量を５０〜１００ｓｃｃｍとすれば、十分なエッチングレートおよび選択比が得られる。したがって、塩素ガスに対するＣＯＦ２ガスの流量比は０．２５〜０．５とするのがより好ましい。
なお、ＣＯＦ２ガス供給源４６は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈ＣＯＦ２ガスを供給するものであってもよい。例えば、窒素ガスで２０ｖｏｌ％に希釈された希釈ＣＯＦ２ガスの流量を１００〜１０００ｓｃｃｍ（ＣＯＦ２ガスのみの流量は２０〜２００ｓｃｃｍ）とし、塩素ガスの流量を２００ｓｃｃｍとしてもよい。不活性ガスを添加すると、プラズマの状態が安定し、エッチングの均一性を向上することができる。
なお、ＣＯＦ２ガス供給源４６とは別にボンベ等からなる不活性ガス供給源を設けるようにしてもよい。この場合も、不活性ガス供給源に付随する配管、電磁弁およびマスフローコントローラを設けるのはもちろんである。また、以上のように、不活性ガスを添加する場合でも、塩素ガスに対するＣＯＦ２ガスの流量比は０．１〜１とするのが好ましく、０．２５〜０．５とするのがより好ましい。
ところで、図１１に示すドライエッチング装置では、被加工物３５が載置される下部電極３２に高周波を印加して、接地された上部電極３３側つまりカソード側の陰極降下電圧を発生しやすくし、放電によって発生したイオンを反応に利用したものであり、反応性イオンエッチング（ＲＩＥ）と呼ばれており、カソードカップリングによるドライエッチングである。
このカソードカップリングによるドライエッチングでは、サイドエッチングの少ない異方性エッチングが可能である。しかしながら、カソードカップリングによるドライエッチングでは、カソード側の陰極降下電圧によるイオン衝撃がトランジスタ特性にダメージを与えることがある。そこで、次に、イオンダメージを低減することができる場合について説明する。
（第３のドライエッチング装置）
図１２は第３のドライエッチング装置の一例の概略構成図を示す。この第３のドライエッチング装置において、図１１に示す第２のドライエッチング装置と異なる点は、下部電極３２を接地し、上部電極３３を高周波電源３４に接続した点である。したがって、このドライエッチング装置では、アノードカップリングによるドライエッチングが行なわれ、カソードカップリングによるドライエッチングの場合と比較して、イオンダメージを低減することができ、トランジスタ特性が改善される。
図１２は第３のドライエッチング装置の一例の概略構成図を示す。この第３のドライエッチング装置において、図１１に示す第２のドライエッチング装置と異なる点は、下部電極３２を接地し、上部電極３３を高周波電源３４に接続した点である。したがって、このドライエッチング装置では、アノードカップリングによるドライエッチングが行なわれ、カソードカップリングによるドライエッチングの場合と比較して、イオンダメージを低減することができ、トランジスタ特性が改善される。
（第４のドライエッチング装置）
次に、図８および図９に示す場合において、窒化シリコンからなるオーバーコート膜１２をドライエッチングして開口部１３を形成するための第４のドライエッチング装置の一例について、図１３に示す概略構成図を参照して説明する。この第４のドライエッチング装置において、図１０に示す第１のドライエッチング装置と異なる点は、酸素ガス供給源４７およびそれに付随する配管４１、電磁弁４３およびマスフローコントローラ４５を省略した点である。
次に、図８および図９に示す場合において、窒化シリコンからなるオーバーコート膜１２をドライエッチングして開口部１３を形成するための第４のドライエッチング装置の一例について、図１３に示す概略構成図を参照して説明する。この第４のドライエッチング装置において、図１０に示す第１のドライエッチング装置と異なる点は、酸素ガス供給源４７およびそれに付随する配管４１、電磁弁４３およびマスフローコントローラ４５を省略した点である。
次に、この第４のドライエッチング装置を用いて、下部電極３２の上面に載置された被加工物３５が図８に示す状態にあり、ＩＴＯからなる画素電極１１上の窒化シリコンからなるオーバーコート膜１２をドライエッチングする場合について説明する。まず、真空ポンプ３７の駆動により、反応容器３１内のガスを排出し、反応容器３１内を圧力１〜１００Ｐａの真空雰囲気とした。
次に、第１の電磁弁４２を開弁し、ＣＯＦ２ガス供給源４６から供給されるＣＯＦ２ガスをガス導入管３８から反応容器３１内に導入する。この場合、第１のマスフローコントローラ４４によりＣＯＦ２ガスの流量を調整し、ＣＯＦ２ガスの流量を２００ｓｃｃｍとした。また、高周波電源３４から１３．５６ＭＨｚの高周波電力６００Ｗを印加した。
すると、レジスト膜２８の開口部２９に対応する部分におけるオーバーコート膜１２がドライエッチングされて除去され、そのエッチングレートは約４０００Å／ｍｉｎであった。この場合、レジスト膜２８の開口部２９に対応する部分におけるオーバーコート膜１２が完全に除去されると、図９に示すように、下地のＩＴＯからなる画素電極１１が露出されるが、この露出された画素電極１１はほとんどエッチングされず、実用可能である。しかも、ＣＯＦ２ガスの温暖化係数は１であり、温暖化ガスの排出量の抑制に大きく寄与することができる。
なお、ＩＴＯからなる画素電極１１上の窒化シリコンからなるオーバーコート膜１２のドライエッチングは、図１０に示す第１のドライエッチング装置を用いて行なうようにしてもよい。この場合、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であればよいが、０．２〜０．３とするのがより好ましい。
すなわち、窒化シリコンからなるオーバーコート膜１２の膜厚は例えば８０００Åと比較的厚く、且つ、その下地のＩＴＯからなる画素電極１１はほとんどエッチングされないので、オーバーコート膜１２のエッチングレートはより大きくした方が好ましい。そこで、ＣＯＦ２ガスに対して２０〜３０％の酸素ガスを混合すると、オーバーコート膜１２のエッチングレートが３〜４割上昇し、エッチング時間を短縮することができる。一方、酸素ガスの添加量をある程度以上増やしていくと、オーバーコート膜１２のエッチングレートが低下するので、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下が好ましい。
なお、この場合も、ＣＯＦ２ガス供給源４６は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈ＣＯＦ２ガスを供給するものであってもよい。不活性ガスを添加すると、プラズマの状態が安定し、エッチングの均一性を向上することができる。
なお、ＣＯＦ２ガス供給源４６とは別にボンベ等からなる不活性ガス供給源を設けるようにしてもよい。この場合も、不活性ガス供給源に付随する配管、電磁弁およびマスフローコントローラを設けるのはもちろんである。また、以上のように、不活性ガスを添加する場合でも、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下とするのが好ましく、０．２〜０．３とするのがより好ましい。
なお、上記実施形態では、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０において、窒化シリコン膜等のシリコン膜をドライエッチングする場合について説明したが、これに限定されるものではない。例えば、図１４に一例として示すように、逆スタガ型でチャネルエッチ型の薄膜トランジスタ１０において、窒化シリコン膜等のシリコン膜をドライエッチングするようにしてもよい。
図１４に示す薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、チャネル保護膜５を備えておらず、その代わりに、半導体薄膜４のチャネル領域の上面に凹部４ａが形成されている点である。この場合、半導体薄膜４のチャネル領域以外の領域の厚さは、図１に示す半導体薄膜４の厚さよりも厚くなっている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図１５に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。
次に、ゲート電極２を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコン膜（半導体薄膜４形成用膜）２１およびｎ型アモルファスシリコン膜（オーミックコンタクト層６、７形成用膜）２４を成膜する。この場合、真正アモルファスシリコン膜２１の厚さは、図２に示す真正アモルファスシリコン膜２１の厚さよりも厚くなっている。
次に、ｎ型アモルファスシリコン膜２４の上面に、スパッタ法により、クロム等の金属からなるソース・ドレイン電極形成用膜２５を成膜する。次に、ソース・ドレイン電極形成用膜２５の上面のソース電極８形成領域およびドレイン電極９形成領域に、スクリーン印刷法、スピンコート法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜２６、２７を形成する。
次に、レジスト膜２６、２７をマスクとしてソース・ドレイン電極形成用膜２５をウェットエッチングすると、レジスト膜２６、２７下以外の領域におけるソース・ドレイン電極形成用膜２５が除去され、図１６に示すように、レジスト膜２６、２７下にソース電極８およびドレイン電極９が形成される。
次に、レジスト膜２６、２７をマスクとしてｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１を連続してドライエッチングする。この場合、まず、レジスト膜２６、２７下以外の領域におけるｎ型アモルファスシリコン膜２４を除去し、図１７に示すように、ソース電極８およびドレイン電極９下にオーミックコンタクト層６、７を形成する。
次に、レジスト膜２６、２７下以外の領域における真性アモルファスシリコン膜２１をハーフエッチングし、図１８に示すように、オーミックコンタクト層６、７下以外の領域における真性アモルファスシリコン膜２１の厚さを薄くする。この状態では、オーミックコンタクト層６、７間における真性アモルファスシリコン膜２１の上面には凹部４ａが形成されている。次に、レジスト膜２６、２７を剥離する。
次に、図１９に示すように、ソース電極８、ドレイン電極９およびその間の凹部４ａの部分の上面に、スクリーン印刷法、スピンコート法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜３０を形成する。次に、レジスト膜３０をマスクとして真性アモルファスシリコン膜２１をドライエッチングすると、レジスト膜３０下以外の領域における真性アモルファスシリコン膜２１が除去され、図２０に示すように、レジスト膜３０下に凹部４ａを有する半導体薄膜４が形成される。
この状態では、ゲート電極２、ゲート絶縁膜３、凹部４ａを有する半導体薄膜４、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネルエッチ型の薄膜トランジスタ１０が形成されている。次に、レジスト膜３０を剥離する。以下、上記の場合と同様の工程を経ると、図１４に示す薄膜トランジスタパネルが得られる。
ここで、この場合のｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１のドライエッチングは、上記逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０を備えた薄膜トランジスタパネルにおいて、ｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１をドライエッチングする場合と同一条件であってもよい。
また、上記逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０を備えた薄膜トランジスタパネルにおいて、オーバーコート膜１２をＣＯＦ２単体からなるエッチングガスあるいはＣＯＦ２と酸素ガスとの混合ガスからなるエッチングガスを用いてドライエッチングする場合と同一条件であってもよい。
ところで、逆スタガ型の薄膜トランジスタ１０を備えた薄膜トランジスタパネルでは、チャネル保護膜型およびチャネルエッチ型のいずれであっても、ガラス基板１の上面に、ゲート電極２と同一の金属からなるゲート電極用外部接続端子がゲート電極２に接続されて設けられている。また、ゲート絶縁膜３の上面に、ドレイン電極９と同一の金属からなるドレイン電極用外部接続端子がドレイン電極９に接続されて設けられている。
このような薄膜トランジスタパネルでは、オーバーコート膜１２に開口部１３を形成するとき、同時に、ゲート電極用外部接続端子に対応する部分におけるオーバーコート膜１２およびゲート絶縁膜３に開口部を形成し、且つ、ドレイン電極用外部接続端子に対応する部分におけるオーバーコート膜１２に開口部を形成することになる。したがって、オーバーコート膜１２の下地には、ＩＴＯからなる画素電極１１のほかに、クロム等の金属からなるゲート電極用外部接続端子およびドレイン電極用外部接続端子も含まれる。
なお、上記実施形態では、アモルファスシリコンを用いた薄膜トランジスタにおいて、窒化シリコン膜、真正アモルファスシリコン膜、ｎ型アモルファスシリコン膜等のシリコン化合物膜をドライエッチングする場合について説明したが、これに限定されるものではない。例えば、多結晶シリコンを用いた薄膜トランジスタにおいて、窒化シリコン膜の上面に成膜された多結晶シリコン膜をドライエッチングするようにしてもよい。また、シリコンを用いた薄膜ダイオード(ＴＦＤ：Thin Film Diode)において、窒化シリコン膜の上面に成膜されたシリコン化合物膜をドライエッチングするようにしてもよい。
１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 半導体薄膜
４ａ 凹部
５ チャネル保護膜
６、７ オーミックコンタクト層
８ ソース電極
９ ドレイン電極
１０ 薄膜トランジスタ
１１ 画素電極
１２ オーバーコート膜
１３ 開口部
２１ 真性アモルファスシリコン膜
２２ 窒化シリコン膜
２３ レジスト膜
２４ ｎ型アモルファスシリコン膜
２５ ソース・ドレイン電極形成用膜
２６、２７ レジスト膜
２８ レジスト膜
３０ レジスト膜
３１ 反応容器
３２ 下部電極
３３ 上部電極
３４ 高周波電源
３５ 被加工物
３７ 真空ポンプ
３８ ガス導入管
４２、４３ 電磁弁
４４、４５ マスフローコントローラ
４６ ＣＯＦ２ガス供給源
４７ 酸素ガス供給源
４８ 塩素ガス供給源
２ ゲート電極
３ ゲート絶縁膜
４ 半導体薄膜
４ａ 凹部
５ チャネル保護膜
６、７ オーミックコンタクト層
８ ソース電極
９ ドレイン電極
１０ 薄膜トランジスタ
１１ 画素電極
１２ オーバーコート膜
１３ 開口部
２１ 真性アモルファスシリコン膜
２２ 窒化シリコン膜
２３ レジスト膜
２４ ｎ型アモルファスシリコン膜
２５ ソース・ドレイン電極形成用膜
２６、２７ レジスト膜
２８ レジスト膜
３０ レジスト膜
３１ 反応容器
３２ 下部電極
３３ 上部電極
３４ 高周波電源
３５ 被加工物
３７ 真空ポンプ
３８ ガス導入管
４２、４３ 電磁弁
４４、４５ マスフローコントローラ
４６ ＣＯＦ２ガス供給源
４７ 酸素ガス供給源
４８ 塩素ガス供給源
Claims (35)
- 少なくともＣＯＦ２を含むエッチングガスを用いた平行平板型のドライエッチングによりシリコン化合物膜をドライエッチングすることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１に記載の発明において、前記シリコン化合物膜は窒化シリコン膜であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２に記載の発明において、前記窒化シリコン膜はアモルファスシリコン膜上に形成されていることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項３に記載の発明において、逆スタガ型でチャネル保護膜型の薄膜トランジスタを製造するとき、前記アモルファスシリコン膜は真正アモルファスシリコン膜であり、該真正アモルファスシリコン膜上に、前記窒化シリコン膜をドライエッチングして、チャネル保護膜パターンを形成することを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項４に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．５〜４であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項５に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は１.５〜２であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項５に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項５または８に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１に記載の発明において、前記シリコン化合物膜はアモルファスシリコン膜であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１に記載の発明において、前記シリコン化合物膜は真正アモルファスシリコン膜およびその上に形成されたｎ型アモルファスシリコン膜であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１１に記載の発明において、前記真正アモルファスシリコン膜は窒化シリコン膜上に形成されていることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１２に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１３に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび塩素ガスを含む混合ガスであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．１〜１であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４に記載の発明において、塩素ガスに対するＣＯＦ２ガスの流量比は０．２５〜０．５であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４に記載の発明において、前記ドライエッチングはカソードカップリングによるドライエッチングであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４に記載の発明において、前記ドライエッチングはアノードカップリングによるドライエッチングであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１４または１９に記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項１２に記載の発明において、逆スタガ型でチャネルエッチ型の薄膜トランジスタを製造するとき、前記窒化シリコン膜からなるゲート絶縁膜上に、前記ｎ型アモルファスシリコン膜および前記真正アモルファスシリコン膜を連続してドライエッチングして、半導体薄膜およびその上面両側にオーミックコンタクト層を形成することを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２１に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２３に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２２または２３に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２２、２３、２６のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするシリコン膜のドライエッチング方法。
- 請求項２に記載の発明において、前記窒化シリコン膜はＩＴＯ膜あるいは金属膜からなる下地上に形成されていることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２８に記載の発明において、逆スタガ型でチャネル保護膜型あるいはチャネルエッチ型の薄膜トランジスタを製造するとき、前記下地に対応する部分における前記窒化シリコン膜からなるオーバーコート膜にドライエッチングにより開口部を形成することを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガス単体であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項２９に記載の発明において、前記エッチングガスはＣＯＦ２ガスおよび酸素ガスを含む混合ガスであることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は２以下であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項３１に記載の発明において、ＣＯＦ２ガスに対する酸素ガスの流量比は０．２〜０．３であることを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項３０または３１に記載の発明において、前記エッチングガスはさらに不活性ガスを含むことを特徴とするシリコン化合物膜のドライエッチング方法。
- 請求項３０、３１、３４のいずれかに記載の発明において、前記ドライエッチングは１〜１００Ｐａの真空雰囲気下で行うことを特徴とするシリコン化合物膜のドライエッチング方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008240537A JP4596287B2 (ja) | 2008-09-19 | 2008-09-19 | シリコンを含む膜のドライエッチング方法 |
| US12/555,182 US8394686B2 (en) | 2008-09-19 | 2009-09-08 | Dry etching method of silicon compound film |
| KR1020090084718A KR101153679B1 (ko) | 2008-09-19 | 2009-09-09 | 실리콘을 포함하는 막의 드라이 에칭방법 |
| TW098131149A TWI412078B (zh) | 2008-09-19 | 2009-09-16 | 矽化合物膜之乾蝕刻方法 |
| CN200910175508A CN101677062A (zh) | 2008-09-19 | 2009-09-17 | 硅化合物膜的干式刻蚀方法 |
| CN2011100019998A CN102129984B (zh) | 2008-09-19 | 2009-09-17 | 硅化合物膜的干式刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008240537A JP4596287B2 (ja) | 2008-09-19 | 2008-09-19 | シリコンを含む膜のドライエッチング方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010176836A Division JP5454411B2 (ja) | 2010-08-06 | 2010-08-06 | シリコンを含む膜のドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010073935A true JP2010073935A (ja) | 2010-04-02 |
| JP4596287B2 JP4596287B2 (ja) | 2010-12-08 |
Family
ID=42029571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008240537A Active JP4596287B2 (ja) | 2008-09-19 | 2008-09-19 | シリコンを含む膜のドライエッチング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8394686B2 (ja) |
| JP (1) | JP4596287B2 (ja) |
| KR (1) | KR101153679B1 (ja) |
| CN (2) | CN101677062A (ja) |
| TW (1) | TWI412078B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079828A (ja) * | 2010-09-30 | 2012-04-19 | Casio Comput Co Ltd | 半導体デバイス形成用基板の製造方法及びドライエッチング方法 |
| JP2013508990A (ja) * | 2009-10-26 | 2013-03-07 | ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ｔｆｔマトリックスを製造するためのエッチングプロセス |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2549526A1 (en) * | 2011-07-18 | 2013-01-23 | Solvay Sa | Process for the production of etched items using fluorosubstituted compounds |
| EP2549525A1 (en) * | 2011-07-18 | 2013-01-23 | Solvay Sa | Process for the production of etched items using CHF3 |
| US8608973B1 (en) * | 2012-06-01 | 2013-12-17 | Lam Research Corporation | Layer-layer etch of non volatile materials using plasma |
| KR20230006007A (ko) * | 2020-07-09 | 2023-01-10 | 쇼와 덴코 가부시키가이샤 | 에칭 방법 및 반도체 소자의 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226654A (ja) * | 1992-02-17 | 1993-09-03 | Toshiba Corp | Ｔｆｔアレイのエッチング加工方法 |
| JPH10223614A (ja) * | 1997-02-12 | 1998-08-21 | Daikin Ind Ltd | エッチングガスおよびクリーニングガス |
| JPH11274143A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | ドライエッチング方法及び薄膜トランジスタの製造方法 |
| JP2000195848A (ja) * | 1998-12-24 | 2000-07-14 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2003045891A (ja) * | 2001-08-02 | 2003-02-14 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JP2003101029A (ja) * | 2001-09-20 | 2003-04-04 | Casio Comput Co Ltd | 薄膜トランジスタ、フォトセンサ及びその製造方法 |
| JP2006024823A (ja) * | 2004-07-09 | 2006-01-26 | Casio Comput Co Ltd | レジスト除去方法 |
| JP2008300478A (ja) * | 2007-05-30 | 2008-12-11 | Casio Comput Co Ltd | 窒化シリコン膜のドライエッチング方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| JP3003998B2 (ja) * | 1998-03-18 | 2000-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ドライエッチング方法およびその方法を用いたｔｆｔの製造方法 |
| JP3654490B2 (ja) * | 1998-12-25 | 2005-06-02 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタマトリクスとその製造方法 |
| JP3362008B2 (ja) * | 1999-02-23 | 2003-01-07 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| ATE324603T1 (de) * | 2000-06-02 | 2006-05-15 | Canon Kk | Herstellungsverfahren für ein optisches element |
| JP4112198B2 (ja) * | 2000-09-11 | 2008-07-02 | 財団法人地球環境産業技術研究機構 | クリーニングガス及びエッチングガス、並びにチャンバークリーニング方法及びエッチング方法 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4731259B2 (ja) | 2005-09-16 | 2011-07-20 | 富士フイルム株式会社 | Ｔｆｔ駆動素子を有する液晶セル用基板の製造方法および液晶セル用基板、ならびに液晶表示装置 |
| JP4153961B2 (ja) | 2006-04-25 | 2008-09-24 | 積水化学工業株式会社 | シリコンのエッチング方法 |
-
2008
- 2008-09-19 JP JP2008240537A patent/JP4596287B2/ja active Active
-
2009
- 2009-09-08 US US12/555,182 patent/US8394686B2/en active Active
- 2009-09-09 KR KR1020090084718A patent/KR101153679B1/ko active IP Right Grant
- 2009-09-16 TW TW098131149A patent/TWI412078B/zh active
- 2009-09-17 CN CN200910175508A patent/CN101677062A/zh active Pending
- 2009-09-17 CN CN2011100019998A patent/CN102129984B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226654A (ja) * | 1992-02-17 | 1993-09-03 | Toshiba Corp | Ｔｆｔアレイのエッチング加工方法 |
| JPH10223614A (ja) * | 1997-02-12 | 1998-08-21 | Daikin Ind Ltd | エッチングガスおよびクリーニングガス |
| JPH11274143A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | ドライエッチング方法及び薄膜トランジスタの製造方法 |
| JP2000195848A (ja) * | 1998-12-24 | 2000-07-14 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2003045891A (ja) * | 2001-08-02 | 2003-02-14 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JP2003101029A (ja) * | 2001-09-20 | 2003-04-04 | Casio Comput Co Ltd | 薄膜トランジスタ、フォトセンサ及びその製造方法 |
| JP2006024823A (ja) * | 2004-07-09 | 2006-01-26 | Casio Comput Co Ltd | レジスト除去方法 |
| JP2008300478A (ja) * | 2007-05-30 | 2008-12-11 | Casio Comput Co Ltd | 窒化シリコン膜のドライエッチング方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013508990A (ja) * | 2009-10-26 | 2013-03-07 | ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ｔｆｔマトリックスを製造するためのエッチングプロセス |
| JP2012079828A (ja) * | 2010-09-30 | 2012-04-19 | Casio Comput Co Ltd | 半導体デバイス形成用基板の製造方法及びドライエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201021118A (en) | 2010-06-01 |
| JP4596287B2 (ja) | 2010-12-08 |
| CN102129984B (zh) | 2013-07-31 |
| CN101677062A (zh) | 2010-03-24 |
| US20100075491A1 (en) | 2010-03-25 |
| CN102129984A (zh) | 2011-07-20 |
| US8394686B2 (en) | 2013-03-12 |
| KR20100033341A (ko) | 2010-03-29 |
| KR101153679B1 (ko) | 2012-06-18 |
| TWI412078B (zh) | 2013-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080096332A1 (en) | Method of manufacturing a thin-film transistor substrate | |
| US9666727B2 (en) | Display device | |
| JP4596287B2 (ja) | シリコンを含む膜のドライエッチング方法 | |
| JP4925314B2 (ja) | 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 | |
| KR100300165B1 (ko) | 반도체장치의 제조방법 | |
| JP4586841B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4182125B2 (ja) | 半導体装置の製造方法 | |
| JP5299245B2 (ja) | モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法 | |
| JP5454411B2 (ja) | シリコンを含む膜のドライエッチング方法 | |
| US20080299778A1 (en) | Silicon film dry etching method | |
| US20070155180A1 (en) | Thin film etching method | |
| JP2010177708A (ja) | 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 | |
| KR20040057641A (ko) | 반도체소자의 살리사이드 형성방법 | |
| JP2011077209A (ja) | レジスト膜の除去方法および表示装置の製造方法 | |
| KR960026244A (ko) | 금속배선 형성방법 | |
| KR20010004891A (ko) | 반도체 소자의 제조방법 | |
| KR20000020313A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040067017A (ko) | 반도체소자의 살리사이드 형성방법 | |
| JPH0950985A (ja) | 半導体装置の製造方法 | |
| KR20040067019A (ko) | 반도체소자의 살리사이드 형성방법 | |
| KR20060074498A (ko) | 반도체 소자의 하드닝 식각 잔여물 제거 방법 | |
| KR20040067018A (ko) | 반도체소자의 살리사이드 형성방법 | |
| JPH02231716A (ja) | 非晶質シリコンのドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4596287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |