JP2010177708A - 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 - Google Patents

窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2010177708A
JP2010177708A JP2010106836A JP2010106836A JP2010177708A JP 2010177708 A JP2010177708 A JP 2010177708A JP 2010106836 A JP2010106836 A JP 2010106836A JP 2010106836 A JP2010106836 A JP 2010106836A JP 2010177708 A JP2010177708 A JP 2010177708A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
gas
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010106836A
Other languages
English (en)
Inventor
Hisao Tosaka
久雄 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010106836A priority Critical patent/JP2010177708A/ja
Publication of JP2010177708A publication Critical patent/JP2010177708A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 SF6等の地球温暖化の一因となるガスを用いずに、真性アモルファスシリコン膜上の窒化シリコン膜を良好にドライエッチングする。
【解決手段】 成膜された真性アモルファスシリコン膜21の上面には窒化シリコン膜22が成膜され、その上面にはレジスト膜23が形成されている。そして、エッチングガスとしてフッ素ガス(100sccm)および酸素ガス(100〜400sccm)の混合ガスを用いた反応性イオンエッチングを行なうと、レジスト膜23下以外の領域における窒化シリコン膜22がドライエッチングされ、そのエッチングレートは約2000Å/minであった。この場合、窒化シリコン膜22が完全に除去されると、下地の真性アモルファスシリコン膜21が露出され、この露出された真性アモルファスシリコン膜21がある程度ドライエッチングされるが、そのエッチングレートは約400Å/minであった。したがって、この場合の選択比は約5である。
【選択図】 図2

Description

この発明は窒化シリコン膜のドライエッチング方法に関する。
例えば、従来の薄膜トランジスタには、逆スタガ型でチャネル保護膜型のものがある(例えば、特許文献1参照)。この場合、チャネル保護膜の形成方法としては、まず、成膜された真性アモルファスシリコン膜の上面に窒化シリコンからなるチャネル保護膜形成用膜を成膜する。次に、チャネル保護膜形成用膜の上面にレジスト膜をパターン形成する。次に、エッチングガスとしてSF6(六フッ化イオウ)ガスと酸素ガスとの混合ガスを用い、レジスト膜下以外の領域におけるチャネル保護膜形成用膜をドライエッチングして除去すると、レジスト膜下にチャネル保護膜が形成される。
特開平11−274143号公報
しかしながら、上記従来のドライエッチング方法で使用するエッチングガス中のSF6は、近年、地球温暖化の一因として問題視されるようになってきており、したがってこれに替わる代替ガスの選択が重要な課題となっている。
そこで、この発明は、SF6等の地球温暖化の一因となるガスを用いずに窒化シリコン膜を良好にドライエッチングすることができる窒化シリコン膜のドライエッチング方法を提供することを目的とする。
請求項1に記載の発明は、フッ素ガスおよび酸素ガスを含む混合ガスを用いた反応性イオンエッチングにより窒化シリコン膜をドライエッチングすることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記窒化シリコン膜はアモルファスシリコン膜上に形成されていることを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記混合ガスはさらに不活性ガスを含むことを特徴とするものである。
請求項4に記載の発明は、請求項1〜3のいずれかに記載の発明において、前記フッ素ガスに対する前記酸素ガスの流量比は0.5〜20であることを特徴とするものである。
請求項5に記載の発明は、請求項1〜3のいずれかに記載の発明において、前記フッ素ガスに対する前記酸素ガスの流量比は1〜4であることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、ドライエッチングは、1〜100Paの真空雰囲気下で行うことを特徴とするものである。
この発明によれば、フッ素ガスおよび酸素ガスを含む混合ガスを用いた反応性イオンエッチングにより窒化シリコン膜をドライエッチングすることにより、SF6等の地球温暖化の一因となるガスを用いずに窒化シリコン膜を良好にドライエッチングすることができる。
この発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の断面図。 図1に示す薄膜トランジスタパネルの製造方法の一例において、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 RIE装置の一例の概略構成図。
図1はこの発明のドライエッチング方法を含む製造方法により製造された薄膜トランジスタパネルの一例の断面図を示す。この薄膜トランジスタパネルはガラス基板1を備えている。ガラス基板1の上面の所定の箇所にはクロム等からなるゲート電極2が設けられている。ゲート電極2を含むガラス基板1の上面には窒化シリコンからなるゲート絶縁膜3が設けられている。
ゲート電極2上におけるゲート絶縁膜3の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜4が設けられている。半導体薄膜4の上面の所定の箇所には窒化シリコンからなるチャネル保護膜5が設けられている。チャネル保護膜5の上面両側およびその両側における半導体薄膜4の上面にはn型アモルファスシリコンからなるオーミックコンタクト層6、7が設けられている。オーミックコンタクト層6、7の各上面にはクロム等からなるソース電極8およびドレイン電極9が設けられている。
ここで、ゲート電極2、ゲート絶縁膜3、半導体薄膜4、チャネル保護膜5、オーミックコンタクト層6、7、ソース電極8およびドレイン電極9により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ10が構成されている。
薄膜トランジスタ10を含むゲート絶縁膜3の上面には窒化シリコンからなるオーバーコート膜11が設けられている。ソース電極8の所定の箇所に対応する部分におけるオーバーコート膜11にはコンタクトホール12が設けられている。オーバーコート膜11の上面の所定の箇所にはITOからなる画素電極13がコンタクトホール12を介してソース電極8に接続されて設けられている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図2に示すように、ガラス基板1の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極2を形成する。
次に、ゲート電極2を含むガラス基板1の上面に、プラズマCVD法により、窒化シリコンからなるゲート絶縁膜3、真性アモルファスシリコン膜(半導体薄膜形成用膜)21および窒化シリコン膜(チャネル保護膜形成用膜)22を連続して成膜する。次に、窒化シリコン膜22の上面のチャネル保護膜形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜23を形成する。
次に、レジスト膜23をマスクとして窒化シリコン膜22を後述する如くドライエッチングすると、レジスト膜23下以外の領域における窒化シリコン膜22が除去され、図3に示すように、レジスト膜23下にチャネル保護膜5が形成される。次に、レジスト膜23を剥離する。
次に、図4に示すように、チャネル保護膜5を含む真性アモルファスシリコン膜21の上面に、プラズマCVD法により、n型アモルファスシリコン膜(オーミックコンタクト層形成用膜)24を成膜する。次に、n型アモルファスシリコン膜24の上面に、スパッタ法により、クロム等からなるソース・ドレイン電極形成用膜25を成膜する。
次に、ソース・ドレイン電極形成用膜25の上面のソース電極形成領域およびドレイン電極形成領域に、印刷等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジスト膜26、27を形成する。
次に、レジスト膜26、27をマスクとしてソース・ドレイン電極形成用膜25をウェットエッチングすると、レジスト膜26、27下以外の領域におけるソース・ドレイン電極形成用膜25が除去され、図5に示すように、レジスト膜26、27下にソース電極8およびドレイン電極9が形成される。
次に、レジスト膜26、27およびチャネル保護膜5をマスクとしてn型アモルファスシリコン膜24および真性アモルファスシリコン膜21を連続してドライエッチングすると、レジスト膜26、27下以外の領域におけるn型アモルファスシリコン膜24が除去され、且つ、レジスト膜26、27およびチャネル保護膜5下以外の領域における真性アモルファスシリコン膜21が除去され、図6に示すように、ソース電極8およびドレイン電極9下にオーミックコンタクト層6、7が形成され、且つ、オーミックコンタクト層6、7およびチャネル保護膜5下に半導体薄膜4が形成される。次に、レジスト膜26、27を剥離する。
次に、図1に示すように、薄膜トランジスタ10を含むゲート絶縁膜3の上面に、プラズマCVD法により、窒化シリコンからなるオーバーコート膜11を成膜する。次に、オーバーコート膜11の所定の箇所に、フォトリソグラフィ法により、コンタクトホール12を形成する。
次に、オーバーコート膜11の上面の所定の箇所に、スパッタ法により成膜されたITO膜をフォトリソグラフィ法によりパターニングすることにより、画素電極13をコンタクトホール12を介してソース電極8に接続させて形成する。かくして、図1に示す薄膜トランジスタパネルが得られる。
次に、上記製造方法においてドライエッチングを行なうための反応性イオンエッチング(RIE)装置の一例について、図7に示す概略構成図を参照して説明する。このRIE装置は、平行平板型であり、反応容器31を備えている。反応容器31内の下部には高周波電極32が設けられ、上部には対向電極33が設けられている。高周波電極32は高周波電源34に接続され、対向電極33は接地されている。高周波電極32の上面には被加工物35が載置されるようになっている。反応容器31の下部の所定の箇所は配管36を介して真空ポンプ37に接続されている。
反応容器31の上部中央部にはガス導入管38が対向電極33の中央部を貫通して設けられている。ガス導入管36は共通配管39に接続されている。共通配管39には第1、第2の配管40、41が接続されている。第1、第2の配管40、41には第1、第2の電磁弁42、43および第1、第2のマスフローコントローラ44、45が介在されている。第1、第2の配管40、41の各先端部にはボンベ等からなるフッ素ガス供給源46および酸素ガス供給源47が接続されている。
次に、上記構成のRIE装置を用いて、高周波電極32の上面に載置された被加工物35が図2に示す状態にあり、真性アモルファスシリコン膜21上の窒化シリコン膜22をドライエッチングする場合について説明する。まず、真空ポンプ37の駆動により、反応容器31内のガスを排出し、反応容器31内の圧力を10Paとした。
次に、第1、第2の電磁弁42、43を開弁し、フッ素ガス供給源46および酸素ガス供給源47から供給されるフッ素ガスおよび酸素ガスの混合ガスをガス導入管38から反応容器31内に導入する。この場合、第1、第2のマスフローコントローラ44、45によりフッ素ガスおよび酸素ガスの各流量を調整し、フッ素ガスの流量を100sccmとし、酸素ガスの流量を100〜400sccmとした。また、高周波電源34から13.56MHzの高周波電力700Wを印加した。
すると、レジスト膜23下以外の領域における窒化シリコン膜22がドライエッチングされて除去され、そのエッチングレートは約2000Å/minであった。この場合、窒化シリコン膜22が完全に除去されると、下地の真性アモルファスシリコン膜21が露出され、この露出された真性アモルファスシリコン膜21がある程度ドライエッチングされて除去されるが、そのエッチングレートは約400Å/minであった。したがって、この場合の選択比は約5倍であり、実用可能である。しかも、フッ素ガスの温暖化係数はゼロであり、温暖化ガスの排出量の抑制に大きく寄与することができる。
なお、フッ素ガス供給源46は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか1種または複数種のガスで希釈された希釈フッ素ガスを供給するものであってもよい。例えば、窒素ガスで20vol%に希釈された希釈フッ素ガスの流量を500sccm(フッ素ガスのみの流量は100sccm)とし、酸素ガスの流量を100〜400sccmとしてもよい。
また、フッ素ガス供給源46とは別に不活性ガス供給源を設けるようにしてもよい。また、上記のいずれの場合でも、フッ素ガスに対する酸素ガスの流量比は1〜4であるが、0.5〜20の範囲内であればよい。さらに、反応容器31内の圧力は1〜100Paの範囲内であればよい。
1 ガラス基板
2 ゲート電極
3 ゲート絶縁膜
4 半導体薄膜
5 チャネル保護膜
6、7 オーミックコンタクト層
8 ソース電極
9 ドレイン電極
10 薄膜トランジスタ
11 オーバーコート膜
12 コンタクトホール
13 画素電極
21 真性アモルファスシリコン膜
22 窒化シリコン膜
23 レジスト膜
24 n型アモルファスシリコン膜
25 ソース・ドレイン電極形成用膜
26、27 レジスト膜
31 反応容器
32 高周波電極
33 対向電極
34 高周波電源
35 被加工物
37 真空ポンプ
38 ガス導入管
42、43 電磁弁
44、45 マスフローコントローラ
46 フッ素ガス供給源
47 酸素ガス供給源

Claims (6)

  1. フッ素ガスおよび酸素ガスを含む混合ガスを用いた反応性イオンエッチングにより窒化シリコン膜をドライエッチングすることを特徴とする窒化シリコン膜のドライエッチング方法。
  2. 請求項1に記載の発明において、前記窒化シリコン膜はアモルファスシリコン膜上に形成されていることを特徴とする窒化シリコン膜のドライエッチング方法。
  3. 請求項1または2に記載の発明において、前記混合ガスはさらに不活性ガスを含むことを特徴とする窒化シリコン膜のドライエッチング方法。
  4. 請求項1〜3のいずれかに記載の発明において、前記フッ素ガスに対する前記酸素ガスの流量比は0.5〜20であることを特徴とする窒化シリコン膜のドライエッチング方法。
  5. 請求項1〜3のいずれかに記載の発明において、前記フッ素ガスに対する前記酸素ガスの流量比は1〜4であることを特徴とする窒化シリコン膜のドライエッチング方法。
  6. 請求項1に記載の発明において、ドライエッチングは、1〜100Paの真空雰囲気下で行うことを特徴とする窒化シリコン膜のドライエッチング方法。
JP2010106836A 2010-05-07 2010-05-07 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 Pending JP2010177708A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010106836A JP2010177708A (ja) 2010-05-07 2010-05-07 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010106836A JP2010177708A (ja) 2010-05-07 2010-05-07 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007143026A Division JP4925314B2 (ja) 2007-05-30 2007-05-30 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2010177708A true JP2010177708A (ja) 2010-08-12

Family

ID=42708278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010106836A Pending JP2010177708A (ja) 2010-05-07 2010-05-07 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2010177708A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262334A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 窒化シリコン膜のドライエッチング方法
JPH11274143A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc ドライエッチング方法及び薄膜トランジスタの製造方法
JP2002270575A (ja) * 2001-03-13 2002-09-20 Seiko Epson Corp エッチング方法、この方法により製造されたことを特徴とする半導体装置およびエッチング装置
JP2006049817A (ja) * 2004-07-07 2006-02-16 Showa Denko Kk プラズマ処理方法およびプラズマエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262334A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 窒化シリコン膜のドライエッチング方法
JPH11274143A (ja) * 1998-03-20 1999-10-08 Advanced Display Inc ドライエッチング方法及び薄膜トランジスタの製造方法
JP2002270575A (ja) * 2001-03-13 2002-09-20 Seiko Epson Corp エッチング方法、この方法により製造されたことを特徴とする半導体装置およびエッチング装置
JP2006049817A (ja) * 2004-07-07 2006-02-16 Showa Denko Kk プラズマ処理方法およびプラズマエッチング方法

Similar Documents

Publication Publication Date Title
US6623653B2 (en) System and method for etching adjoining layers of silicon and indium tin oxide
JP4925314B2 (ja) 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法
US9257280B2 (en) Mitigation of asymmetrical profile in self aligned patterning etch
JP4596287B2 (ja) シリコンを含む膜のドライエッチング方法
JP4586841B2 (ja) 薄膜トランジスタの製造方法
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JP2010177708A (ja) 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法
JP5299245B2 (ja) モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法
JP2007528610A5 (ja)
JP5454411B2 (ja) シリコンを含む膜のドライエッチング方法
Kuo et al. Back channel etch chemistry of advanced a-Si: H TFTs
US20080299778A1 (en) Silicon film dry etching method
KR960026244A (ko) 금속배선 형성방법
JP2005109321A (ja) アレイ基板の製造方法
Lin et al. Amorphous carbon step coverage improvement applied to advanced hard mask for lithographic application
JP2011077209A (ja) レジスト膜の除去方法および表示装置の製造方法
KR20090068588A (ko) 반도체 소자의 패턴 형성 방법
KR20050079311A (ko) 반도체 장치의 비트 라인 형성 방법

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20100526

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20100526

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Effective date: 20131022

Free format text: JAPANESE INTERMEDIATE CODE: A02