CN101800160A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN101800160A
CN101800160A CN200910261675A CN200910261675A CN101800160A CN 101800160 A CN101800160 A CN 101800160A CN 200910261675 A CN200910261675 A CN 200910261675A CN 200910261675 A CN200910261675 A CN 200910261675A CN 101800160 A CN101800160 A CN 101800160A
Authority
CN
China
Prior art keywords
gas
mentioned
etching step
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910261675A
Other languages
English (en)
Other versions
CN101800160B (zh
Inventor
李诚泰
小笠原正宏
伊藤雅大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009159849A external-priority patent/JP5604063B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101800160A publication Critical patent/CN101800160A/zh
Application granted granted Critical
Publication of CN101800160B publication Critical patent/CN101800160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供基板处理方法。该基板处理方法能够在处理对象层上形成上表面形状整齐而不出现线条痕迹、并且在底部形状中没有畸变、且防止产生弯曲形状而具有良好的垂直加工形状的孔。作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻作为中间层的BARC膜(53)，接着，作为处理气体使用含有COS气体的气体蚀刻作为下层抗蚀层的ACL膜(52)，之后，作为处理气体使用含有C6F6气体的气体蚀刻作为处理对象层的氧化膜(51)。

Description

基板处理方法
技术领域
本发明涉及基板处理方法，特别是涉及在保护掩膜层的同时、对蚀刻对象层进行蚀刻的基板处理方法。
背景技术
公知有在硅基材上层叠有氧化膜、由有机膜构成的下层抗蚀膜、反射防止膜(BARC膜)等的半导体器件用的晶圆。特别是在蚀刻氧化膜时，下层抗蚀膜起到掩膜的作用。
近年来，在半导体器件小型化的进程中，需要更微细地形成晶圆表面的电路图案。为了形成该微细的电路图案，在半导体器件的制造过程中，需要在减小作为掩膜层的下层抗蚀膜中的图案的最小尺寸的同时，将较小尺寸的开口部(孔、沟槽)正确地复制到作为处理对象层的氧化膜上。
但是，要求的孔或沟槽(以下简称作“孔”)的开口部的尺寸变小，深宽比变大，而掩膜层的膜厚存在变薄的倾向，在蚀刻过程中存在这样的问题，即，在孔的上部形状(俯视图)中产生线条痕迹(striation)，随之在处理对象层的孔的底部形状中产生畸变(distortion)。另一方面，在蚀刻时，由于无法充分地确保掩膜层的膜厚，因此，会有在形成于处理对象层的孔截面中产生弯曲形状(鼓起的形状)这样的问题。这些都会导致半导体器件的成品率降低。
作为公开有防止该孔形状的变形或畸变的以往技术的公知文献，可列举专利文献1及专利文献2。
专利文献1公开有以防止图案蚀刻后的绝缘膜的侧壁暴露于氧等离子体为目的的技术，即，一种抗蚀图案的灰化方法，该方法利用通过供给氧等离子体进行的灰化处理，自层间绝缘层除去在对层间绝缘层进行图案蚀刻时用作掩膜层的抗蚀图案，其中，在供给氧等离子体的同时供给碳的状态下进行灰化。
另外，专利文献2是以提供在半导体制造的绝缘膜加工过程中可获得弯曲较少的垂直加工形状的蚀刻方法为目的而做成的，其中记载有这样的蚀刻方法，即，通过对气体流量或者O、F及N在内壁面的消耗量与蚀刻时间一同进行控制，来调整在蚀刻初期过剩的O、F或N自由基入射量，从而抑制过剩的O、F或N自由基入射量，由此，可获得稳定的蚀刻形状。
专利文献1：日本特开2004-119539号公报
专利文献2：日本特开2001-110784号公报
但是，上述以往技术均无法满足使形成于处理对象层上的孔的上表面形状整齐、消除孔的截面形状的畸变方面的要求，而且，在抑制孔截面的弯曲形状的方面，也不一定能够满足要求。
发明内容
本发明的目的在于提供一种基板处理方法，能够在处理对象层上形成上表面形状整齐、并且底部形状没有畸变的、具有良好的垂直加工形状的孔。其目的还在于提供一种基板处理方法，能够防止孔侧壁面的一部分扩大而产生弯曲形状，从而可在处理对象层上形成良好的垂直加工形状的孔。
为了达到上述目的，技术方案1所述的基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，包括：第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻上述中间层；第2蚀刻步骤，作为处理气体使用含有COS(羰基硫)气体的气体蚀刻上述掩膜层。
为了达到上述目的，技术方案2所述的基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，包括处理对象层蚀刻步骤，作为处理气体使用含有C6F6气体的气体蚀刻上述处理对象层。
为了达到上述目的，技术方案3所述的基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，包括处理对象层蚀刻步骤，在该处理对象层蚀刻步骤中，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻上述处理对象层。
为了达到上述目的，技术方案4所述的基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，包括：第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻上述中间层；第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；第3蚀刻步骤，作为处理气体使用含有C6F6气体的气体蚀刻上述处理对象层。
为了达到上述目的，技术方案5所述的基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，包括：第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻上述中间层；第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；第4蚀刻步骤，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻上述处理对象层。
在技术方案1、4或5所述的基板处理方法的基础上，技术方案6所述的基板处理方法的特征在于，在上述第2蚀刻步骤中，使上述COS气体流量为全处理气体流量的3％～5％。
在技术方案1、4或5所述的基板处理方法的基础上，技术方案7所述的基板处理方法的特征在于，在上述第2蚀刻步骤中，使处理压力为20mTorr(2.66Pa)以下。
在技术方案2或4所述的基板处理方法的基础上，技术方案8所述的基板处理方法的特征在于，在上述处理对象层蚀刻步骤及上述第3蚀刻步骤中，使上述含有C6F6气体的气体中的上述C6F6气体的流量为全处理气体流量的2％以上。
在技术方案8所述的基板处理方法的基础上，技术方案9所述的基板处理方法的特征在于，上述含有C6F6气体的气体还含有C4F6气体及C4F8气体。
在技术方案2或4所述的基板处理方法的基础上，技术方案10所述的基板处理方法的特征在于，在上述处理对象层蚀刻步骤及上述第3蚀刻步骤中，使处理压力为20mTorr(2.66Pa)以下。
在技术方案3或5所述的基板处理方法的基础上，技术方案11所述的基板处理方法的特征在于，在上述处理对象层蚀刻步骤及上述第4蚀刻步骤中，使上述后蚀刻步骤中的上述COS气体的流量为全处理气体流量的2％～5％。
在技术方案3、5或11所述的基板处理方法的基础上，技术方案12所述的基板处理方法的特征在于，在上述处理对象层蚀刻步骤及上述第4蚀刻步骤中，将上述后蚀刻步骤延长规定时间地执行蚀刻。
在技术方案12所述的基板处理方法的基础上，技术方案13所述的基板处理方法的特征在于，上述规定时间为上述处理对象层的总蚀刻时间的10％～30％。
为了达到上述目的，技术方案14所述的存储介质用于存储使计算机执行基板处理方法的程序、能够由计算机读取，该基板处理方法对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层上形成图案形状，其特征在于，上述基板处理方法包括：第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻上述中间层；第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；第3蚀刻步骤，作为处理气体使用含有C6F6气体的气体蚀刻上述处理对象层。
为了达到上述目的，技术方案15所述的存储介质用于存储使计算机执行基板处理方法的程序、能够由计算机读取，该基板处理方法对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层上形成图案形状，其特征在于，上述基板处理方法包括：第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻上述中间层；第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；第4蚀刻步骤，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻上述处理对象层。
采用技术方案1所述的基板处理方法，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻中间层，作为处理气体使用含有COS(羰基硫)气体的气体蚀刻掩膜层，因此，形成于处理对象层的孔的上表面形状整齐而不出现线条痕迹，并且，能够形成底部形状没有畸变的良好的垂直加工形状的孔。
采用技术方案2所述的基板处理方法，作为处理气体使用含有C6F6气体的气体来蚀刻处理对象层，因此，能够避免产生形成于处理对象层的孔侧壁面的一部分扩大的弯曲形状，而形成良好的垂直加工形状的孔。
采用技术方案3所述的基板处理方法，包括如下的处理对象层蚀刻步骤：利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻处理对象层，因此，避免孔形状走样及产生弯曲形状，并且，能够不缩小底部直径地形成垂直加工形状优良的孔。
采用技术方案4所述的基板处理方法及技术方案14所述的存储介质，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的条件下蚀刻中间层，作为处理气体使用含有COS气体的气体蚀刻掩膜层，之后，作为处理气体使用含有C6F6气体的气体来蚀刻处理对象层，因此，形成于处理对象层的孔的上表面形状整齐而不出现线条痕迹，并且，抑制底部形状的畸变，而且，能够避免产生孔侧壁面的一部分扩大的弯曲形状而形成良好的垂直加工形状的孔。
采用技术方案5所述的基板处理方法及技术方案15所述的存储介质，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体蚀刻中间层，作为处理气体使用含有COS气体的气体蚀刻掩膜层，之后，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻处理对象层，因此，能够避免形成于处理对象层的孔的上表面形状走样及产生弯曲形状，并且，能够不缩小底部直径地形成垂直加工形状优良的孔。
采用技术方案6所述的基板处理方法，在第2蚀刻步骤中，使COS气体流量为全处理气体流量的3％～5％，因此，能够避免因孔的开口部被磨削而导致上表面开口面积扩大，以及能避免孔的侧壁面的磨损，从而形成良好的垂直加工形状的孔。
采用技术方案7所述的基板处理方法，在第2蚀刻步骤中，使处理压力为20mTorr(2.66Pa)以下的低压，因此，可获得良好的垂直形状的孔。
采用技术方案8所述的基板处理方法，在处理对象层蚀刻步骤及第3蚀刻步骤中，使含有C6F6气体的气体中的C6F6气体的流量为全处理气体流量的2％以上，因此，能够抑制产生弯曲形状，从而形成良好的垂直加工形状的孔。
采用技术方案9所述的基板处理方法，含有C6F6气体的气体还含有C4F6气体及C4F8气体，因此，孔的垂直加工形状中的孔内宽度扩大，抗弯曲效果升高。
采用技术方案10所述的基板处理方法，在处理对象层蚀刻步骤及第3蚀刻步骤中，使处理压力为20mTorr(2.66Pa)以下的低压，因此，可获得良好的垂直形状的孔。
采用技术方案11所述的基板处理方法，在处理对象层蚀刻步骤及第4蚀刻步骤中，使后蚀刻步骤中的COS气体的流量为全处理气体流量的2％～5％，因此，能够利用COS气体的平滑效果防止孔的入口部分直径扩大。
采用技术方案12所述的基板处理方法，在处理对象层蚀刻步骤及第4蚀刻步骤中，将后蚀刻步骤延长规定时间地执行过蚀刻，因此，能够扩大孔的底部直径而获得更加良好的垂直形状的孔。
采用技术方案13所述的基板处理方法，规定时间为处理对象层的总蚀刻时间的10％～30％，因此，能够在所需最小限度的蚀刻时间内形成垂直加工形状更加优良的孔。
附图说明
图1是概略表示执行本实施方式的基板处理方法的基板处理系统的构造的俯视图。
图2是沿着图1中的线II-II的剖视图。
图3是概略表示在图1的基板处理系统中被实施等离子处理的半导体晶圆的构造的剖视图。
图4是表示作为本发明的第1实施方式的基板处理方法的基板处理的流程图。
图5是表示第2实施方式的基板处理方法的基板处理的流程图。
图6是表示第2实施方式的基板处理方法的工序图。
图7是表示在实施例及比较例中顶部CD值(临界尺寸，critical dimension)相对于实施过蚀刻后的过蚀刻量的变化的图。
图8是表示在实施例及比较例中底部CD值相对于实施过蚀刻后的过蚀刻量的变化的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
首先，对执行本发明的实施方式的基板处理方法的基板处理系统进行说明。该基板处理系统包括多个处理组件，该多个处理组件构成为对作为基板的半导体晶圆W(以下简称作“晶圆W”)实施采用等离子体的蚀刻处理。
图1是概略表示执行本实施方式的基板处理方法的基板处理系统的构造的俯视图。
在图1中，基板处理系统10包括对作为被处理基板的晶圆W实施RIE(Reaction Ion Etching)处理的、作为基板处理装置的2个处理装运舟皿(process ship)11、和与2个处理装运舟皿11分别连接的、作为矩形的共用输送室的大气输送室(以下称作“装载组件”)13。
除上述处理装运舟皿11之外，在装载组件13上还连接有：3个晶圆传送盒载置台15，其分别载置有例如容纳25枚晶圆W的、作为基板容纳容器的晶圆传送盒14；定位器16，其将自晶圆传送盒14搬出的晶圆W的位置预对准；和后处理室(AfterTreatment Chamber)17，其对实施了RIE处理后的晶圆W进行后处理。
2个处理装运舟皿11与装载组件13的长度方向上的侧壁连接，并且，配置为隔着装载组件13而与3个晶圆传送盒载置台15相对，定位器16配置在装载组件13的长度方向上的一端，后处理室17配置在装载组件13的长度方向上的另一端。
装载组件13具有：关节式双臂型的输送臂机构19，其配置在装载组件13的内部，作为输送晶圆W的基板输送单元；和装载口20，其与各晶圆传送盒载置台15相对应，是配置于侧壁的晶圆W投入口、即作为3个晶圆传送盒连接口。在装载口20处分别设有开闭门。输送臂机构19自载置于晶圆传送盒载置台15上的晶圆传送盒14将晶圆W经由装载口20取出，将该取出的晶圆W送入处理装运舟皿11、定位器16、后处理室17中，或将该晶圆W从其中搬出。
处理装运舟皿11具有对晶圆W实施RIE处理的、作为真空处理室的处理组件25、和内置有相对于该处理组件25交接晶圆W的联杆式单爪型的输送臂26的装载锁定组件27。
处理组件25具有圆筒状的处理室容器(以下称作“腔室”)和配置在该腔室内的上部电极及下部电极，该上部电极和下部电极之间的距离被设定为用于对晶圆W实施RIE处理的适当的间隔。另外，下部电极在其顶部具有利用库仑力等吸附晶圆W的ESC(静电卡盘，Electrostatic chuck)。
在处理组件25中，向腔室内部导入处理气体、例如氟类气体、溴类气体等，通过使上部电极和下部电极之间产生电场，使导入的处理气体等离子化而产生离子及自由基，利用该离子及自由基对晶圆W实施RIE处理，蚀刻晶圆W上的例如聚硅层。
在处理装运舟皿11中，装载组件13的内部压力维持为大气压，而处理组件25的内部压力维持为真空。因此，在装载锁定组件27上，在与处理组件25连接的连结部具有真空门阀29，并且，在与装载组件13连接的连结部具有大气门阀60，从而构成为能够调整其内部压力的真空预备输送室。
在装载锁定组件27的内部，在大致中央部设置有输送臂26，在比该输送臂26靠处理组件25一侧的位置设置有第1缓冲器31，在比输送臂26靠装载组件13一侧的位置设置有第2缓冲器32。第1缓冲器31及第2缓冲器32配置在配置于输送臂26前端部的、用于支承晶圆W的支承部(爪)33所移动的轨道上，通过使实施了RIE处理后的晶圆W暂时退避到支承部33的轨道上方，能够在处理组件25中顺畅地调换未进行RIE处理的晶圆W和RIE处理完毕的晶圆W。
另外，基板处理系统10包括：控制处理装运舟皿11、装载组件13、定位器16及后处理室17(以下统称作“各构成要件”)的动作的系统控制器(未图示)、和配置在装载组件13的长度方向上的一端的操作控制器40。
系统控制器根据作为与RIE处理、晶圆W的输送处理相对应的程序的制程程序来控制各构成要件的动作，操作控制器40具有例如由LCD(Liquid Crystal Display)构成的状态显示部，该状态显示部用于显示各构成要件的动作状况。
图2是沿着图1中的线II-II的剖视图。
在图2中，处理组件12具有腔室22、配置在该腔室22内的晶圆W的载置台23、作为在腔室22的上方与载置台23相对地配置的上部电极的簇射头24、排出腔室22内的气体等的涡轮分子泵(TMP，Turbo Molecular Pump)25、和配置在腔室22与涡轮分子泵25之间的、作为控制腔室22内压力的可变式蝶形阀的可变压力控制阀(APC，Adaptive Pressure Control)46。
在簇射头24上通过第1匹配器(Matcher)28连接有第1高频电源37，在载置台23上通过第2匹配器(Matcher)36连接有第2高频电源35。第1高频电源37将较高的频率、例如60MHz的高频电力作为激发用电力施加于簇射头24，第2高频电源35将较低的频率、例如2MHz的高频电力作为偏压施加于载置台23。匹配器28、36分别降低高频电力自簇射头24或载置台23的反射，使高频电力的供给效率为最大。
簇射头24由圆板状的气体供给部30构成，气体供给部30具有缓冲室42。缓冲室42通过气体通气孔34与腔室22内连通。
缓冲室32连接于CF类气体的各气体供给系统(未图示)。CF类气体供给系统向缓冲室32分别供给CF4气体、CHF3气体和C4F8气体。另外，氧类气体供给系统向缓冲室32供给O2气体、COS气体。供给来的CF4气体、CHF3气体和C4F8气体以及O2气体、COS气体通过气体通气孔34被供给到腔室22内。
在处理组件12的腔室22内，如上所述，通过对处理空间S施加高频电力，将从簇射头24被供给到处理空间S的处理气体做成高密度的等离子体而产生离子、自由基，利用该离子、自由基对基板实施蚀刻。
图3是概略表示在图1的基板处理系统中被实施蚀刻处理等的半导体晶圆的构造的剖视图。
在图3中，晶圆W具有形成在硅基材50表面上的氧化膜51、依次层叠在该氧化膜51上的ACL膜(非晶碳膜)52、反射防止膜(BARC膜)53及光致抗蚀剂膜54。
硅基材50是由硅构成的圆盘状的薄板，例如被实施热氧化处理等而在表面形成有氧化(SiO2)膜51，在氧化膜51上形成有ACL膜52。ACL膜52起到下层抗蚀膜的作用。在ACL膜52上，通过例如涂敷处理形成有反射防止膜(BARC膜)53。BARC膜53由含有色素的高分子树脂构成，防止透射过光致抗蚀剂膜54后的ArF准分子激光被ACL膜52或氧化膜51反射而再次到达光致抗蚀剂膜54；上述色素吸收某特定波长的光，例如吸收朝向光致抗蚀剂膜54照射的ArF准分子激光。光致抗蚀剂膜54使用例如旋涂器(省略图示)形成在BARC膜53上。光致抗蚀剂膜54由正性感光性树脂构成，在被ArF准分子激光照射时变性为碱可溶性。
相对于该构造的晶圆W，与翻转为规定图案的图案相对应的ArF准分子激光被利用步进器(省略图示)照射于光致抗蚀剂膜54，光致抗蚀剂膜54中的被照射了ArF准分子激光的部分变性为碱可溶性。之后，向光致抗蚀剂膜54滴下强碱性的显影液，除去变性为碱可溶性的部分。由此，可自光致抗蚀剂膜54除去与翻转为规定图案的图案相对应的部分，因此，在晶圆W上，留下在形成有呈规定图案的孔的位置具有开口部55的光致抗蚀剂膜54。
之后，开口部55被按顺序复制于作为反射防止膜的BARC膜53、作为下层抗蚀膜的ACL膜52上，最终在氧化膜51上形成具有规定开口部的孔。
但是，为了满足半导体器件近年来的小型化要求，需要在晶圆W上形成上表面形状整齐、底部形状没有畸变、且能抑制产生弯曲形状的良好的垂直加工形状的孔，但在应用较薄的中间层或掩膜层的近年来的晶圆W的蚀刻步骤中，并不一定容易对处理对象层形成上表面形状整齐的良好的垂直加工形状的孔。
本发明人为了确立如下的基板处理方法进行了各种实验，即，该基板处理方法用于对具有作为中间层的BARC膜53、作为掩膜层的ACL膜52的晶圆W形成上表面形状(俯视图)整齐、底部形状没有畸变(distortion)、且抑制产生弯曲形状的具有良好的垂直加工形状的孔。根据上述实验的结果发现，通过将CF富气用作处理气体而以较高的压力蚀刻处理BARC膜53，之后，使用含有COS(羰基硫)气体的气体蚀刻ACL膜52，能降低俯视图中的线条痕迹的产生，并且，能够抑制底部形状的畸变，实现本发明。另外还发现，通过将含有C6F6气体的气体用作处理气体来蚀刻氧化膜51，能确保掩膜的剩余量，抑制产生弯曲形状，从而能够形成良好的垂直加工形状的孔，实现本发明。
下面，详细说明本发明的第1实施方式的基板处理方法。在基板处理系统10的处理组件12～17中，基板处理系统10的系统控制器根据作为基板处理用程序的基板处理制程程序来执行本处理。
该基板处理方法具有：第1蚀刻步骤，在高压气氛、例如100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)气氛下，使用现有的CF类气体、即CF4气体、CHF3气体和C4F8气体的混合气体来蚀刻作为中间层的BARC膜53；第2蚀刻步骤，使用含有COS气体的气体蚀刻作为下层抗蚀膜的ACL膜52；第3(处理对象层)蚀刻步骤，使用含有C6F6气体的气体蚀刻作为处理对象层的氧化膜51。
图4是表示作为第1实施方式的基板处理方法的基板处理的流程图。
在基板处理时，首先，准备在硅基材50上依次层叠氧化膜51、ACL膜52、BARC膜53及光致抗蚀剂膜54，并且光致抗蚀剂膜54具有使反射防止膜53的一部分以开口宽度例如为70nm露出的开口部55的晶圆W。然后，将该晶圆W搬入到处理组件(PM)12(参照图2)的腔室22内，载置在载置台23上(步骤S1)。
接着，利用APC阀46等将PM12的腔室22内的压力设定为例如120mTorr(1.60×10Pa)，将晶圆W的上部温度设定为例如95℃、下部温度设定为20℃。然后，从簇射头24的气体供给部30向腔室22内供给将CF4气体例如220sccm、CHF3气体例如30sccm、C4F8气体30sccm、O2气体(7+12)sccm混合而成的混合气体(CF富气)(步骤S2)。然后，对上部电极施加300W激发用电力，对载置台23施加300W偏压电力。此时，CF4气体、CHF3气体、C4F8气体及O2气体受对处理空间S施加的高频电力激发而成为等离子体，产生离子、自由基，这些离子、自由基与BARC膜53的表面或者开口部侧壁面冲撞、反应，在BARC膜53上堆积沉积层，并且，蚀刻BARC膜53而形成与光致抗蚀剂膜54的开口部55相对应的开口部(步骤S3)。此时，在基于高压及CF富气的富气沉积条件下，在BARC膜53上沉积充分的沉积层，在保持开口部形状的同时蚀刻BARC膜53。
这样，在蚀刻BARC膜53之后，利用APC阀等将腔室内的压力设定为例如20mTorr(2.66Pa)。另外，将晶圆W的上部温度设定为例如95℃、下部温度设定为20℃。然后，从簇射头24的气体供给部30向腔室内供给将750sccmO2气体、30sccmCOS气体(COS气体流量相对于全处理气体流量的比例：4.0％)混合而成的含有COS气体的气体(步骤S4)。然后，对作为上部电极的簇射头24施加500W的激发用电力，使偏压电力为500W。此时，O2气体及COS气体利用对处理空间S施加的高频电力成为等离子体，产生离子、自由基。这些离子、自由基与ACL膜52冲撞、反应，蚀刻该部分(步骤S5)。
此时，显现出基于COS气体的平滑作用，能够避免孔的入口部分的直径扩大。在此，作为能避免孔的入口部分的直径扩大的理由，可认为是因为存在COS气体所含有的S元素。仅利用CO气体或O2气体无法获得形状平滑效果。
接着，在蚀刻BARC膜53及ACL膜52之后，利用APC阀等将腔室内的压力设定为例如20mTorr(2.66Pa)。另外，将晶圆W的上部温度设定为例如95℃、下部温度设定为例如20℃。然后，从簇射头24的气体供给部30向腔室内供给将C6F6气体例如12sccm、C4F6气体25sccm、C4F8气体20sccm、Ar气体200sccm、O2气体85sccm混合而成的含有C6F6气体的气体(步骤S6)。然后，对上部电极施加1100W的激发用电力，而且，对载置台23施加4500W偏压电力。此时，C6F6气体、C4F6气体、C4F8气体、Ar气体、O2气体利用对处理空间S施加的高频电力成为等离子体，产生离子、自由基。这些离子、自由基与氧化膜51冲撞、反应，蚀刻该部分(步骤S7)。
此时，在ACL膜52上堆积因C6F6气体产生的沉积层，在确保起到掩膜层的作用的这些膜的膜厚剩余量的同时进行蚀刻，因此，不会使孔侧面鼓起，能避免弯曲形状，从而形成垂直加工形状良好的孔。
这样，将在氧化膜51上形成有上表面形状整齐、底部形状没有畸变、也没有弯曲形状的孔的晶圆W架设在作为另外装置的等离子灰化机(Asher)上，来除去作为掩膜层的ACL膜，完成本处理(步骤S8)。
采用本实施方式，使用含有CF4气体、CHF3气体和C4F8气体的CF富气，使处理压力为100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的高压而蚀刻BARC膜53之后，使用含有COS气体的气体蚀刻ACL膜52，之后，使用含有C6F6的气体蚀刻氧化膜51，因此，能够使按顺序层叠在硅基材50上的氧化膜51、ACL膜52、BARC膜53及光致抗蚀剂膜54分别在相对应的起到掩膜作用的膜上堆积需要量的沉积层以确保掩膜剩余量，同时进行蚀刻，因此，最终能够在氧化膜51上形成孔的俯视形状整齐、无线条痕迹、避免底部形状畸变及侧壁面扩大的弯曲形状的产生的垂直加工形状优良的孔。
在本实施方式中，利用在蚀刻BARC膜53时应用CF富气和在高压气氛下进行的蚀刻、与蚀刻ACL膜52时应用含有COS气体的气体的配合效果，消除形成于氧化膜51上的孔的俯视线条痕迹，抑制孔底部的畸变。即，在本实施方式中，蚀刻BARC膜53时的高压、CF富气以及蚀刻ACL膜52时应用含有COS气体的气体是必要条件，在其中任一个条件不满足的情况下，均无法获得上述作用效果。
作为根据上述3个条件消除形成于氧化膜51上的孔的俯视线条痕迹、抑制底部形状畸变的机理，可以如下地考虑。即，通过在蚀刻BARC膜53时使用CF富气，使CHF3气体或C4F8气体相对于BARC膜53上的光致抗蚀剂膜54的选择比提高，由此，蚀刻BARC膜53时的孔形状良好。另外，在光致抗蚀剂膜54上易于堆积基于CF气体的沉积层而确保掩膜剩余量，能够在确保掩膜层的层厚的同时进行蚀刻，由此，让BARC膜53的孔形状稳定。另外，通过在100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)的高压条件下蚀刻BARC膜53，进一步促进沉积层堆积作用，提高了上述孔形状稳定效果。而且，通过在蚀刻ACL膜52时应用含有COS气体的气体，显现出ACL膜52表面的平滑效果，利用它们的配合效果而使俯视图稳定，形成底部形状没有畸变的优良的垂直加工形状的孔。
在本实施方式中，通过在蚀刻氧化膜51时将C6F6气体、C4F6气体、C4F8气体、Ar气体、O2气体的混合气体用作处理气体，在ACL膜52上易于堆积因C6F6气体产生的沉积层，能在确保作为掩膜的剩余量的同时进行蚀刻，因此，能够避免在形成于氧化膜51上的孔中产生弯曲形状，从而形成垂直加工形状良好的孔。另外，作为产生弯曲形状的机理，可以认为是在掩膜的膜厚不充分的情况下，自倾斜方向照射于孔截面的蚀刻剂以较大的角度冲撞于孔截面，由此会损耗内壁面。在作为掩膜的ACL膜的膜厚充分的情况下，消耗ACL膜的内壁面，不消耗氧化膜，因此，在氧化膜中不会出现弯曲形状。
在本实施方式中，在同一个PM内连续地执行BARC膜53的蚀刻、ACL膜52的蚀刻及氧化膜51的蚀刻，由此提高了生产率。
接着，说明本实施方式的变形例(第2实施方式)。
第2实施方式的基板处理方法中不进行使用第1实施方式的含有C6F6气体的气体蚀刻氧化膜51的步骤(第3蚀刻步骤)，而是进行由将含有C4F6气体的气体用作处理气体的前蚀刻步骤、和将向含有C4F6气体的气体中添加COS气体而制成的含有COS气体的气体用作处理气体的后蚀刻步骤构成的第4蚀刻步骤。另外，使用CF4气体、CHF3气体和C4F8气体的混合气体蚀刻BARC膜53的步骤(第1蚀刻步骤)、和使用含有COS气体的气体蚀刻ACL膜52的步骤(第2蚀刻步骤)与上述第1实施方式相同。
下面，以与第1实施方式的不同点为中心地说明第2实施方式。
图5是表示作为本实施方式的基板处理方法的基板处理的流程图，图6是表示本实施方式的基板处理方法的工序图。
在图5中，将晶圆W搬入到PM12的腔室22内(步骤S11)，调整腔室22内的压力，导入CF富气(步骤S12)，施加激发用电力及偏压电力来蚀刻BARC膜53(步骤S13)，接着，再次调整腔室22内的压力，导入O2气体及COS气体(步骤S14)，之后，施加所需的电力来蚀刻ACL膜52(步骤S15)，到此为止的步骤与第1实施方式的步骤S1～步骤S5同样。
接着，对ACL膜52被蚀刻后的晶圆W实施用于将ACL膜52的开口部复制于例如由SiO2膜构成的氧化膜51的蚀刻。
即，利用APC阀等将收容有ACL膜52被蚀刻后的晶圆W(图6(A))的腔室内的压力设定为例如20mTorr(2.66Pa)，将晶圆W的上部温度设定为例如60℃、下部温度设定为例如40℃。然后，从簇射头24的气体供给部30向腔室内供给将C4F6气体例如60sccm、Ar气体200sccm、O2气体70sccm混合而成的含有C4F6气体的气体(步骤S16)。然后，对上部电极施加500W的激发用电力，而且，作为偏压电力对载置台23施加4500W。
此时，C4F6气体、Ar气体及O2气体利用对处理空间S施加的高频电力成为等离子体，产生离子、自由基(图6(B))。产生的离子与ACL膜52及该ACL膜52的开口部55底部的氧化膜51冲撞、反应，蚀刻该部分(前蚀刻步骤)(步骤S17)。相对于氧化膜51的选择性良好，以较高的蚀刻速率(以下简称ER)进行蚀刻，在氧化膜51上形成基于ACL膜52的开口宽度的开口部(图6(C))。但是，由于氧化膜51很厚，因此如果在该条件下继续蚀刻，有可能孔形状走样，CD值变大。
因而，在本实施方式中，在利用含有C4F6气体的气体蚀刻氧化膜51的过程中，向含有C4F6气体的气体中添加COS气体，产生将含有C4F6气体的气体与COS气体的混合气体等离子化而产生的离子(图6(D))，在该条件下对氧化膜51实施后蚀刻，在氧化膜51中形成与ACL膜52的开口部相对应的开口宽度的开口部(步骤S18)。此时，在ACL膜52的上表面及开口部55的侧壁面上形成因C4F6气体及COS气体产生的保护膜，在利用该保护膜确保ACL膜52的剩余膜量的同时进行蚀刻。因而，可避免孔侧面鼓起的弯曲形状而形成垂直加工形状良好的孔(图6(E))。
这样，将在氧化膜51上形成有顶部形状没有走样、没有底部形状的畸变也没有弯曲形状的孔的晶圆W架设在作为另外装置的等离子灰化机(Asher)上，来除去剩余的ACL膜52(步骤S19)，完成本处理。
采用本实施方式，利用将包含C4F6气体、Ar气体及O2气体的含有C4F6气体的气体用作处理气体的前蚀刻步骤、和采用向该含有该C4F6气体的气体中添加COS气体而制成的含有COS气体的气体的后蚀刻步骤来蚀刻作为处理对象层的氧化膜51，因此，在前蚀刻步骤中，能够以较高的ER蚀刻氧化膜51而将ACL膜52的开口部复制于氧化膜51，而且，在后蚀刻步骤中，利用含有COS气体的气体的平滑效果，防止开口部的顶部形状走样、CD值扩大及弯曲形状的产生，而且，能够避免底部直径缩小，从而形成垂直加工形状优良的孔。
在本实施方式的后蚀刻步骤中，能发挥防止孔的顶部形状畸变及CD值扩大的平滑效果的机理并不一定明确，可以认为这是由于作为处理气体中的C4F6气体与COS气体的反应生成物的CS、CFS以膜状附着在开口部的侧壁面及底面上，由该CS、CFS构成的膜起到保护膜的作用，特别是保护侧壁不受到离子的冲撞。
在本实施方式的后蚀刻步骤中，由于在孔的底部也形成有保护膜，因此，采用含有COS气体的气体的后蚀刻步骤中对于氧化膜51的蚀刻选择比低于不采用COS气体的前蚀刻步骤中的选择比。即，前蚀刻步骤是蚀刻优先的步骤，虽然有可能导致孔的顶部形状走样、CD值扩大等，但是能够以较高的ER高效地蚀刻氧化膜51而形成孔。另一方面，后蚀刻步骤是平滑优先的步骤，虽然其ER低于前蚀刻步骤，但是能够在防止孔的顶部形状走样、CD值扩大、弯曲形状的产生等的同时、形成垂直加工形状优良的孔。
在本实施方式中，自前蚀刻步骤过渡到后蚀刻步骤的时机、即导入COS气体的时机较为重要，可根据作为掩膜的ACL膜52的余留量(剩余厚度)、目标CD值、深宽比、ER、蚀刻所需时间等综合判断而进行决定。具体地讲，预先以同样的条件实施蚀刻同样的氧化膜的试验，由此，优选预先决定COS气体导入的时机，使得在作为掩膜的ACL膜52完全消失之前完成蚀刻氧化膜51。例如，在ACL膜52的余留量为初始的50％左右、例如为500nm左右的时刻添加COS气体，由此，能较佳地进行将前蚀刻步骤过渡到后蚀刻步骤的处理。
在本实施方式中，优选后蚀刻步骤中的COS气体导入量相对于全处理气体流量为2％～5％。在COS气体添加量小于2％时，孔直径扩大，在其大于5％时，蚀刻停止。
另外，在本实施方式中，如果从开始蚀刻氧化膜51之初添加COS气体，则氧化膜51的ER降低，而作为掩膜的ACL膜52的ER不会下降相应的程度，因此，有可能导致ACL膜52在氧化膜51的蚀刻结束之前消失，无法蚀刻氧化膜51的状况。
在本实施方式中，通过采用后蚀刻步骤，能够避免氧化膜51中的孔的CD值扩大，因此，在蚀刻BARC膜53及ACL膜52时，追加预先以氧化膜51的蚀刻步骤获得的效果而采用较高的ER，由此，也能够谋求缩短总蚀刻时间。
在本实施方式中，优选在实施后蚀刻步骤之后以与后蚀刻步骤相同的条件过蚀刻(以下简称OE)规定时间。由此，底部CD值扩大，顶部CD值与底部CD值之差更小而垂直加工形状更加良好。OE时间是氧化膜51的总蚀刻时间的例如10％～30％。在OE时间小于总蚀刻时间的10％时，有可能无法充分获得底部CD值扩大效果，即使大于30％，底部CD值的扩大效果也不会增大相应的程度。
下面，说明本发明的具体实施例。
表1及表2表示本发明的具体实施例中的氧化膜51蚀刻步骤(第1蚀刻步骤)及ACL膜52蚀刻步骤(第2蚀刻步骤)中的相对于孔的形状改良效果的处理压力、CF富气及COS气体相关性。
表1
  对象层   压力   HF/LF   CF4   CHF3   C4F8   O2
  实施例1   BARC   100   300/300   220   30   30   7+8
  实施例2   BARC   120   300/300   220   30   30   7+12
  实施例3   BARC   150   300/300   220   30   30   7+8
  比较例1   BARC   50   300/300   220   30   30   7+8
  比较例2   BARC   75   300/300   220   30   30   7+8
  实施例4   BARC   120   300/300   220   30   30   7+12
  实施例5   BARC   120   300/300   220   30   30   7+12
  实施例6   BARC   120   300/300   220   30   30   7+12
  比较例3   BARC   120   300/300   220   30   30   7+12
  比较例4   BARC   120   300/300   220   30   30   7+12
  比较例5   BARC   120   300/300   150   ＊1   -   -
  比较例6   BARC   120   300/300   250   -   -   -
在此，压力表示处理室内压力(mTorr)，HF及LF分别表示对上部电极施加的激发用电力(W)及对载置台施加的偏压电力(W)。另外，CF4、CHF3、C4F8、O2表示各自的气体流量(单位：sccm)。另外，O2气体流量中的“7+8”、“7+12”分别表示“(从中央部的O2导入量)+(从端部的O2导入量)”。另外，＊1表示作为处理气体含有Ar气体150sccm。
表2
  对象层   压力   HF/LF   O2   COS   形状效果
 实施例1   ACL   20   500/500   750   30   ○
 实施例2   ACL   20   500/500   750   30   ◎
 实施例3   ACL   20   500/500   750   30   ◎
 比较例1   ACL   20   500/500   1125   9   ×
 比较例2   ACL   20   500/500   750   30   ×
 实施例4   ACL   20   500/500   600   30(5.0％)   ◎
  对象层   压力   HF/LF   O2   COS   形状效果
 实施例5   ACL   20   500/500   750   30(4.0％)   ◎
 实施例6   ACL   20   500/500   900   30(3.3％)   ◎
 比较例3   ACL   20   500/500   600   0   ×
 比较例4   ACL   20   500/500   600   60(10％)   △
 比较例5   ACL   20   500/500   750   30   ×
 比较例6   ACL   20   500/500   750   30   ×
在此，压力表示处理室内压力(mTorr)，HF及LF分别表示对上部电极施加的激发用电力(W)及对载置台施加的偏压电力(W)。另外，O2、COS表示各自的气体流量(单位：sccm)，COS气体中的括号内的数字表示COS气体流量相对于全处理气体流量的比例。另外，形状效果表示形成于ACL膜52上的俯视图及截面形状的观察结果，◎表示发现较大的改良效果，○表示发现改良效果，在实际应用上没有问题，△表示发现形状改良效果，但并不充分，×表示未发现改良效果，在实际应用上存在问题。另外，表1和表2是连续的处理，将一连串的处理作为同一个实施例、同一个比较例来表示。
在表1及表2中，实施例1～3及比较例1、2表示蚀刻BARC膜53时的处理压力相关性，实施例1～3满足处理压力为本发明的范围100mTorr(1.33×10Pa)～150mTorr(2.0×10Pa)，因此，可获得孔形状的改良效果，形成有俯视图中没有线条痕迹、底部形状中没有畸变的孔。在实施例1～3中可知，蚀刻BARC膜时的处理压力特别优选为120mTorr(1.6×10Pa)～150mTorr(2.0×10Pa)。另一方面，比较例1及2在蚀刻BARC膜53时的处理压力不满足本发明的范围，因此，在俯视图的孔形状中存在线条痕迹，未发现形状改良效果。
实施例4～6及比较例3和4表示蚀刻ACL膜52时的COS气体相关性，实施例4～6及比较例4将含有COS气体的气体用作处理气体，因此，发现了形状改良效果。在此，在COS气体流量为全处理气体流量的3％～5％的情况下，可获得极为良好的形状改良效果，形成有俯视图整齐、底部形状中没有畸变的孔。相对于此，在COS气体流量为全处理气体流量的10％的比较例4中，并不一定能获得充分的形状改良效果，在孔的底部形状中发现畸变。由此可知，COS气体流量相对于全处理气体流量的比例优选为3％～5％。另一方面，由于比较例3不应用COS气体，因此，俯视图中的孔的圆形形状错乱，未发现形状改良效果。
另外，比较例5、6表示未将CF富气用作蚀刻BARC膜时的处理气体的情况，与实施例2形成对比。即，与实施例2相比，比较例5未采用CHF3气体及C4F8气体，而应用Ar气体。另外，比较例6未像实施例2中那样应用CHF3气体及C4F8气体，而仅应用CF4气体。比较例5及6均未在蚀刻BARC膜53过程中采用CF富气，因此，未获得形状改良效果。在此，CF富气是指不仅含有CF4气体、除CF4气体之外还含有CHF3气体及C4F8气体的气体。
接着，对与BARC膜53蚀刻步骤(第1蚀刻步骤)及ACL膜52蚀刻步骤(第2蚀刻步骤)连续的氧化膜51蚀刻步骤(第3蚀刻步骤)中的相对于孔的形状改良效果的C6F6气体相关性进行说明。
表3表示表1及表2中的与实施例2的第1蚀刻步骤及第2蚀刻步骤连续地进行的第3蚀刻步骤中的相对于孔的形状改良效果的C6F6气体相关性。
表3
  对象层   C6F6   C4F6   C4F8   Ar   O2   ACL剩余膜   孔内宽度   形状判定
  实施例7   氧化层   8(2.4％)   45   -   200   85   ◎   ○   ○
  实施例8   氧化层   8(2.4％)   25   20   200   85   ○   ◎   ○
  实施例9   氧化层   12(3.5％)   25   20   200   85   ◎   ◎   ◎
  实施例10   氧化层   16(4.6％)   25   20   200   85   ◎   ○   ○
  比较例7   氧化层   0   45   -   200   85   ○   ×   ×
在此，各实施例及比较例中的处理压力为20mTorr(2.66Pa)，使对上部电极施加的激发用电力为1100(W)、对载置台施加的偏压电力为4500(W)。C6F6、C4F6、C4F8、Ar、O2表示各自的气体流量(单位：sccm)，C6F6中的括号内的数字表示C6F6气体流量相对于全气体量的比例。另外，孔的形状判定(抗弯曲效果)以ACL膜的剩余膜量(ACL剩余膜)与孔内的形状(孔内宽度)来判定，◎表示抗弯曲效果较大，○表示充分发现抗弯曲效果，△表示发现抗弯曲效果但并不充分，×表示未发现抗弯曲效果。
在表3中，实施例7～10在蚀刻氧化膜51时应用C6F6气体，因此，在ACL膜52上堆积沉积层，在确保起到掩膜层的作用的这些膜的膜厚的同时进行蚀刻，由此，孔的截面形状与比较例7相比更加稳定，发现了抗弯曲效果。还可知，能够抬高氧化膜51中的开口截面最大的肩部位置，由此，也发现了抗弯曲效果。在此，C6F6相对于全处理气体流量的比例优选为2％以上，具体地讲优选为2％～5％。比较例7在蚀刻氧化膜51时未应用C6F6，因此，在ACL膜52的剩余膜量较多的情况下，孔内宽度缩窄，在扩宽孔内宽度时，无法确保ACL膜的剩余膜量，无法获得没有弯曲的形状。
实施例8将实施例7中的C4F6气体的一部分替换为C4F8气体，通过添加C4F8气体，能够扩宽孔内宽度。通过将C4F6气体的一部分调换为C4F8气体，能够在确保ACL膜的剩余膜量的同时、扩宽孔内宽度，因此，能够避免弯曲形状。即，在本实施方式中，在蚀刻氧化膜51时，用作处理气体的含有C6F6气体的气体除含有C6F6气体之外还含有C4F6气体，优选还含有C4F8气体。可认为通过含有C4F8气体，能够使氧化膜蚀刻的选择比降低一些，由此，孔侧壁被磨削一定程度而孔内宽度扩大。另外，由于利用C6F6气体获得充分的选择比，因此，也可以利用C4F8气体将选择比降低一些。
表4表示在氧化膜蚀刻步骤中，与前蚀刻步骤连续地进行后蚀刻步骤的实施例、同不进行后蚀刻步骤的比较例中的孔形状的差异。
表4
  前步骤(sec)   后步骤(sec)   顶部CD(nm)   底部CD(nm)
  实施例11   210   210   115   71
  实施例12   210   269   115   81
  实施例13   210   328   117   86
  比较例8   360   -   136   95
  比较例9   396   -   135   89
  比较例10   432   -   133   94
在表4中，实施例11～13中，相对于ACL膜52的蚀刻结束、ACL膜52中的CD值为95nm～110nm的范围的晶圆W，使室内压力为20mTorr(2.66Pa)，作为处理气体使用含有C4F6气体60sccm、Ar气体200sccm、及O2气体70sccm的C4F6气体混合气体，使激发用电力为500W、偏压电力为4500W，实施蚀刻时间为210sec的前蚀刻，之后，向上述C4F6气体混合气体中添加流量为10sccm的COS气体，分别实施210sec、269sec及328sec的后蚀刻。顶部CD及底部CD分别是试验结束之后、即后蚀刻步骤结束之后的顶部CD测定值及底部CD测定值。另外，前蚀刻步骤结束之后的顶部CD值分别为120nm。
另外，比较例8～10使用分别与上述实施例11～13同样的晶圆W，分别仅实施实施例11～13中的前蚀刻360sec、396sec及432sec，顶部CD及底部CD分别是试验结束后的顶部CD测定值及底部CD测定值。
在表4中可知，实施了后蚀刻的实施例11～13中的试验结束后的顶部CD值分别为115nm、115nm及117nm，与前蚀刻步骤结束后的顶部CD值相比，CD值不扩大。相对于此，可知比较例8～10中的试验结束后的顶部CD值分别为136nm、135nm及133nm，与实施例11～13中的前蚀刻步骤结束后的顶部CD值相比，CD值分别扩大。由该结果可知，通过与前蚀刻步骤连续地实施采用含有COS气体的气体进行的后蚀刻步骤，能够在防止顶部CD值扩大的同时蚀刻氧化膜51。
接着，说明过蚀刻的具体例子。
图7是表示在实施例11～13及比较例8～10中顶部CD值相对于实施过蚀刻(以下称为OE)后的OE量的变化的图，图8是表示在实施例11～13及比较例8～10中底部CD值相对于实施过蚀刻(OE)后的OE量变化的图。
在此，实施例11～13中的OE是在实施例11～13中后蚀刻步骤结束之后，以与后蚀刻步骤相同的条件实施氧化膜51的总蚀刻时间的10％～30％的OE，比较例8～10中的OE是在比较例8～10中蚀刻步骤(前蚀刻步骤)结束之后，以同样(前蚀刻步骤)的条件实施氧化膜51的总蚀刻时间的10％～30％的OE。
在图7及图8中可知，在不应用含有COS气体的气体的比较例中，即使OE量增加，顶部CD值及底部CD值均几乎不变，但在实施应用含有COS气体的气体进行的后蚀刻步骤的实施例中，在增加了OE量的情况下，顶部CD值几乎不变，底部CD值逐渐增加。由此可知，通过采用使用含有COS气体的气体进行的后蚀刻步骤，在后蚀刻步骤的条件下实施OE，能够在防止顶部CD值扩大的同时扩大底部CD值，而且，通过调节OE时间，能够调整底部CD值的扩大幅度。
在上述各实施方式中，被实施等离子处理的基板并不限定于半导体器件用的晶圆，也可以是包括LCD(Liquid CrystalDisplay)等的FPD(Flat Panel Display)等所采用的各种基板、光掩摸、CD基板、印刷电路板等。
另外，通过将存储有实现上述各实施方式的功能的软件的程序代码的存储介质供给到系统或装置中，由该系统或装置的计算机(或者CPU、MPU等)读取并执行容纳于存储介质中的程序代码，也能实现本发明的目的。
在这种情况下，自存储介质读取的程序代码自身会实现上述各实施方式的功能，该程序代码及存储该程序代码的存储介质构成本发明。
另外，作为用于供给程序代码的存储介质，例如可以采用软盘(注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁盘、非易失式存储卡、ROM等。或者，也可以通过网络下载程序代码。
另外，通过执行计算机读取的程序代码，不仅能实现上述各实施方式的功能，也包括这样的情况，即，根据该程序代码的指示，在计算机上运行的OS(操作系统)等进行实际处理的一部分或者全部，利用该处理实现上述各实施方式的功能。
还包括这样的情况，即，自存储介质读取的程序代码被记入到插入于计算机的功能扩展板、与计算机连接的功能扩展单元所具有的存储器之后，根据该程序代码的指示，由使扩张板、扩张单元具有该扩张功能的CPU等来进行实际处理的一部分或者全部，利用该处理实现上述各实施方式的功能。

Claims (13)

1.一种基板处理方法，该基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，
包括：
第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr～150mTorr的条件下蚀刻上述中间层；
第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层。
2.一种基板处理方法，该基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，
包括处理对象层蚀刻步骤，作为处理气体使用含有C6F6气体的气体蚀刻上述处理对象层。
3.一种基板处理方法，该基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，
包括处理对象层蚀刻步骤，在该处理对象层蚀刻步骤中，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻上述处理对象层。
4.一种基板处理方法，该基板处理方法用于对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，
包括：
第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr～150mTorr的条件下蚀刻上述中间层；
第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；
第3蚀刻步骤，作为处理气体使用含有C6F6气体的气体蚀刻上述处理对象层。
5.一种基板处理方法，该基板处理方法对在处理对象层上层叠有掩膜层及中间层的基板实施蚀刻处理，借助上述中间层及掩膜层在上述处理对象层形成图案形状，其特征在于，
包括：
第1蚀刻步骤，作为处理气体使用含有CF4气体、CHF3气体和C4F8气体的混合气体，在处理压力为100mTorr～150mTorr的条件下蚀刻上述中间层；
第2蚀刻步骤，作为处理气体使用含有COS气体的气体蚀刻上述掩膜层；
第4蚀刻步骤，利用作为处理气体使用含有C4F6气体的气体进行的前蚀刻步骤、及作为处理气体使用向上述含有C4F6气体的气体中添加COS气体而成的含有COS气体的气体进行的后蚀刻步骤来蚀刻上述处理对象层。
6.根据权利要求1、4或5所述的基板处理方法，其特征在于，
在上述第2蚀刻步骤中，使上述COS气体流量为全处理气体流量的3％～5％。
7.根据权利要求1、4或5所述的基板处理方法，其特征在于，
在上述第2蚀刻步骤中，使处理压力为20mTorr以下。
8.根据权利要求2或4所述的基板处理方法，其特征在于，
在上述处理对象层蚀刻步骤及上述第3蚀刻步骤中，使上述含有C6F6气体的气体中的上述C6F6气体的流量为全处理气体流量的2％以上。
9.根据权利要求8所述的基板处理方法，其特征在于，
上述含有C6F6气体的气体还含有C4F6气体及C4F8气体。
10.根据权利要求2或4所述的基板处理方法，其特征在于，
在上述处理对象层蚀刻步骤及上述第3蚀刻步骤中，使处理压力为20mTorr以下。
11.根据权利要求3或5所述的基板处理方法，其特征在于，
在上述处理对象层蚀刻步骤及上述第4蚀刻步骤中，使上述后蚀刻步骤中的上述COS气体的流量为全处理气体流量的2％～5％。
12.根据权利要求3、5或11所述的基板处理方法，其特征在于，
在上述处理对象层蚀刻步骤及上述第4蚀刻步骤中，将上述后蚀刻步骤延长规定时间地执行过蚀刻。
13.根据权利要求12所述的基板处理方法，其特征在于，
上述规定时间为上述处理对象层的总蚀刻时间的10％～30％。
CN200910261675.0A 2008-12-26 2009-12-24 基板处理方法 Active CN101800160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008332375 2008-12-26
JP2008-332375 2008-12-26
JP2009-159849 2009-07-06
JP2009159849A JP5604063B2 (ja) 2008-12-26 2009-07-06 基板処理方法及び記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110435763.5A Division CN102522330B (zh) 2008-12-26 2009-12-24 基板处理方法

Publications (2)

Publication Number Publication Date
CN101800160A true CN101800160A (zh) 2010-08-11
CN101800160B CN101800160B (zh) 2015-05-13

Family

ID=42283600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910261675.0A Active CN101800160B (zh) 2008-12-26 2009-12-24 基板处理方法

Country Status (3)

Country Link
US (1) US8986561B2 (zh)
KR (1) KR101699547B1 (zh)
CN (1) CN101800160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109796981A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
US9018103B2 (en) 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
US11069511B2 (en) 2018-06-22 2021-07-20 Varian Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020103563A1 (en) * 2001-02-01 2002-08-01 Masaru Izawa Method of manufacturing a semiconductor device and manufacturing system
CN1477681A (zh) * 2002-08-20 2004-02-25 东京毅力科创株式会社 等离子体蚀刻方法及装置
CN1612305A (zh) * 2003-07-15 2005-05-04 气体产品与化学公司 用于选择性各向异性刻蚀应用的不饱和氧化碳氟化合物

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2927138A (en) * 1958-05-29 1960-03-01 Leo A Wall Method for the preparation of hexafluorobenzene
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JPH0774147A (ja) 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
JPH10242127A (ja) 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
KR100310252B1 (ko) * 1999-06-22 2001-11-14 박종섭 유기 반사방지 중합체 및 그의 제조방법
JP2001110784A (ja) 1999-10-12 2001-04-20 Hitachi Ltd プラズマ処理装置および処理方法
TW471111B (en) * 2001-01-09 2002-01-01 Macronix Int Co Ltd Manufacturing method for trench
CN1896868B (zh) 2001-11-27 2012-06-20 Hoya株式会社 半色调型相移掩膜坯料、半色调型相移掩膜及其制造方法
TWI303851B (en) * 2001-12-13 2008-12-01 Applied Materials Inc Self-aligned contact etch with high sensitivity to nitride shoulder
JP2003298049A (ja) 2002-04-04 2003-10-17 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004119539A (ja) 2002-09-25 2004-04-15 Sony Corp レジストパターンの除去方法
CN100372070C (zh) 2004-12-10 2008-02-27 上海宏力半导体制造有限公司 可控制栅极结构长度的刻蚀工艺
US20070197040A1 (en) * 2006-02-23 2007-08-23 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2008172184A (ja) 2006-02-23 2008-07-24 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4952338B2 (ja) 2006-03-30 2012-06-13 東京エレクトロン株式会社 半導体装置の製造方法、エッチング装置及び記憶媒体
CN101285189B (zh) 2007-04-12 2010-05-19 上海宏力半导体制造有限公司 减少金属刻蚀工艺反应腔室产生沉积物的方法
KR100898590B1 (ko) * 2007-08-13 2009-05-20 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020103563A1 (en) * 2001-02-01 2002-08-01 Masaru Izawa Method of manufacturing a semiconductor device and manufacturing system
CN1477681A (zh) * 2002-08-20 2004-02-25 东京毅力科创株式会社 等离子体蚀刻方法及装置
CN1612305A (zh) * 2003-07-15 2005-05-04 气体产品与化学公司 用于选择性各向异性刻蚀应用的不饱和氧化碳氟化合物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109796981A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法
CN109796981B (zh) * 2017-11-16 2022-11-22 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法

Also Published As

Publication number Publication date
US20100163525A1 (en) 2010-07-01
KR20100076910A (ko) 2010-07-06
CN101800160B (zh) 2015-05-13
US8986561B2 (en) 2015-03-24
KR101699547B1 (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
JP5248902B2 (ja) 基板処理方法
JP5180121B2 (ja) 基板処理方法
TWI478232B (zh) Substrate handling method
JP5102720B2 (ja) 基板処理方法
US8124540B2 (en) Hardmask trim method
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
TWI424490B (zh) 垂直輪廓修正
CN102522330B (zh) 基板处理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
CN101800160A (zh) 基板处理方法
CN102201331A (zh) 基板处理方法
KR20070011306A (ko) 라인 에지 러프니스 컨트롤
TWI392976B (zh) Substrate handling method
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant