CN101661228A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN101661228A
CN101661228A CN200910168595A CN200910168595A CN101661228A CN 101661228 A CN101661228 A CN 101661228A CN 200910168595 A CN200910168595 A CN 200910168595A CN 200910168595 A CN200910168595 A CN 200910168595A CN 101661228 A CN101661228 A CN 101661228A
Authority
CN
China
Prior art keywords
gas
processing method
substrate processing
peristome
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910168595A
Other languages
English (en)
Other versions
CN101661228B (zh
Inventor
曾根隆
西村荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101661228A publication Critical patent/CN101661228A/zh
Application granted granted Critical
Publication of CN101661228B publication Critical patent/CN101661228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及基板处理方法，在处理对象基板的掩模膜或中间膜上形成满足半导体装置小型化要求的尺寸的用于对蚀刻对象膜进行转印的开口部。该基板处理方法用于处理基板(W)，基板(W)依次层叠有SiN层(51)、反射防止膜(52)和光致抗蚀剂膜(53)，光致抗蚀剂膜(53)具有使反射防止膜(52)的一部分露出的开口部(54)，该方法具有收缩蚀刻步骤，该收缩蚀刻步骤为，通过由用通式CxHyFz(x、y、z是正整数)表示的沉积性气体例如CH3F气体和SF6气体的混合气体生成的等离子体使沉积物堆积在光致抗蚀剂膜(53)的开口部(54)的侧壁面，使开口部的开口宽度缩小，并蚀刻反射防止膜(52)，在反射防止膜(52)形成与缩小后的开口部(54)对应的开口部。

Description

基板处理方法
技术领域
本发明涉及基板处理方法，尤其涉及对依次层叠有处理对象层、中间层和掩模层的基板进行处理的基板处理方法。
背景技术
已知，在硅基材上依次层叠有包含通过CVD处理等形成的杂质的氧化膜、例如TEOS(Tetra Ethyl Ortho Silicate)膜，导电膜、例如TiN膜，反射防止膜(BARC膜)以及光致抗蚀剂膜的半导体器件用的晶片(例如，参照专利文献1)。光致抗蚀剂膜通过光刻法形成为规定的图案，在反射防止膜和导电膜的蚀刻时，发挥掩模层的功能。
近年来，随着半导体器件的小型化的进展，需要更加细微地形成上述晶片的表面上的电路图案。为了形成这样的细微的电路图案，在半导体器件的制造过程中，需要减小光致抗蚀剂膜中的图案的最小尺寸，需要在蚀刻对象膜上形成小尺寸的开口部(通孔或沟槽)。
专利文献1：日本特开2006-190939号公报
但是，光致抗蚀剂膜上的图案的最小尺寸受到光刻法中可显影的最小尺寸限制，但由于焦距不均匀等原因，在光刻法中可批量生产的最小尺寸受到限制。例如，在光刻法中可批量生产的最小尺寸为大约80nm。另一方面，满足半导体装置小型化要求的加工尺寸为30nm左右。
这样，半导体器件的小型化要求的尺寸日益变小，期望用于在蚀刻对象的膜上形成满足小型化要求的尺寸的开口部。
发明内容
本发明提供一种基板处理方法，在处理对象基板的掩模膜或中间膜上形成满足半导体装置小型化要求的尺寸的用于对蚀刻对象膜进行转印的开口部。
为了达成上述目的，本发明的第一方面记载的基板处理方法，其用于处理基板，该基板依次层叠有处理对象层、中间层和掩模层，并且上述掩模层具有使上述中间层的一部分露出的开口部，该基板处理方法具有收缩蚀刻步骤，上述收缩蚀刻步骤为，通过由用通式CxHyFz表示的沉积性气体和SF6气体的混合气体生成的等离子体，使沉积物堆积在上述掩模层的上述开口部的侧壁面，使上述开口部的开口宽度缩小，并且蚀刻上述中间层，形成与上述缩小后的掩模层的开口部对应的开口部，其中，x、y、z是正整数。这里，C为碳，H为氢，F为氟。
第二方面的基板处理方法，其特征在于，在第一方面记载的基板处理方法中，沉积性气体为CH3F气体。
第三方面的基板处理方法，其特征在于，在第一方面或第二方面记载的基板处理方法中，沉积性气体和SF6气体的混合比为1∶2～1∶9。
第四方面的基板处理方法，其特征在于，在第三方面记载的基板处理方法中，沉积性气体和SF6气体的混合比为1∶4。
第五方面的基板处理方法，其特征在于，在第一至第四方面中任一方面记载的基板处理方法中，在收缩蚀刻步骤中，向基板施加50W至150W的偏置电力。
第六方面的基板处理方法，其特征在于，在第一至第五方面中任一方面记载的基板处理方法中，收缩蚀刻步骤中的处理时间为1分钟至2分钟。
第七方面的基板处理方法，其特征在于，在第一至第六方面中任一方面记载的基板处理方法中，在收缩蚀刻步骤中，将收容基板的腔室内压力调整为1.3Pa(10mTorr)至6.5Pa(50mTorr)。
第八方面的基板处理方法，其特征在于，在第一至第七方面中任一方面记载的基板处理方法中，在收缩蚀刻步骤中，被蚀刻的中间层是层叠在掩模层的下方的反射防止膜。
根据本发明第一方面记载的基板处理方法，通过由用通式CxHyFz(x、y、z是正整数)表示的沉积性气体和SF6气体的混合气体生成的等离子体使沉积物堆积在掩模层的开口部的侧壁面，使开口部的开口宽度缩小，并且蚀刻中间层，形成与缩小后的掩模层的开口部对应的开口部，所以在掩模层和中间层能够形成具有满足半导体器件的小型化要求的尺寸的开口宽度并用于转印到蚀刻对象膜的开口图案。
根据第二方面记载的基板处理方法，由于使用CH3F气体作为沉积性气体，所以能够使沉积物堆积在掩模层的开口部的侧壁面和蚀刻后的中间层的开口部侧壁面，能够缩小开口宽度。
根据第三方面记载的基板处理方法，由于使沉积性气体和SF6气体的混合比为1∶2～1∶9，所以能够通过沉积性气体的开口宽度缩小(收缩)效果和SF6气体的蚀刻效果的协同作用对中间层进行蚀刻，并且能够缩小掩模层的开口部和中间层上形成的开口部的开口宽度。另外，通过由SF6气体引起的S类生成物的堆积，能够避免开口部侧壁面或者掩模层上表面的粗糙，从而保持平滑性。
根据第四方面记载的基板处理方法，能够将沉积性气体的收缩效果和SF6气体的蚀刻效果的调和维持在最佳状态。
根据第五方面记载的基板处理方法，在收缩蚀刻步骤中，通过向基板施加50W至150W的偏置电力，能够有效地进行对开口部侧壁面的沉积物附着。
根据第六方面记载的基板处理方法，由于使收缩蚀刻步骤中的处理时间为1分钟至2分钟，所以能够按照必须的最小限度的处理时间在掩模层和中间层形成缩小后的开口宽度的开口部。
根据第七方面记载的基板处理方法，由于在收缩蚀刻步骤中，将收容基板的腔室内压力调整为1.3Pa(10mTorr)至6.5Pa(50mTorr)，所以能够得到抑制基板表面的粗糙和磨损的效果。
根据第八方面记载的基板处理方法，由于在收缩蚀刻步骤中，被蚀刻的中间层是层叠在掩模层的下方的反射防止膜，所以能够在反射防止膜上形成与掩模层同样的满足半导体器件的小型化要求的开口部。
附图说明
图1是概略地表示实施本实施方式的基板处理方法的基板处理系统的平面图。
图2是表示沿着图1的线II-II的截面图。
图3是概略地表示在图1的基板处理系统中的实施等离子体处理的半导体晶片的结构的截面图。
图4是表示本发明的实施方式中的基板处理方法的工程图。
图5是表示本发明的实施方式中的基板处理方法的工程图。
符号说明
10：基板处理系统
12、13、14：工艺模块
50：硅基材
51：SiN膜
52：反射防止膜(BARC膜)
53：光致抗蚀剂膜
54：开口部
55：沉积物
具体实施方式
下面，参照附图对本发明的实施方式进行详细叙述。
首先，对执行本发明的实施方式中的基板处理方法的基板处理系统进行说明。该基板处理系统包括多个工艺模块，该多个工艺模块构成为对作为基板的半导体晶片W(以下简称为“晶片W”)实施使用等离子体的蚀刻处理、灰化处理。
图1是概略地表示执行本实施方式的基板处理方法的基板处理系统的平面图。
在图1中，基板处理系统10具备：俯视呈六角形的转移模块(transfer module)11；与该转移模块11的一个侧面连接的两个工艺模块12、13；以与该两个工艺模块12和13相对的方式与转移模块11的另一个侧面连接的两个工艺模块14、15；与工艺模块13相邻且与转移模块11连接的工艺模块16；与工艺模块15相邻且与转移模块11连接的工艺模块17；作为矩形状的搬送室的负载模块18；配置在转移模块11和负载模块18之间且连结上述它们的两个负载锁定模块19和20。
转移模块11具有配置在其内部的屈伸和旋转自如的搬送臂21，该搬送臂21位于工艺模块12～17和负载锁定模块19、20之间，搬送晶片W。
工艺模块12具有收容晶片W的处理室容器(腔室)，向该腔室内部导入作为处理气体的CF类沉积性气体、例如CHF3气体以及卤素气体、例如SF6气体的混合气体，在腔室内部产生电场，从而，从导入的处理气体产生等离子体，通过该等离子体对晶片W进行蚀刻处理。
图2为沿着图1中的线II-II的截面图。
在图2中，工艺模块12具有：处理室(腔室)22、配置在该腔室22内的晶片W的载置台23、在腔室22上方以与载置台23相对的方式配置的喷淋头24、排出腔室22内气体等的TMP(Turbo MolecularPump：涡轮分子泵25)、配置在腔室22与TMP25之间且控制腔室22内的压力的作为可变式蝶形阀的APC(Adaptive Pressure Control)阀26。
在载置台23上经由匹配器(Matcher)28连接有高频电源27，高频电源27向载置台23供给高频电力。由此，载置台23作为下部电极发挥作用。另外，匹配器28降低来自载置台23的高频电力的反射，使得对于载置台23的高频电力的供给效率最大。载置台23向处理空间S施加从高频电源27供给的高频电力。
喷淋头24由圆板状的气体供给部30构成，气体供给部30具有缓冲室32，缓冲室32经由气体通气孔34与腔室22内连通。
缓冲室32与CHF3气体供给系统和SF6气体供给系统(两者都没有图示)连接。CHF3气体供给系统向缓冲室32供给CHF3气体。另外，SF6气体供给系统向缓冲室32供给SF6气体。供给的CHF3气体和SF6气体经由气体通气孔34被供给至腔室22内。
在喷淋头24上经由匹配器36连接有高频电源35，该高频电源35向喷淋头24供给高频电力。由此，喷淋头24作为上部电极发挥作用。另外，匹配器36具有与匹配器28相同的功能。喷淋头24向处理空间S施加从高频电源35供给的高频电力。
在该工艺模块12的腔室22内，如上所述，通过载置台23和喷淋头24向着处理空间S施加高频电力，从喷淋头24向处理空间S供给的处理气体形成高密度等离子体，产生离子或自由基，执行后述的收缩蚀刻(shrink etching)步骤。
返回到图1，工艺模块13具有收容在工艺模块12中实施过收缩蚀刻的晶片W的处理室(腔室)，向该腔室内部导入Ar气体/N2气体/SF6气体/CH3F气体的混合气体作为处理气体，通过在腔室内部产生电场从导入的处理气体产生等离子体，通过该等离子体对晶片W实施蚀刻处理。此外，工艺模块13与工艺模块12具有同样的结构，具备Ar气体供给系统、N2气体供给系统、SF6气体供给系统和CH3F气体供给系统(都在图中予以省略)。
工艺模块14具有收容在工艺模块13中实施过蚀刻处理的晶片W的处理室(腔室)，在该腔室内导入O2气体作为处理气体，通过在腔室内部产生电场，从导入的处理气体产生等离子体，通过该等离子体对晶片W实施灰化处理。此外，工艺模块14也具有与工艺模块12相同的结构，并且代替由与各中气体供给系统连接的气体供给部30构成的喷淋头24，具备只由O2气体供给系统连接在缓冲室上的圆板状的气体供给部构成的喷淋头(都没有图示)。
转移模块11、工艺模块12～17的内部被维持在减压状态，转移模块11和工艺模块12～17的各个经由真空闸阀12a～17a连接。
在基板处理系统10中，装载模块18的内部压力被维持在大气压，另一方面，转移模块11的内部压力被维持在真空。因此，各负载锁定模块19、20在各自与转移模块11的连接部具备真空闸阀19a、20a，并且在与装载模块18的连接部具有大气门阀19b、20b，由此，构成为能够调整其内部压力真空预备搬送室。另外，各负载锁定模块19、20具有用于暂时载置在装载模块18和转移模块11之间交接的晶片W的晶片载置台19c、20c。
在装载模块18上，除负载锁定模块19、20之外，还连接有分别载置例如作为收容25片晶片W的容器的前开式晶片盒(Front OpeningUnified Pod)37的例如三个前开式晶片盒载置台38；和对从前开式晶片盒37搬出的晶片W的位置进行预对准的定位器39。
负载锁定模块19、20与沿着负载模块18的长边方向的侧壁连接，并且夹着负载模块18与三个前开式晶片盒载置台38相对配置，定位器39配置在负载模块18的长边方向的一端。
负载模块18具有：被配置在内部的，搬送晶片W的多关节型双臂式搬送臂40，和以与各前开式晶片盒载置台38对应的方式配置在侧壁的作为晶片W的投入口的三个负载端口41。搬送臂40经由负载端口41从载置到前开式晶片盒载置台38上的前开式晶片盒37取出晶片W，向负载锁定模块19、20或定位器39搬入搬出该取出的晶片W。
另外，基板处理系统10具备：在负载模块18的长边方向的一端配置的操作面板42。操作面板42具有由例如LCD(Liquid CrystalDisplay)构成的显示部，该显示部显示基板处理系统10的各构成元素的动作状况。
图3是概略地表示图1的基板处理系统中实施过等离子体处理的半导体晶片的结构的截面图。
在图3中，晶片W具有作为形成在硅基材50的表面上的处理对象层的氮化硅(SiN)膜51、形成在SiN膜51上的反射防止膜(BARC膜)52和形成在反射防止膜52上的光致抗蚀剂膜(掩模层)53。
硅基材50是由硅构成的圆板状的薄板，例如，通过实施CVD处理在表面形成有SiN膜51。在SiN膜51上，通过例如涂敷处理形成反射防止膜52。反射防止膜52由高分子树脂构成，防止透过光致抗蚀剂膜53后的ArF受激准分子激光被SiN膜51反射，再到达光致抗蚀剂膜53，其中，该高分子树脂包含吸收某种特定波长的光，例如向光致抗蚀剂膜53照射的ArF受激准分子激光的色素。使用例如旋转涂敷器(省略图示)在反射防止膜52上形成光致抗蚀剂膜53。光致抗蚀剂膜53由正型感光性树脂构成，如果被ArF受激准分子激光照射则变性为碱可溶性。
对于上述结构的晶片W，与翻转规定图案后的图案对应的ArF受激准分子激光通过分级器(stepper)(省略图示)照射光致抗蚀剂膜53，光致抗蚀剂膜53的由ArF受激准分子激光照射的部分变质成具有碱可溶性。之后，强碱性显影液滴落到光致抗蚀剂膜53上，除去变质成具有碱可溶性的部分。由此，由于从光致抗蚀剂膜53除去与翻转规定图案后的图案对应的部分，因此，在晶片W上呈现出规定的图案，例如，在形成通孔的位置上残留具有开口部54的光致抗蚀剂膜53。
但是，为了满足半导体器件的小型化的要求，有必要在蚀刻对象膜上形成小尺寸、具体来讲宽度(CD(Critical Dimension)值)是30nm左右的开口部(通孔或沟槽)。然而，通过光刻法能够量产的最小尺寸为例如80nm左右，所以，在晶片W的蚀刻处理中，难于在蚀刻对象膜上形成满足半导体器件的小型化要求的开口宽度的开口部。
本发明的发明者为了找出在晶片W上形成满足上述半导体器件的小型化要求的开口宽度的开口部，在进行各种实验时发现，在作为处理对象层的例如SiN膜51、反射防止膜52、具有使得反射防止膜52的一部分露出的开口部54的光致抗蚀剂膜53依次层叠在硅基材50上的晶片W中，使用CF类的沉积性气体(CxHyFz，这里x、y、z是正的整数)和SF6气体的混合气体，实施等离子体处理，由此，在设置在光致抗蚀剂膜53上的开口宽度大约80nm的开口部54的侧壁面上堆积沉积物，开口宽度变窄(被收缩)，同时蚀刻反射防止膜52，能够形成与收缩后的光致抗蚀剂膜53的开口宽度具有同样的开口宽度的开口部，从而得到本发明。
这里，所谓沉积性气体是指具有下述功能的气体，即，通过使用该气体的等离子体处理，在例如作为掩模层的光致抗蚀剂膜53的开口部54的侧壁面堆积沉积物55，使得开口宽度缩小的功能。
下面，对于本发明的实施方式的基板处理方法进行详细说明。
该基板处理方法通过使得基于等离子体处理的沉积物附着在开口部54的侧壁面而使得形成在晶片W的光致抗蚀剂膜53上的开口部54的开口宽度缩小，并且具有对于作为中间层的反射防止膜52进行蚀刻的收缩蚀刻步骤。
图4及图5是表示本发明的实施方式中的基板处理方法的工程图。
在图4中，首先，准备在硅基材50上依次层叠有作为处理对象层的SiN膜51、反射防止膜(BARC膜)52及光致抗蚀剂膜53的晶片W(图4(A))。在光致抗蚀剂膜53上设置有开口部54，开口部54的开口宽度为例如83nm。光致抗蚀剂膜53及反射防止膜52的合计厚度为例如198nm。将该晶片W搬入工艺模块12(参照图2)的腔室22内，载置在载置台23上。
接着，通过APC阀26等将腔室22内的压力设定在例如3.3Pa(25mTorr)。另外，将晶片W的温度设定在例如80℃。于是，从喷淋头24的气体供给部30按照流量100～300sccm优选200sccm向腔室22内供给CH3F气体，并且，按照流量700～900sccm优选800sccm向腔室22内供给SF6气体。于是，在向载置台23上供给100W的高频电力的同时，向喷淋头24供给600W的高频电力。这时，CH3F气体和SF6气体被施加到处理空间S的高频电力激励，成为等离子体，产生离子或者自由基(图4(B))。这些离子或自由基与光致抗蚀剂膜53的表面及开口部54的内壁面以及反射防止膜52上的没有被光致抗蚀剂膜53覆盖的部分相冲突，发生反应，在该部分堆积沉积物55，并且对于反射防止膜52的该部分进行蚀刻。
由此，在光致抗蚀剂膜53的开口部54的开口宽度缩小的同时，蚀刻反射防止膜52，在该反射防止膜52上形成与光致抗蚀剂膜53的开口宽度缩小后的开口部同样的开口部。这时，沉积物55也堆积在反射防止膜52的开口部的侧壁面(图4(C))。
沉积物55的厚度从处理开始时逐渐变厚，在处理开始90秒后，成为例如32nm(开口宽度：51nm)。通过该收缩蚀刻步骤，光致抗蚀剂膜53的开口部54的开口宽度从83nm缩小至51nm，同样的开口宽度的开口部形成在反射防止膜52上。收缩蚀刻步骤结束后的光致抗蚀剂膜53和反射防止膜52的合计厚度为163nm，光致抗蚀剂膜53的厚度变薄为35nm左右。
接着，通过收缩蚀刻步骤，对于包括具有开口宽度缩小为51nm的开口部54的光致抗蚀剂膜53和反射防止膜52的晶片W，实施将开口部转印到作为处理对象层的SiN膜51上的SiN蚀刻步骤。
即，将开口部54的开口宽度缩小为51nm的晶片W从工艺模块12的腔室22内搬出，经由转移模块11搬入到工艺模块13的腔室内，载置在载置台上。之后，通过APC阀26等，将工艺模块13的腔室22内的压力设定在例如3.3Pa(25mTorr)，将晶片W的温度设定在例如80℃，从喷淋头24的气体供给部30将按照流量比例如为3∶1混合Ar气体和N2气体后的混合气体按照流量例如800sccm(Ar气体：600sccm，N2气体：200sccm)供给到腔室22内，并且，将按照流量比例如1∶2混合CH3F气体和SF6气体后的混合气体按照流量例如300sccm(CH3F气体：100sccm，SF6气体：200sccm)供给腔室22内。于是，在向载置台23供给600W的高频电力的同时，向喷淋头24供给200W的高频电力。这时，Ar气体和N2气体后的混合气体以及CH3F气体和SF6气体后的混合气体被施加到处理空间S的高频电力成为等离子体，产生离子或者自由基(图4(D))。
这些离子或自由基与SiN膜51的反射防止膜52、光致抗蚀剂膜53以及没有被堆积在其表面的沉积物55覆盖的部分相冲突，进行反应，对SiN膜51的该部分进行蚀刻(图5(A))。SiN膜51被蚀刻至露出硅基材50。这时，开始处理60秒后的SiN膜51中的开口部54的上部开口宽度为28nm，下部开口宽度为16nm。另外，光致抗蚀剂膜53和反射防止膜52的合计的厚度为44nm，光致抗蚀剂膜53的厚度变的很薄。
这样，从工艺模块13的腔室22内搬出转印有开口部54的晶片W，该开口部54为形成在SiN膜51、光致抗蚀剂膜53上，通过收缩蚀刻步骤将其开口宽度缩小的开口部，经由转移模块11将该晶片搬入工艺模块14的腔室内，载置在载置台上。
接着，通过APC阀等将腔室22内的压力设定在1.3×10Pa(100mTorr)。于是，在将晶片W的温度设定在例如80℃之后，从喷淋头的气体供给部30按照流量374sccm向腔室内供给O2气体。于是，在向载置台23上供给0～30W的高频电力的同时，向喷淋头24上供给600W的高频电力。这时，O2气体通过施加在处理空间S的高频电力成为等离子体，产生离子或者自由基(图5(B))。通过产生的离子或者自由基对于层叠在SiN膜51上的反射防止膜52和光致抗蚀剂膜53以及堆积在该光致抗蚀剂膜53和反射防止膜52的开口部54的侧壁面上的沉积物55进行灰化处理。由此，层叠在SiN膜51上的反射防止膜52、光致抗蚀剂膜53以及堆积在开口部54的侧壁面和光致抗蚀剂膜53的上表面的沉积物55被除去(图5(C))。
灰化处理开始20～90秒后的晶片W上的SiN膜51的开口部54的上部开口宽度为29nm，下部开口宽度为18nm。之后，将晶片W从工艺模块14的腔室搬出，结束本处理。
根据本实施方式，在收缩蚀刻步骤中，使用作为沉积性气体的CH3F气体和SF6气体的混合气体实施等离子体处理，由此，通过基于CH3F气体的沉积物堆积的收缩效果和基于SF6气体的反射防止膜52的蚀刻效果的协同作用，对开口部54进行收缩，能够在反射防止膜52上形成与收缩后的开口部的开口宽度相同的开口宽度的开口部。
在本实施方式中，由于作为反应气体使用在作为沉积性气体的CH3F气体中混合SF6气体后的混合气体，所以在只用CH3F气体较难缩小的开口宽度时的沉积物堆积量的控制变得容易，能够进行良好的收缩。另外，由于没有必要使用HBr等的腐蚀性气体，所以容易处理，能够避免基板处理系统中的各部分的腐蚀、损伤。
在本实施方式中，作为沉积性气体的CH3F气体的供给量优选为100～300sccm，SF6气体的供给量优选为700～900sccm。即，CH3F气体和SF6气体的流量比优选为1∶2～1∶9，尤其优选为1∶4。
SF6气体的流量比如果过小则不能够充分得到反射防止膜52的蚀刻效果，如果过大则反射防止膜的蚀刻效果过大，不能够充分得到基于沉积物堆积的收缩效果。另一方面，CH3F气体的流量比如果过小则沉积物的堆积不充分，不能够得到充分的收缩效果，如果过大，则沉积物的堆积量变多，会阻塞开口部的入口，不能够得到充分的收缩效果和蚀刻效果。只要CH3F气体和SF6气体的流量比为上述范围内，通过SF6的蚀刻效果离子或自由基就能够到达反射防止膜52的下方，能够形成基于蚀刻的开口部，并且在开口部的底部侧壁面也容易堆积沉积物55，能够得到良好的收缩和蚀刻效果。
SF6气体由于氟含有率大，被考虑为发现蚀刻效果用的气体，但是由于其具有硫(S)，存在基于S类反应生成物的沉积物附着作用，由此，发挥防止收缩后的开口部的侧壁面以及光致抗蚀剂膜53上表面的粗糙和磨损而使之平滑的平滑效果。因而，在作为随后工序的SiN蚀刻步骤中，开口部截面形状的例如圆度提高，能够忠实地转印开口部的截面形状。此外，如果光致抗蚀剂膜53或者反射防止膜52的表面或者开口部侧壁面粗糙，则通过作为随后步骤的SiN蚀刻步骤能够形成正确截面形状的开口部。
另一方面，CH3F气体利用基于沉积物附着的收缩效果，能够起到控制基于SF6气体的反射防止膜52的蚀刻量的作用。
此外，在收缩蚀刻步骤中，通过不改变反应气体种类而调整施加到载置于载置台23的晶片W的偏压电力，也能够调整反射防止膜52上的蚀刻量。
在本实施方式中，收缩蚀刻步骤中的偏压电力优选为50W～150W。如果偏压电力为不足50W，则对于开口部侧壁面的沉积物附着不充分。另一方面，如果偏压电力超过150W，则通过溅镀光致抗蚀剂膜54容易变粗糙。基板处理温度没有特别的限定，但是实际应用上优选室温例如20℃～100℃。
在本实施方式中，收缩蚀刻步骤的处理时间为例如1分钟～2分钟。沉积物附着速度和反射防止膜52的蚀刻速度在处理开始时最快，之后，逐渐变慢，两分钟后几乎收敛。
在本实施方式中，收缩蚀刻步骤的腔室内压力优选为1.3Pa(10mTorr)至6.6Pa(50mTorr)。处理压力如果过低，则基板表面容易粗糙。另一方面，如果处理压力过高，则基板表面易于磨损。
根据本实施方式，在SiN蚀刻步骤中，由于使用Ar、N2、CH3F及SF6的混合气体，所以具有相对于光致抗蚀剂膜53高的选择比，能够一边缩小光致抗蚀剂膜53和反射防止膜52的开口部的开口宽度，一边蚀刻SiN膜。因此，没有必要多级设置收缩步骤。即，通过收缩蚀刻步骤和之后的SiN蚀刻步骤能够充分地收缩开口部54的开口宽度，能够形成满足半导体器件的小型化要求的尺寸的开口宽度的开口部。
优选，SiN蚀刻步骤中的Ar气体的流量为300～900sccm，N2气体的流量为100～300sccm，CH3F气体的流量为50～150sccm，SF6气体的流量为100～300sccm。即，SiN蚀刻步骤中的Ar气体∶N2气体∶CH3F气体∶SF6气体的流量比为例如6∶2∶1∶2。
这里，SiN膜51的蚀刻主要通过Ar气体进行。CH3F气体能够起到通过使沉积物堆积来控制基于Ar气体的蚀刻速度的效果(选择性)。SF6气体发挥防止蚀刻后的开口部壁面的粗糙和磨损的功能，并且能够抵消或者控制基于CH3F气体的沉积物附着量。因此，只要没有必要抵消基于CH3F气体的沉积物附着量就能够省略SF6气体的导入。N2气体控制基于CH3F气体的沉积物附着量。
根据本实施方式，在收缩蚀刻步骤中，能够在缩小光致抗蚀剂膜53的开口部的开口宽度的同时，在反射防止膜52上形成与缩小后的开口部对应的开口宽度的开口部。另外，之后，通过执行SiN蚀刻步骤，能够收缩作为当初的80nm的开口宽度的开口部54，并且转印到SiN膜51，能够将开口部54的上部开口宽度29nm、下部开口宽度18nm的开口部转印、形成到SiN膜51上。
在本实施方式中，对于处理对象膜是SiN膜51的情况进行了说明，但是处理对象膜并不限定于此，其能够是TiN膜或者其他的膜。另外，作为中间层虽然对于适用反射防止膜52的情况进行了说明，但是中间层并不限定于反射防止膜。
在上述的各实施方式中，被实施等离子体处理的基板并不限定于半导体器件用的晶片，也可以是LCD(Liquid Crystal Display)或者FPD(Flat Panel Display)等中使用的各种基板，或者光掩模，CD基板，印刷基板等。
另外，本发明的目的是通过下述方式实现的，将存储有实现上述各实施方式的功能的软件的程序编码的存储介质供给到系统或者装置，该系统或者装置的计算机(或者CPU和MPU等)读出存储在存储介质中的程序编码，从而执行，以达到上述目的。
在这种情况下，从存储介质读出的程序编码本身实现上述各实施方式的功能，该程序编码和存储有该程序编码的存储介质构成本发明。
此外，作为用于供给程序编码的存储介质，例如，能够使用软(注册商标)盘、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等的光盘、磁盘、非易失性存储卡、ROM等。另外，也可以经由网络下载程序编码。
另外，也包括下述情况：通过执行由计算机读出的程序编码，不仅能够实现上述各实施方式的功能，还能够基于该程序编码的指示，由在计算机上运行的OS(operating system：操作系统)等进行部分或全部实际处理，通过该处理实现上述各实施方式的功能。
此外，还包括下述情况：将从存储介质读出的程序编码写入存储器，其中，该存储器设在插入计算机的功能扩充插件板或连接计算机的功能扩充单元上，之后，基于该程序编码的指示，在扩充插件板或扩充单元中具备该扩充功能的CPU等进行部分或全部实际处理，通过该处理实现上述各实施方式的功能。

Claims (8)

1.一种处理基板的基板处理方法，该基板依次层叠有处理对象层、中间层和掩模层，所述掩模层具有使所述中间层的一部分露出的开口部，所述基板处理方法的特征在于：
具有收缩蚀刻步骤，所述收缩蚀刻步骤为，通过由用通式CxHyFz表示的沉积性气体和SF6气体的混合气体生成的等离子体，使沉积物堆积在所述掩模层的所述开口部的侧壁面，使所述开口部的开口宽度缩小，并且蚀刻所述中间层，形成与所述缩小后的掩模层的开口部对应的开口部，其中，x、y、z是正整数。
2.根据权利要求1所述的基板处理方法，其特征在于：
所述沉积性气体是CH3F气体。
3.根据权利要求1或2所述的基板处理方法，其特征在于：
所述沉积性气体和所述SF6气体的混合比为1∶2～1∶9。
4.根据权利要求3所述的基板处理方法，其特征在于：
所述沉积性气体和所述SF6气体的混合比为1∶4。
5.根据权利要求1至4中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，向所述基板施加50W至150W的偏置电力。
6.根据权利要求1至5中任一项所述的基板处理方法，其特征在于：
所述收缩蚀刻步骤中的处理时间为1分钟至2分钟。
7.根据权利要求1至6中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，将收容所述基板的腔室内压力调整为1.3Pa(10mTorr)至6.5Pa(50mTorr)。
8.根据权利要求1至7中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，被蚀刻的所述中间层是层叠在所述掩模层的下方的反射防止膜。
CN200910168595.0A 2008-08-25 2009-08-25 基板处理方法 Active CN101661228B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-215180 2008-08-25
JP2008215180 2008-08-25
JP2008215180A JP5102720B2 (ja) 2008-08-25 2008-08-25 基板処理方法

Publications (2)

Publication Number Publication Date
CN101661228A true CN101661228A (zh) 2010-03-03
CN101661228B CN101661228B (zh) 2014-05-14

Family

ID=41696786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910168595.0A Active CN101661228B (zh) 2008-08-25 2009-08-25 基板处理方法

Country Status (5)

Country Link
US (1) US8329050B2 (zh)
JP (1) JP5102720B2 (zh)
KR (1) KR101534350B1 (zh)
CN (1) CN101661228B (zh)
TW (1) TWI482217B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400799A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 接触孔的刻蚀方法
CN109427575A (zh) * 2017-08-30 2019-03-05 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN110119072A (zh) * 2018-02-06 2019-08-13 志圣科技（广州）有限公司 曝光组件及曝光装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107842B2 (ja) * 2008-09-12 2012-12-26 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
KR101623654B1 (ko) * 2014-11-25 2016-05-23 아주대학교산학협력단 플라즈마 가스를 사용한 실리콘 기판 식각방법
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
JP6919975B2 (ja) 2017-04-14 2021-08-18 キャタピラー エス エー アール エル 作業機械のキャブ抜止構造
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10741452B2 (en) * 2018-10-29 2020-08-11 International Business Machines Corporation Controlling fin hardmask cut profile using a sacrificial epitaxial structure
US12002715B2 (en) * 2019-10-29 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11264287B2 (en) * 2020-02-11 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with cut metal gate and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPH0212915A (ja) * 1988-06-30 1990-01-17 Sharp Corp 窒化珪素絶縁膜の加工方法
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
JP3672900B2 (ja) 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
JP4455936B2 (ja) * 2003-07-09 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法とエッチングシステム
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
JP2005210134A (ja) * 2005-02-14 2005-08-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP4640006B2 (ja) * 2005-07-13 2011-03-02 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400799A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 接触孔的刻蚀方法
CN103400799B (zh) * 2013-08-14 2016-03-30 上海华力微电子有限公司 接触孔的刻蚀方法
CN109427575A (zh) * 2017-08-30 2019-03-05 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN109427575B (zh) * 2017-08-30 2023-02-24 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN110119072A (zh) * 2018-02-06 2019-08-13 志圣科技（广州）有限公司 曝光组件及曝光装置
CN110119072B (zh) * 2018-02-06 2021-05-14 志圣科技（广州）有限公司 曝光组件及曝光装置

Also Published As

Publication number Publication date
TWI482217B (zh) 2015-04-21
US8329050B2 (en) 2012-12-11
US20100048026A1 (en) 2010-02-25
CN101661228B (zh) 2014-05-14
JP5102720B2 (ja) 2012-12-19
KR20100024356A (ko) 2010-03-05
KR101534350B1 (ko) 2015-07-06
JP2010050376A (ja) 2010-03-04
TW201025440A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101661228B (zh) 基板处理方法
CN103400761A (zh) 基板处理方法
US8241511B2 (en) Substrate processing method
JP5180121B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
KR101536363B1 (ko) 기판 처리 방법
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant