JP2019134107A - エッチング方法及びエッチング装置 - Google Patents

エッチング方法及びエッチング装置 Download PDF

Info

Publication number
JP2019134107A
JP2019134107A JP2018016441A JP2018016441A JP2019134107A JP 2019134107 A JP2019134107 A JP 2019134107A JP 2018016441 A JP2018016441 A JP 2018016441A JP 2018016441 A JP2018016441 A JP 2018016441A JP 2019134107 A JP2019134107 A JP 2019134107A
Authority
JP
Japan
Prior art keywords
etching
film
organic film
oxide film
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018016441A
Other languages
English (en)
Inventor
穂高 丸山
Hodaka Maruyama
穂高 丸山
田中　克典
Katsunori Tanaka
克典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018016441A priority Critical patent/JP2019134107A/ja
Priority to US16/261,855 priority patent/US10720328B2/en
Publication of JP2019134107A publication Critical patent/JP2019134107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】隣接ラインのＣＤ差を制御することが可能なエッチング方法を提供すること。【解決手段】一実施形態のエッチング方法は、エッチング対象膜の上に形成された複数のラインパターンに加工された第１有機膜、第１有機膜の表面にコンフォーマルに形成されて隣接するラインパターンの間に隙間を画成する酸化膜、及び隙間を埋めるように形成された第２有機膜を用いてエッチング対象膜をエッチングするエッチング方法であって、前記ラインパターンの線幅と前記隙間の幅とに基づいて前記第２有機膜に対する前記酸化膜のエッチング選択比が調整されたエッチングガスを用いて、前記第２有機膜及び前記酸化膜をエッチバックすることで、前記第１有機膜の上面を露出させるエッチバック工程と、前記エッチバック工程の後、前記ラインパターンと前記隙間との間の前記酸化膜を除去する酸化膜除去工程と、前記酸化膜除去工程の後、前記第１有機膜及び前記第２有機膜をマスクとして前記エッチング対象膜をエッチングするエッチング工程と、を有する。【選択図】図２

Description

本発明は、エッチング方法及びエッチング装置に関する。
フォトリソグラフィ技術を利用して一度形成したラインパターンのピッチを２分の１に縮小するダブルパターニング技術が知られている（例えば、特許文献１参照）。
特開２０１４−１４５６３４号公報
ダブルパターニング技術にはいくつかの手法が提案されているが、隣接するラインパターンの形成方法が異なると、隣接ラインの線幅（ＣＤ：Critical Dimension）差が生じる場合がある。
そこで、本発明の一態様では、隣接ラインのＣＤ差を制御することが可能なエッチング方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るエッチング方法は、エッチング対象膜の上に形成された複数のラインパターンに加工された第１有機膜、第１有機膜の表面にコンフォーマルに形成されて隣接するラインパターンの間に隙間を画成する酸化膜、及び隙間を埋めるように形成された第２有機膜を用いてエッチング対象膜をエッチングするエッチング方法であって、前記ラインパターンの線幅と前記隙間の幅とに基づいて前記第２有機膜に対する前記酸化膜のエッチング選択比が調整されたエッチングガスを用いて、前記第２有機膜及び前記酸化膜をエッチバックすることで、前記第１有機膜の上面を露出させるエッチバック工程と、前記エッチバック工程の後、前記ラインパターンと前記隙間との間の前記酸化膜を除去する酸化膜除去工程と、前記酸化膜除去工程の後、前記第１有機膜及び前記第２有機膜をマスクとして前記エッチング対象膜をエッチングするエッチング工程と、を有する。
開示のエッチング方法によれば、隣接ラインのＣＤ差を制御することができる。
本発明の実施形態に係るエッチング装置の一例を示す断面図 本発明の実施形態に係るエッチング方法の一例を示す工程断面図 Ｏ２流量と酸化膜／有機膜エッチング選択比との関係を示す図 ＣＦ４とＣＨＦ３の流量割合と酸化膜／有機膜エッチング選択比との関係を示す図 本発明の実施形態に係るエッチング方法の別の例を示す工程断面図 本発明の実施形態に係るエッチング方法の更に別の例を示す工程断面図 酸化膜／有機膜エッチング選択比とＣＤ差との関係を示す図
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
〔エッチング装置の全体構成〕
本発明の実施形態に係るエッチング装置の一例について説明する。図１は、本発明の実施形態に係るエッチング装置の一例を示す断面図である。
エッチング装置１は、容量結合型の平行平板プラズマ（ＣＣＰ：Capacitively Coupled Plasma)処理装置である。エッチング装置１は、略円筒形の処理容器２を有する。処理容器２の内面には、アルマイト処理（陽極酸化処理）が施されている。処理容器２の内部は、プラズマによりエッチング処理等のプラズマ処理が行われる処理室となっている。
載置台３は、基板の一例である半導体ウエハ（以下、「ウエハＷ」という。）を載置する。載置台３は、基台１２上にウエハＷを静電吸着するための静電チャック１０を備え、処理容器２の底部に保持される。基台１２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等により形成されている。載置台３は下部電極としても機能する。
静電チャック１０は、誘電層１０ｂの間に電極層１０ａを挟み込んだ構造を有する。電極層１０ａには、直流電源３０が接続されている。スイッチ３１の開閉により直流電源３０から電極層１０ａに直流電圧が印加されると、クーロン力によってウエハＷが静電チャック１０に吸着される。
静電チャック１０の外周側には、ウエハＷの外縁部を囲うように円環状のフォーカスリング１１が載置されている。フォーカスリング１１は、例えばシリコンにより形成され、処理容器２においてプラズマをウエハＷの表面に向けて収束し、プラズマ処理の効率を向上させるように機能する。
基台１２の内部には、冷媒流路１２ａが形成されている。チラー３６から出力された冷却水、ブライン等の冷却媒体（以下「冷媒」ともいう。）は、冷媒入口配管１２ｂ、冷媒流路１２ａ及び冷媒出口配管１２ｃを流れ、循環する。係る冷媒により、載置台３は抜熱され、冷却される。
伝熱ガス供給源３７は、ヘリウム（Ｈｅ）ガス等の伝熱ガスを伝熱ガス供給ライン１６に通して静電チャック１０の表面とウエハＷの裏面との間に供給する。係る構成により、静電チャック１０は、冷媒流路１２ａに循環させる冷媒とウエハＷの裏面に供給する伝熱ガスとによって温度制御される。これにより、ウエハＷが所定の温度に制御される。
載置台３には、プラズマ生成用の高周波電力ＨＦを供給する第１高周波電源３２が第１整合器３３を介して接続されている。また、載置台３には、バイアス電圧発生用の高周波電力ＬＦを供給する第２高周波電源３４が第２整合器３５を介して接続されている。プラズマ生成用の高周波電力ＨＦの周波数は、例えば４０ＭＨｚであってよい。バイアス電圧発生用の高周波電力ＬＦの周波数は、プラズマ生成用の高周波電力ＨＦの周波数よりも低く、例えば１３．５６ＭＨｚであってよい。なお、図１では、高周波電力ＨＦは載置台３に印加されるが、ガスシャワーヘッド２０に印加されてもよい。
第１整合器３３は、処理容器２内にプラズマが生成されているときに第１高周波電源３２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器３５は、処理容器２内にプラズマが生成されているときに第２高周波電源３４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド２０は、処理容器２の天壁部分に設けられている。ガスシャワーヘッド２０は、絶縁性部材２１を介して処理容器２に支持される。ガスシャワーヘッド２０は、本体２０ａと、天板２０ｂとを有する。本体２０ａは、表面が陽極酸化処理されたアルミニウム等の導電性材料により形成されている。天板２０ｂは、本体２０ａの下部に着脱自在に支持される。天板２０ｂは、例えばシリコンにより形成されている。本体２０ａと天板２０ｂとは、例えば接着剤により接着されている。
ガスシャワーヘッド２０には、可変直流電源２６が接続され、可変直流電源２６から負の直流電圧（ＤＣ）が出力される。ガスシャワーヘッド２０は、例えばシリコンにより形成されている。ガスシャワーヘッド２０は、載置台３（下部電極）に対向する対向電極（上部電極）としても機能する。
ガスシャワーヘッド２０には、ガスを導入するガス導入口２２が形成されている。ガスシャワーヘッド２０の内部には、ガス導入口２２から分岐したセンター側のガス拡散室２４ａ及びエッジ側のガス拡散室２４ｂが設けられている。ガス供給源２３から出力されたガスは、ガス導入口２２を介してガス拡散室２４ａ、２４ｂに供給され、ガス拡散室２４ａ、２４ｂにて拡散されて複数のガス供給孔２５から載置台３に向けて導入される。
処理容器２の底面には排気口１８が形成されており、排気口１８に接続された排気装置３８によって処理容器２内が排気される。これにより、処理容器２内は所定の真空度に維持される。処理容器２の側壁には、ゲートバルブ１７が設けられている。ゲートバルブ１７は、処理容器２内へウエハＷを搬入する際や処理容器２内からウエハＷを搬出する際に開閉する。
エッチング装置１には、装置全体の動作を制御する制御装置１００が設けられている。制御装置１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有する。ＣＰＵ１０５は、ＲＡＭ１１５等の記憶領域に格納されたレシピに従って、エッチング等の所望のプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報が設定されている。制御情報は、例えばプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウエハＷ温度、静電チャック温度等）、チラー３６から出力される冷媒の温度であってよい。なお、レシピ及び制御装置１００が使用するプログラムは、ハードディスク、半導体メモリに記憶されてもよい。また、レシピ等は、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
プラズマ処理が実行される際には、ゲートバルブ１７の開閉が制御され、ウエハＷが処理容器２に搬入され、載置台３に載置される。直流電源３０から電極層１０ａに正又は負の極性の直流電圧が印加されると、ウエハＷが静電チャック１０に静電吸着され、保持される。
プロセスの際には、ガス供給源２３から処理容器２内に所望のガスが供給され、第１高周波電源３２から載置台３に高周波電力ＨＦが印加される。第２高周波電源３４から載置台３に高周波電力ＬＦが印加されてもよい。可変直流電源２６から負の直流電圧がガスシャワーヘッド２０に印加されてもよい。これにより、ウエハＷの上方にてガスが乖離してプラズマが生成され、プラズマの作用によりウエハＷにプラズマ処理が施される。
プラズマ処理の後、直流電源３０から電極層１０ａに静電吸着の時とは正負の極性が逆の直流電圧が印加され、ウエハＷの電荷が除電される。除電の後、ウエハＷは静電チャック１０から剥がされ、ゲートバルブ１７から処理容器２の外に搬出される。
〔エッチング方法〕
本発明の実施形態に係るエッチング方法は、フォトリソグラフィ技術を利用して一度形成したラインパターンのピッチを２分の１に縮小するダブルパターニング技術を用いて、エッチング対象膜にパターンを形成する方法である。
図２を参照して、本発明の実施形態に係るエッチング方法の一例について説明する。図２は、本発明の実施形態に係るエッチング方法の一例を示す工程断面図である。図２では、ウエハＷ上に形成される複数のセルのうちの一つのセルの中心部領域Ａの一部及び周辺部領域Ｂの一部を示す。
まず、図２（ａ）に示されるように、ウエハＷの上に形成された下地膜２０１の上に、エッチング対象膜２０２を成膜する。下地膜２０１は、例えばアモルファスカーボン層（ＡＣＬ：Amorphous Carbon Layer）膜であってよい。エッチング対象膜２０２は、例えばシリコン酸窒化（ＳｉＯＮ）膜であってよい。図２では、下地膜２０１の上に、エッチング対象膜２０２が全面にわたって成膜されている。
次いで、エッチング対象膜２０２の上に、第１有機膜２０３を成膜し、フォトリソグラフィ技術を利用して第１有機膜２０３を複数のラインパターン２０３ａ，２０３ｂに加工する。第１有機膜２０３は、例えばスピンオンカーボン（ＳＯＣ：Spin On Carbon）膜、ＡＣＬ膜であってよい。図２では、中心部領域Ａに線幅Ｗａのラインパターン２０３ａが形成され、周辺部領域Ｂに線幅Ｗａよりも太い線幅Ｗｂのラインパターン２０３ｂが形成されている。
次いで、第１有機膜２０３の上に、ラインパターン２０３ａ，２０３ｂの凸形状に沿って酸化膜２０４をコンフォーマルに形成する。コンフォーマルとは、凸形状の上面及び側面に形成される膜の膜厚が同一又は略同一であることを意味する。酸化膜２０４は、例えば極低温酸化（ＵＬＴＯ：Ultra-Low Temperature Oxide)膜であってよく、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法等によって形成される。このとき、隣接するラインパターン２０３ａ，２０３ｂの間には、隙間２０４ａ，２０４ｂが画成される。図２では、中心部領域Ａにおけるラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａよりも大きくなるように形成されている。
次いで、酸化膜２０４の上に、隙間２０４ａ，２０４ｂを埋めるように第２有機膜２０５を成膜する。第２有機膜２０５は、隙間２０４ａ，２０４ｂにボイドなく埋め込むことができる膜であることが好ましく、第１有機膜２０３と同一の材料で形成されていてもよく、異なる材料で形成されていてもよい。第２有機膜２０５は、例えばＳＯＣ膜、ＡＣＬ膜であってよい。このとき、ラインパターン２０３ａ，２０３ｂの線幅Ｗａ，Ｗｂ、ピッチ等の違いによって第２有機膜２０５の上面の高さに差が生じる場合がある。図２では、中心部領域Ａから周辺部領域Ｂに向かって第２有機膜２０５の上面の高さが高くなっている。
次いで、エッチングガスを供給して第２有機膜２０５及び酸化膜２０４を同時にエッチバックすることで、第１有機膜２０３の上面を露出させる（エッチバック工程）。これにより、中心部領域Ａにおいて第１有機膜２０３により形成されるラインパターン２０３ａと第２有機膜２０５により形成されるラインパターン２０５ａとが酸化膜２０４を挟んで交互に繰り返されるパターンが形成される。また、周辺部領域Ｂにおいて第１有機膜２０３により形成されるラインパターン２０３ｂの隣に酸化膜２０４を挟んで第２有機膜２０５により形成されるラインパターン２０５ｂが形成される。エッチバック工程では、ラインパターン２０３ａの線幅Ｗａと隙間２０４ａの幅Ｇａとに基づいて、第２有機膜２０５に対する酸化膜２０４のエッチング選択比が調整されたエッチングガスを用いる。例えば、第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１より大きいエッチングガスを用いる。これにより、酸化膜２０４が第２有機膜２０５よりもエッチングされやすくなるので、図２（ｂ）に示されるように、ラインパターン２０３ａの高さＨ１が隙間２０４ａの高さＨ２よりも低くなる。エッチングガスは、例えばフルオロカーボンガスと酸素含有ガスとを含むガスであってよい。フルオロカーボンガスとしては、例えばＣＦ４、ＣＨＦ３が挙げられる。酸素含有ガスとしては、例えばＯ２が挙げられる。
第２有機膜２０５に対する酸化膜２０４のエッチング選択比は、例えばＯ２流量、ＣＦ４とＣＨＦ３の流量割合（ＣＦ４／（ＣＦ４＋ＣＨＦ３） Ｆｌｏｗ）、高周波電力ＨＦ、ＬＦのパワーや周波数を変化させることで調整できる。
図３は、Ｏ２流量と酸化膜／有機膜エッチング選択比との関係を示す図である。図３中、縦軸は酸化膜／有機膜エッチング選択比を示し、横軸はＯ２流量を示す。図３に示されるように、酸化膜／有機膜エッチング選択比は、Ｏ２流量を変化させることで調整できる。例えば、Ｏ２流量を０ｓｃｃｍから３０ｓｃｃｍまで変化させることで、酸化膜／有機膜エッチング選択比を約１．２から約０．７までの範囲で調整できる。
図４は、ＣＦ４とＣＨＦ３の流量割合と酸化膜／有機膜エッチング選択比との関係を示す図である。図４中、縦軸は酸化膜／有機膜エッチング選択比を示し、横軸はＣＦ４とＣＨＦ３の流量割合を示す。図４に示されるように、酸化膜／有機膜エッチング選択比は、ＣＦ４とＣＨＦ３の流量割合を変化させることで調整できる。例えば、ＣＦ４／（ＣＦ４＋ＣＨＦ３） Ｆｌｏｗを０．４から０．８まで変化させることで、酸化膜／有機膜エッチング選択比を約１．４から約０．９までの範囲で調整できる。
次いで、ラインパターン２０３ａとラインパターン２０５ａとの間、ラインパターン２０３ａとラインパターン２０５ｂとの間、ラインパターン２０３ｂとラインパターン２０５ｂとの間の酸化膜２０４を除去する（酸化膜除去工程）。これにより、図２（ｃ）に示されるように、エッチング対象膜２０２上に第１有機膜２０３により形成されたラインパターン２０３ａ，２０３ｂ及び第２有機膜２０５により形成されたラインパターン２０５ａ，２０５ｂで構成されるエッチングマスクが形成される。
次いで、ラインパターン２０３ａ，２０３ｂ，２０５ａ，２０５ｂで構成されるエッチングマスクを用いて、エッチング対象膜２０２をエッチングする（エッチング工程）。これにより、図２（ｄ）に示されるように、エッチング対象膜２０２がラインパターンに加工される。このとき、有機膜の高さが低いほどエッチング対象膜２０２に形成されるラインパターンの線幅が細くなる。したがって、ラインパターン２０５ａよりも高さが低く、線幅が太いラインパターン２０３ａが細くなることで、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差が小さくなる。
次に、図５を参照して、本発明の実施形態に係るエッチング方法の別の例について説明する。図５は、本発明の実施形態に係るエッチング方法の別の例を示す工程断面図である。図５では、ウエハＷ上に形成される複数のセルのうちの一つのセルの中心部領域Ａの一部及び周辺部領域Ｂの一部を示す。
図５では、中心部領域Ａにおけるラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａよりも小さくなるように形成されている。この場合、エッチバック工程において、第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１より小さいエッチングガスを用いる。これにより、第２有機膜２０５が酸化膜２０４よりもエッチングされやすくなるので、図５（ｂ）に示されるように、隙間２０４ａの高さＨ２がラインパターン２０３ａの高さＨ１よりも低くなる。エッチングガスは、図２に示される例と同様のガスであってよい。
次いで、図２に示される例と同様に、酸化膜除去工程を行うことで、図５（ｃ）に示されるように、エッチング対象膜２０２上に第１有機膜２０３により形成されたラインパターン２０３ａ，２０３ｂ及び第２有機膜２０５により形成されたラインパターン２０５ａ，２０５ｂで構成されるエッチングマスクが形成される。
次いで、図２に示される例と同様に、エッチング工程を行うことで、図５（ｄ）に示されるように、エッチング対象膜２０２がラインパターンに加工される。このとき、有機膜の高さが低いほどエッチング対象膜２０２に形成されるラインパターンの線幅が細くなる。したがって、ラインパターン２０３ａよりも高さが低く、線幅が太いラインパターン２０５ａが細くなることで、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差が小さくなる。
次に、図６を参照して、本発明の実施形態に係るエッチング方法の更に別の例について説明する。図６は、本発明の実施形態に係るエッチング方法の更に別の例を示す工程断面図である。図６では、ウエハＷ上に形成される複数のセルのうちの一つのセルの中心部領域Ａの一部及び周辺部領域Ｂの一部を示す。
図６では、中心部領域Ａにおけるラインパターン２０３ａの線幅Ｗａと隙間２０４ａの幅Ｇａとが略同一となるように形成されている。この場合、エッチバック工程において、第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１であるエッチングガスを用いる。これにより、エッチングガスにより、第２有機膜２０５と酸化膜２０４とが同等のエッチング速度でエッチングされるので、図６（ｂ）に示されるように、ラインパターン２０３ａの高さＨ１と隙間２０４ａの高さＨ２とが略同一となる。エッチングガスは、図２に示される例と同様のガスであってよい。
次いで、図２に示される例と同様に、酸化膜除去工程を行うことで、図６（ｃ）に示されるように、エッチング対象膜２０２上に第１有機膜２０３により形成されたラインパターン２０３ａ，２０３ｂ及び第２有機膜２０５により形成されたラインパターン２０５ａ，２０５ｂで構成されるエッチングマスクが形成される。
次いで、図２に示される例と同様に、エッチング工程を行うことで、図６（ｄ）に示されるように、エッチング対象膜２０２がラインパターンに加工される。このとき、第１有機膜２０３のラインパターン２０３ａの線幅Ｗａと隙間２０４ａの幅Ｇａとが略同一であり、且つ、第１有機膜２０３のラインパターン２０３ａの高さＨ１と隙間２０４ａの高さＨ２とが略同一である。したがって、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差はほとんど生じない。
このように本発明の実施形態では、ラインパターン２０３ａの線幅Ｗａと隙間２０４ａの幅Ｇａとに基づいて第２有機膜２０５に対する酸化膜２０４のエッチング選択比が調整されたエッチングガスを用いて、第２有機膜２０５及び酸化膜２０４をエッチバックする。これにより、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差を制御できる。
また、ラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａよりも大きい場合、エッチバック工程において第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１より大きいエッチングガスを用いる。これにより、エッチング工程においてラインパターン２０５ａよりも線幅が太いラインパターン２０３ａが細くなるので、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差が小さくなる。
また、ラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａよりも小さい場合、エッチバック工程において第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１より小さいエッチングガスを用いる。これにより、エッチング工程においてラインパターン２０３ａよりも線幅が太いラインパターン２０５ａが細くなるので、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差が小さくなる。
また、ラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａと等しい場合、エッチバック工程において第２有機膜２０５に対する酸化膜２０４のエッチング選択比が１であるエッチングガスを用いる。これにより、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差はほとんど生じない。
さらに、エッチバック工程において、第２有機膜２０５と酸化膜２０４とを同時にエッチバックする。これにより、中心部領域Ａにおけるエッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差に加えて、周辺部領域Ｂにおけるエッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差も小さくできる。
〔実施例〕
本発明の実施形態に係るエッチング方法の効果を確認した実施例について説明する。実施例では、エッチバック工程において使用するエッチングガスの酸化膜／有機膜エッチング選択比を変化させたときのエッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差を評価した。なお、実施例では、セルの中心部領域Ａにおけるラインパターン２０３ａの線幅Ｗａが隙間２０４ａの幅Ｇａよりも小さくなるように形成された試料を用いた。
図７は、酸化膜／有機膜エッチング選択比とＣＤ差との関係を示す図である。図７中、縦軸はエッチング対象膜２０２に形成されたラインパターンの隣接ラインのＣＤ差（ｎｍ）を示し、横軸はエッチバック工程において使用したエッチングガスの酸化膜／有機膜エッチング選択比を示す。また、丸印は中心部領域Ａでの結果を示し、三角印は周辺部領域Ｂでの結果を示す。
図７に示されるように、エッチバック工程において使用するエッチングガスの酸化膜／有機膜エッチング選択比を制御することで、エッチング対象膜２０２に形成されるラインパターンの隣接ラインのＣＤ差を調整できることが分かる。例えば、酸化膜／有機膜エッチング選択比を大きくすることで、セルの中心部領域Ａ及び周辺部領域Ｂにおける隣接ラインのＣＤ差を小さくできる。また、酸化膜／有機膜エッチング選択比を１より大きくすることで、セルの中心部領域Ａ及び周辺部領域Ｂにおける隣接ラインのＣＤ差を特に小さくできる。
以上、本発明を実施するための形態について説明したが、上記内容は、発明の内容を限定するものではなく、本発明の範囲内で種々の変形及び改良が可能である。
上記の実施形態では、エッチング装置１として容量結合型の平行平板プラズマ処理装置を例に挙げて説明したが、本発明はこれに限定されない。エッチング装置１は、例えば誘導結合型プラズマ(ＩＣＰ：Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置であってもよい。
上記の実施形態では、基板として半導体ウエハを例に挙げて説明したが、本発明はこれに限定されない。基板は、例えばフラットパネルディスプレイ（ＦＰＤ：Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
１ エッチング装置
２３ ガス供給源
１００ 制御装置
２０２ エッチング対象膜
２０３ 第１有機膜
２０３ａ ラインパターン
２０３ｂ ラインパターン
２０４ 酸化膜
２０４ａ 隙間
２０４ｂ 隙間
２０５ 第２有機膜

Claims (10)

  1. エッチング対象膜の上に形成された複数のラインパターンに加工された第１有機膜、第１有機膜の表面にコンフォーマルに形成されて隣接するラインパターンの間に隙間を画成する酸化膜、及び隙間を埋めるように形成された第２有機膜を用いてエッチング対象膜をエッチングするエッチング方法であって、
    前記ラインパターンの線幅と前記隙間の幅とに基づいて前記第２有機膜に対する前記酸化膜のエッチング選択比が調整されたエッチングガスを用いて、前記第２有機膜及び前記酸化膜をエッチバックすることで、前記第１有機膜の上面を露出させるエッチバック工程と、
    前記エッチバック工程の後、前記ラインパターンと前記隙間との間の前記酸化膜を除去する酸化膜除去工程と、
    前記酸化膜除去工程の後、前記第１有機膜及び前記第２有機膜をマスクとして前記エッチング対象膜をエッチングするエッチング工程と、
    を有する、
    エッチング方法。
  2. 前記ラインパターンの線幅が前記隙間の幅よりも大きい場合、前記エッチバック工程において前記第２有機膜に対する前記酸化膜のエッチング選択比が１より大きいエッチングガスを用いる、
    請求項１に記載のエッチング方法。
  3. 前記ラインパターンの線幅が前記隙間の幅よりも小さい場合、前記エッチバック工程において前記第２有機膜に対する前記酸化膜のエッチング選択比が１より小さいエッチングガスを用いる、
    請求項１又は２に記載のエッチング方法。
  4. 前記ラインパターンの線幅が前記隙間の幅と等しい場合、前記エッチバック工程において前記第２有機膜に対する前記酸化膜のエッチング選択比が１であるエッチングガスを用いる、
    請求項１乃至３のいずれか一項に記載のエッチング方法。
  5. 前記エッチングガスは、フルオロカーボンガスと酸素含有ガスとを含む、
    請求項１乃至４のいずれか一項に記載のエッチング方法。
  6. 前記エッチング選択比は、前記酸素含有ガスの流量を変化させることで調整される、
    請求項５に記載のエッチング方法。
  7. 前記フルオロカーボンガスは、ＣＦ４及びＣＨＦ３を含み、
    前記エッチング選択比は、ＣＦ４とＣＨＦ３の流量割合を変化させることで調整される、
    請求項５又は６に記載のエッチング方法。
  8. 前記第１有機膜と前記第２有機膜は、同一の材料により形成されている、
    請求項１乃至７のいずれか一項に記載のエッチング方法。
  9. 前記複数のラインパターンは、異なる線幅のラインパターンを含む、
    請求項１乃至８のいずれか一項に記載のエッチング方法。
  10. エッチング対象膜の上に形成された複数のラインパターンに加工された第１有機膜、第１有機膜の表面にコンフォーマルに形成されて隣接するラインパターンの間に隙間を画成する酸化膜、及び隙間を埋めるように形成された第２有機膜を用いてエッチング対象膜をエッチングすることが可能なエッチング装置であって、
    前記ラインパターンの線幅と前記隙間の幅とに基づいて前記第２有機膜に対する前記酸化膜のエッチング選択比が調整されたエッチングガスを用いて、前記第２有機膜及び前記酸化膜をエッチバックすることで、前記第１有機膜の上面を露出させるステップと、
    前記ラインパターンと前記隙間との間の前記酸化膜を除去するステップと、
    前記第１有機膜及び前記第２有機膜をマスクとして前記エッチング対象膜をエッチングするステップと、
    を実行する制御装置を有する、
    エッチング装置。
JP2018016441A 2018-02-01 2018-02-01 エッチング方法及びエッチング装置 Pending JP2019134107A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018016441A JP2019134107A (ja) 2018-02-01 2018-02-01 エッチング方法及びエッチング装置
US16/261,855 US10720328B2 (en) 2018-02-01 2019-01-30 Etching method and etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018016441A JP2019134107A (ja) 2018-02-01 2018-02-01 エッチング方法及びエッチング装置

Publications (1)

Publication Number Publication Date
JP2019134107A true JP2019134107A (ja) 2019-08-08

Family

ID=67393688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018016441A Pending JP2019134107A (ja) 2018-02-01 2018-02-01 エッチング方法及びエッチング装置

Country Status (2)

Country Link
US (1) US10720328B2 (ja)
JP (1) JP2019134107A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185312B2 (ja) * 2010-03-19 2013-04-17 株式会社東芝 パターン形成方法
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
JP6004956B2 (ja) 2013-01-29 2016-10-12 株式会社日立ハイテクノロジーズ パターン評価装置、及び、パターン評価装置を備えた外観検査装置
US10157776B2 (en) * 2017-03-15 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20190237332A1 (en) 2019-08-01
US10720328B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
US10707090B2 (en) Plasma etching method
JP6498022B2 (ja) エッチング処理方法
US10692729B2 (en) Etching process method
JP6587580B2 (ja) エッチング処理方法
US20150004795A1 (en) Plasma etching method and plasma etching apparatus
US20220165579A1 (en) Plasma processing method and plasma processing apparatus
US20210050222A1 (en) Plasma etching method
JP2017098323A (ja) プラズマエッチング方法
US20140227876A1 (en) Semiconductor device manufacturing method
US10651077B2 (en) Etching method
TWI697048B (zh) 蝕刻方法
US11380545B2 (en) Processing method and substrate processing apparatus
JP2019134107A (ja) エッチング方法及びエッチング装置
JP2020096142A (ja) プラズマ処理方法およびプラズマ処理装置
JP2021174902A (ja) 処理方法及び基板処理装置
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置