TWI723096B - 蝕刻方法 - Google Patents
蝕刻方法 Download PDFInfo
- Publication number
- TWI723096B TWI723096B TW105140600A TW105140600A TWI723096B TW I723096 B TWI723096 B TW I723096B TW 105140600 A TW105140600 A TW 105140600A TW 105140600 A TW105140600 A TW 105140600A TW I723096 B TWI723096 B TW I723096B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency power
- frequency
- etching
- output
- etching method
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000007789 gas Substances 0.000 claims abstract description 81
- 239000002356 single layer Substances 0.000 claims abstract description 38
- 239000001257 hydrogen Substances 0.000 claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 26
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011737 fluorine Substances 0.000 claims abstract description 13
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 15
- 150000002431 hydrogen Chemical class 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 24
- 239000003507 refrigerant Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 3
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 3
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012267 brine Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J49/00—Particle spectrometers or separator tubes
- H01J49/02—Details
- H01J49/10—Ion sources; Ion guns
- H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
本發明之目的在於提高對不同種類之蝕刻對象膜進行蝕刻時之基板之溫度控制性及蝕刻均勻性。 本發明提供一種蝕刻方法,其具有:第1步驟,其係於晶圓溫度為-35℃以下之極低溫環境下,自第1高頻電源輸出第1高頻功率,自第2高頻電源輸出低於上述第1高頻之第2高頻功率,由含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻;及第2步驟,其係停止上述第2高頻電源之輸出;且重複上述第1步驟與上述第2步驟複數次,且控制為上述第1步驟係短於上述第2步驟之時間。
Description
本發明係關於一種蝕刻方法。
提出一種於低溫環境下對氧化矽膜蝕刻高縱橫比之孔之方法(例如參照專利文獻1)。例如,可於3D NAND(Not AND,反及)快閃記憶體等三維積層半導體記憶體之製造中,使用上述方法對氧化矽膜與氮化矽膜之積層膜、及氧化矽膜之單層膜蝕刻高縱橫比之孔或槽。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開平7-22393號公報 [專利文獻2]日本專利特公昭62-50978號公報 [專利文獻3]日本專利特公平7-22149號公報 [專利文獻4]日本專利第2956524號公報
[發明所欲解決之問題] 然而,就上述方法而言,於對上述積層膜及單層膜同時進行加工之情形時,由於兩蝕刻對象膜之蝕刻速率不同,故而有加工時間變長而生產性變差之問題。 又,就使用電漿之蝕刻而言,重要的是避免因來自電漿之熱輸入所致之基板溫度上升,而均勻地對氧化矽膜與氮化矽膜之積層膜、及氧化矽膜之單層膜進行蝕刻。 針對上述問題,於一態樣中,本發明之目的在於提高對不同種類之蝕刻對象膜進行蝕刻時之基板之溫度控制性及蝕刻均勻性。 [解決問題之技術手段] 為了解決上述問題,根據一態樣,提供一種蝕刻方法,其具有:第1步驟,其係於晶圓溫度為-35℃以下之極低溫環境下,自第1高頻電源輸出第1高頻功率,自第2高頻電源輸出低於上述第1高頻之第2高頻功率,由含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻;及第2步驟,其係停止上述第2高頻電源之輸出;且重複上述第1步驟與上述第2步驟複數次,且控制為上述第1步驟係短於上述第2步驟之時間。 [發明之效果] 根據一態樣,可提高對不同種類之蝕刻對象膜進行蝕刻時之基板之溫度控制性及蝕刻均勻性。
以下,參照圖式對用以實施本發明之形態進行說明。再者,於本說明書及圖式中,對於實質上相同之構成,藉由附上相同之符號而省略重複之說明。 [蝕刻裝置之整體構成] 首先,基於圖1對本發明之一實施形態之蝕刻裝置進行說明。圖1係表示本實施形態之蝕刻裝置之縱截面之一例的圖。 蝕刻裝置1具有例如表面經氧化鋁膜處理(陽極氧化處理)之包含鋁之圓筒形之處理容器10。處理容器10接地。 於處理容器10之內部設置有載置台17。載置台17例如由鋁(Al)或鈦(Ti)、碳化矽(SiC)等材質構成,且經由絕緣性之保持部14支持於支持部16。藉此,載置台17係設置於處理容器10之底部。 於處理容器10之底部設置有排氣管26,排氣管26連接於排氣裝置28。排氣裝置28包括渦輪分子泵或乾式泵等真空泵,將處理容器10內之處理空間減壓至特定之真空度,並且將處理容器10內之氣體朝排氣通路20及排氣口24引導並排氣。於排氣通路20安裝有用以控制氣體之流動之擋板22。 於處理容器10之側壁設置有閘閥30。藉由閘閥30之開閉而進行晶圓W自處理容器10之搬入及搬出。 於載置台17,經由匹配器33連接有用以生成電漿之第1高頻電源31,且經由匹配器34連接有用以將電漿中之離子提取至晶圓W之第2高頻電源32。例如,第1高頻電源31係對載置台17施加適於用以在處理容器10內生成電漿之第1頻率、例如60 MHz之第1高頻功率HF(電漿生成用之高頻功率)。第2高頻電源32係對載置台17施加適於將電漿中之離子提取至載置台17上之晶圓W之低於第1頻率之第2頻率、例如13.56 MHz之第2高頻功率LF(偏壓電壓產生用之高頻功率)。第2高頻功率LF例如與第1高頻功率HF同步地施加。如此一來,載置台17載置晶圓W,並且具有作為下部電極之功能。 於載置台17之上表面設置有用以利用靜電吸附力保持晶圓W之靜電吸盤40。靜電吸盤40係將包含導電膜之電極40a夾入至一對絕緣層40b(或絕緣片)之間而成者,於電極40a經由開關43連接有直流電壓源42。靜電吸盤40係藉由來自直流電壓源42之電壓,利用庫侖力將晶圓W吸附並保持於靜電吸盤上。於靜電吸盤40設置有溫度感測器77,而測定靜電吸盤40之溫度。藉此,測定靜電吸盤40上之晶圓W之溫度。 於靜電吸盤40之周緣部,以包圍載置台17之周圍之方式配置有聚焦環18。聚焦環18例如由矽或石英形成。聚焦環18係以提高蝕刻之面內均勻性之方式發揮功能。 於處理容器10之頂壁部,設置有氣體簇射頭38作為接地電位之上部電極。藉此,將自第1高頻電源31輸出之第1高頻功率HF電容性地施加至載置台17與氣體簇射頭38之間。 氣體簇射頭38具有:電極板56,其具有多個氣體通氣孔56a;及電極支持體58,其將電極板56可裝卸地支持。氣體供給源62係經由氣體供給配管64自氣體導入口60a向氣體簇射頭38內供給處理氣體。處理氣體係於氣體擴散室57擴散,並自多個氣體通氣孔56a導入至處理容器10內。於處理容器10之周圍,配置有呈環狀或同心圓狀延伸之磁鐵66,藉由磁力而控制上部電極與下部電極之電漿生成空間中所生成之電漿。 於靜電吸盤40埋入有加熱器75。加熱器75亦可貼附於靜電吸盤40之背面而代替埋入至靜電吸盤40內。對加熱器75經由饋電線供給自交流電源44輸出之電流。藉此,加熱器75將載置台17加熱。 於載置台17之內部形成有冷媒管70。自冷卻器單元71供給之冷媒(以下,亦稱為「鹽水(Brine)」)係於冷媒管70及冷媒循環管73中循環而將載置台17冷卻。 藉由該構成,載置台17係由加熱器75加熱,並且藉由特定溫度之鹽水流經載置台17內之冷媒管70而冷卻。藉此,將晶圓W調整為所期望之溫度。又,向靜電吸盤40之上表面與晶圓W之背面之間,經由傳熱氣體供給管線72供給氦氣(He)等傳熱氣體。 控制部50具有CPU(Central Processing Unit,中央處理單元)51、ROM(Read Only Memory,唯讀記憶體)52、RAM(Random Access Memory,隨機存取記憶體)53及HDD(Hard Disk Drive,硬碟驅動器)54。CPU51按照由ROM52、RAM53或HDD54之記錄部中記錄之配方所設定之程序,進行蝕刻等電漿蝕刻。又,於記錄部記錄有下述資料表等各種資料。控制部50對利用加熱器75之加熱機構或利用鹽水之冷卻機構之溫度進行控制。 於藉由處理容器10內所生成之電漿進行蝕刻時,控制閘閥30之開閉,將晶圓W搬入至處理容器10內,並載置於靜電吸盤40上。閘閥30於搬入晶圓W後關閉。處理容器10內之壓力係藉由排氣裝置28而減壓為設定值。藉由對靜電吸盤40之電極40a施加來自直流電壓源42之電壓,而將晶圓W靜電吸附於靜電吸盤40上。 繼而,將特定氣體自氣體簇射頭38呈簇射狀導入至處理容器10內,並對載置台17施加特定功率之電漿生成用之第1高頻功率HF。藉由所導入之氣體利用第1高頻功率HF進行游離及解離而生成電漿,藉由電漿之作用對晶圓W實施蝕刻等電漿蝕刻。亦可對載置台17施加偏壓電壓產生用之第2高頻功率LF。電漿蝕刻結束後,將晶圓W搬出至處理容器10外。 [蝕刻方法] 其次,對藉由利用該構成之蝕刻裝置1所生成之電漿對晶圓W進行蝕刻之蝕刻方法之一實施形態進行說明。具體而言,如圖2(b)所示,若對積層有氧化矽膜及氮化矽膜之積層膜12與氧化矽膜之單層膜13同時進行加工時,兩蝕刻對象膜之蝕刻速率(以下,亦記為「ER」)不同,則加工時間變長,而生產性變差。 因此,於本實施形態之蝕刻方法中,對在下部電極(載置台17)之溫度為-60℃以下之極低溫環境下使形成於晶圓W上之積層膜12與氧化矽膜之單層膜13之ER大致相同的蝕刻方法進行說明。 此處,於晶圓W上,形成有氧化矽膜之單層膜13、及將氧化矽膜與氮化矽膜交替地積層複數層之積層膜12,於積層膜12及單層膜13上形成有遮罩膜11。晶圓W例如為矽晶圓。遮罩膜11例如為多晶矽膜、有機膜、非晶形碳膜、氮化鈦膜。介隔遮罩膜11,同時對積層膜12與單層膜13進行蝕刻。 圖2(c)係表示將下部電極之溫度控制為25℃~-60℃時之氧化矽膜(SiO2
)之ER與氮化矽膜(SiN)之ER之關係之一例的實驗結果。此時之製程條件為以下條件。再者,以下說明之下部電極之溫度與冷卻器單元之設定溫度含義相同,於將下部電極之溫度控制為-60℃之情形時,只要將冷卻器單元之設定溫度控制為-60℃即可。 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W(固定)、連續波 第2高頻功率LF 間歇(重複接通及斷開) 12000 W、脈衝波 占空比 40% 如圖2(c)所示,將下部電極之溫度控制為25℃~-60℃時之氮化矽膜(SiN)之ER高於氧化矽膜(SiO2
)之ER。若將下部電極之溫度控制為-60℃附近之極低溫,則可使氮化矽膜之ER接近氧化矽膜之ER。 然而,當進行重複第2高頻功率LF之接通→斷開→接通→斷開・・・之間歇蝕刻時,可進一步提高氧化矽膜相對於氮化矽膜之ER。其結果,如圖2(a)所示,可使氧化矽膜之單層膜13之ER相對於氮化矽膜15之ER相等或者為其以上。 因此,於本實施形態之蝕刻方法中,使上述間歇蝕刻時之製程條件適當化,而執行積層膜12及單層膜13之電漿蝕刻。藉此,如圖2(b)所示,藉由間歇蝕刻而控制對積層膜12與單層膜13同時進行加工時之兩膜之ER,使兩膜之加工時間變短,藉此提昇生產性。 <第1實施形態> [蝕刻處理] 首先,一面參照圖3之流程圖一面對第1實施形態之蝕刻處理之一例進行說明。再者,圖3之蝕刻處理係由圖1所示之控制部50控制。 當圖3之蝕刻處理開始時,首先,將晶圓表面之溫度控制為-35℃以下之極低溫(步驟S10)。例如,藉由將冷卻器之設定溫度控制為-60℃或-70℃,可將晶圓表面之溫度控制為-35℃以下。 其次,將含氫氣體及含氟氣體供給至處理容器10內(步驟S12)。例如,供給氫(H2
)氣及四氟化碳(CF4
)氣體或包含該等氣體之氣體。 其次,自第1高頻電源31輸出第1高頻功率HF,並施加(接通)至載置台17。又,自第2高頻電源32輸出第2高頻功率LF,並施加至載置台17。藉此,對氧化矽膜與氮化矽膜之積層膜12及氧化矽膜之單層膜13進行蝕刻(步驟S14:第1步驟)。此時,第1高頻功率HF及第2高頻功率LF為連續波。又,進行第1步驟之時間(特定時間)控制為短於進行第2步驟之時間。例如,第1步驟之時間亦可為第2步驟之時間之1/3以下。 其次,執行第1步驟後,於停止第2高頻電源32之輸出(斷開)之狀態下對積層膜12及單層膜13進行蝕刻(步驟S16:第2步驟)。其次,判定第2高頻功率LF之接通及斷開是否已重複特定次數(步驟S18)。特定次數為預設之2次以上之次數。若判定為第2高頻功率LF之重複次數未超過特定次數,則自第2高頻電源32再次輸出第2高頻功率LF(步驟S20)。將進行步驟S20之步驟之時間控制為短於進行第2步驟之時間。繼而,返回至步驟S16,重複步驟S16~S20之處理,直至於步驟S18中判定為已重複特定次數為止。若步驟S18中判定為第2高頻功率LF之重複次數已超過特定次數之情形時,結束本處理。 [蝕刻處理結果] 其次,一面參照圖4,一面對上述第1實施形態之蝕刻處理之結果之一例進行說明。再者,為了獲得圖4(a)及圖4(b)之結果,上述製程條件中之不同方面在於將下部電極之溫度控制為-70℃之方面。 圖4(a)之橫軸表示時間,縱軸表示晶圓W之溫度。晶圓W之溫度係藉由在將下部電極冷卻至-70℃之狀態下對晶圓W照射紅外線之雷射時之該雷射之反射光而測定。然而,測定晶圓W之溫度之方法並不限定於此,可使用周知之任一方法。 線F係以脈衝波自第1高頻電源31輸出經控制為2500 W之第1高頻功率HF且自第2高頻電源32輸出經控制為12000 W之第2高頻功率LF者。晶圓溫度之上升值亦依存於來自電漿之熱輸入量而變化,故而可藉由控制第2高頻功率LF之接通、斷開而控制晶圓溫度。連續地輸出第2高頻功率LF之結果,如圖4(b)之編號1所示,線F所示之晶圓W之溫度係於電漿點火後,於30 s上升至高於-35℃之溫度,於120 s上升至-33℃。據此,電漿點火後120 s之時間點之晶圓W之溫度的差量(溫度上升)為32℃。 與此相對,線E係將第1高頻功率HF控制為2500 W,將第2高頻功率LF控制為12000 W(與線F相同),並且將第2高頻功率LF接通之時間(以下,亦稱為「接通時間」)設為5 s,將第2高頻功率LF斷開之時間(以下,亦稱為「斷開時間」)設為15 s,重複接通、斷開24次時的結果。於將第2高頻功率LF斷開之期間,電漿之生成得到抑制,來自電漿之熱輸入減少,而晶圓之溫度上升得到抑制。其結果,如圖4(b)之編號2所示,線E所示之晶圓W之溫度於電漿點火後,於120 s為-40.7℃,維持-35℃以下之極溫度狀態。據此,電漿點火後經過120 s時之晶圓W之溫度的差量(溫度上升)為24.5℃,與輸出第2高頻功率LF之連續波之情形(線F)相比,晶圓W之溫度上升得到抑制。但是,若參照圖4(a)則可知,就線E而言,晶圓W之溫度一點一點上升,未將自電漿對晶圓W之熱輸入完全除熱。 冷卻器單元71係於蝕刻處理中,始終使控制為-60℃或-70℃之冷媒於載置台17循環。由此,於蝕刻處理中,晶圓W之表面係介隔載置台17始終由冷媒除熱。儘管如此,就圖4(a)之線E所示之蝕刻結果而言,由於晶圓W之溫度一點一點上升,故而預測第2高頻功率LF斷開之時間稍短。 因此,就圖4(a)之線D所示之蝕刻結果而言,將第2高頻功率LF之斷開時間控制為長於15 s之30 s。具體而言,測定將第1高頻功率HF控制為2500 W並將第2高頻功率LF控制為12000 W(與線F、線E相同)並且將接通時間5 s及斷開時間30 s重複24次時的蝕刻處理中之晶圓W之溫度。於此情形時,於將第2高頻功率LF斷開之期間,電漿之生成得到抑制,來自電漿之熱輸入減少,故而可進一步抑制晶圓之溫度上升。其結果,如圖4(b)之編號3所示,線型D所示之晶圓W之溫度係於電漿點火後,於120 s為-43.5℃,維持-35℃以下之極溫度狀態。據此可知,電漿點火後經過120 s時之晶圓W之溫度之差量(溫度上升)為21.1℃,可進一步抑制溫度上升。關於圖4(a)所示之線D可知,於蝕刻處理中,晶圓W之溫度未上升,可將自電漿對晶圓W之熱輸入完全除熱。 根據以上情況,於本實施形態之蝕刻方法中,執行間歇蝕刻,該間歇蝕刻係重複將第2高頻功率LF以接通時間5 s、斷開時間30 s接通及斷開的動作。藉此,可將晶圓W之溫度控制為-40℃以下之極低溫,與未間歇地施加(連續地施加)第2高頻功率LF之蝕刻方法相比,可使晶圓W之峰值溫度降低約11℃。由此,相較使冷卻器單元71之冷媒之溫度降低10℃,可使晶圓W之峰值溫度變低,且可將蝕刻處理中之晶圓W之溫度維持得更低。因此,於蝕刻處理中熱輸入至晶圓W之熱量與線型F所示之連續地施加第2高頻功率LF之情形相比大幅度變小。 如此,根據本實施形態之蝕刻方法,與連續地施加第2高頻功率LF之蝕刻方法相比,可使峰值溫度降低,且可使晶圓之溫度維持-35℃以下之極低溫狀態。藉此,能以-35℃以下之極低溫度對晶圓W進行蝕刻,故而可將積層膜與單層膜之ER控制為大致相同,並且可提高ER而提昇生產性。 圖5表示於以下之製程條件下執行本實施形態之蝕刻方法時之結果。 ・製程條件 圖5(a):比較例 下部電極溫度 -60℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、連續波 第2高頻功率LF 4000 W、連續波 圖5(b):本實施形態之一例 下部電極溫度 -60℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、連續波 第2高頻功率LF 4000 W、接通(ON)5 s/斷開(OFF)15 s 重複次數 36次 圖5(c):本實施形態之一例 下部電極溫度 -60℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、連續波 第2高頻功率LF 4000 W、接通5 s/斷開30 s 重複次數 36次 圖5(a)對應於第2高頻功率LF為連續波時之圖4之線型F。圖5(b)對應於第2高頻功率LF為脈衝波時之圖4之線型E。圖5(c)對應於第2高頻功率LF為脈衝波時之圖4之線型D。圖5(a)~圖5(c)中,作為上述各製程條件下之蝕刻結果之一例,表示出對積層膜12及單層膜13進行蝕刻後之截面形狀、蝕刻深度(Depth)、及ER。 據此,於圖5(a)中,積層膜12之ER成為單層膜13之ER之約2倍。另一方面,於本實施形態之蝕刻處理方法中,藉由使第2高頻功率LF重複接通、斷開而間歇地施加第2高頻功率,藉此,於圖5(b)及圖5(c)中,單層膜13之ER與積層膜12之ER成為大致相同。據此,可藉由在第2高頻功率LF之斷開時間抑制電漿之生成而抑制來自電漿之熱輸入,而將晶圓W之溫度維持為-35℃以下之極低溫。其結果,可將積層膜12與單層膜13之ER控制為大致相同,並且可提高積層膜12與單層膜13之ER而提昇生產性。 再者,只要使製程條件中之第2高頻功率LF之斷開時間長於接通時間即可。藉此,可抑制來自電漿側之熱輸入而將晶圓W之溫度維持為-35℃以下之極低溫。 再者,於第1實施形態中,僅對第2高頻電源32控制接通、斷開,但並不限定於此,亦可以間歇地施加第1高頻電源31及第2高頻電源32之方式加以控制。此時,亦可以使第1高頻電源31及第2高頻電源32之接通、斷開同步之方式加以控制。 <第2實施形態> [蝕刻處理] 其次,一面參照圖6之流程圖,一面對第2實施形態之蝕刻處理之一例進行說明。再者,圖6之蝕刻處理係由圖1所示之控制部50控制。 當開始圖6之蝕刻處理方法時,首先,將晶圓表面之溫度控制為-35℃以下之極低溫(步驟S10)。其次,將含氫氣體及含氟氣體供給至處理容器10內(步驟S12)。例如供給氫(H2
)氣及四氟化碳(CF4
)氣體或包含該等氣體之氣體。 其次,控制第1高頻功率HF及第2高頻功率LF之至少任一者之占空比,自第1高頻電源31輸出第1高頻功率HF,自第2高頻電源32輸出第2高頻功率LF,對載置台17施加各高頻功率。於圖6之步驟S30中,作為其一例,將第2高頻功率LF之占空比控制為50%以下,一面高速地重複第2高頻功率LF之接通、斷開且輸出連續波之第1高頻功率HF,一面對積層膜12及單層膜13進行蝕刻(步驟S30)。步驟S30之處理後,結束本處理。 即,於第2實施形態之蝕刻處理中,只要步驟S30中施加之第1高頻功率HF及第2高頻功率LF之至少任一者為脈衝波即可。例如,於第2高頻功率LF為脈衝波時,如圖6之框內所示,將第2高頻功率LF之接通時間設為「Ton」,將第2高頻功率LF之斷開時間設為Toff。於此情形時,施加頻率為1/(Ton+Toff)之第2高頻功率之脈衝波。又,占空比係以接通時間Ton相對於接通時間Ton及斷開時間Toff之總時間之比率、即Ton/(Ton+Toff)表示。 然而,較佳為與第2高頻電源之輸出之停止同步地使第1高頻電源之輸出停止。即,此時,第1高頻功率HF及第2高頻功率LF均為脈衝波,第1高頻功率HF及第2高頻功率LF之占空比控制為相同。藉此,第1高頻功率HF之接通時間與第2高頻功率LF之接通時間成為相同之時間(Ton),且第1高頻功率HF之斷開時間與第2高頻功率LF之斷開時間成為相同之時間(Toff)。藉此,可使第2高頻電源之輸出與第1高頻電源之輸出高速地同步,且可使第2高頻電源之輸出之停止與第1高頻電源之輸出之停止高速地同步。 以上,根據第2實施形態之蝕刻方法,較佳為第1高頻功率HF及第2高頻功率LF之兩者為脈衝波。又,對第1高頻功率HF及第2高頻功率LF之至少任一者加以控制之占空比較佳為50%以下。此係為了抑制來自電漿之熱輸入而將晶圓W之溫度維持為-35℃以下之極低溫。 [蝕刻處理結果] 其次,一面參照圖7,一面對上述第2實施形態之蝕刻處理之結果進行說明。再者,為了獲得圖7(a)~圖7(c)之蝕刻結果,而將下部電極之溫度控制為-70℃。圖7表示於以下之製程條件下執行本實施形態之蝕刻方法時之結果。 製程條件 圖7(a):本實施形態 下部電極溫度 -70℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、脈衝波 占空比 40% (第1高頻功率HF之有效值:1000 W) 第2高頻功率LF 12000 W、脈衝波 占空比 40% (第2高頻功率LF之有效值:4800 W) 圖7(b):本實施形態 下部電極溫度 -70℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、脈衝波 占空比 30% (第1高頻功率HF之有效值:750 W) 第2高頻功率LF 12000 W、脈衝波 占空比 30% (第2高頻功率LF之有效值:3600 W) 圖7(c):本實施形態 下部電極溫度 -70℃ 氣體 氫(H2
)/四氟化碳(CF4
) 第1高頻功率HF 2500 W、脈衝波 占空比 20% (第1高頻功率HF之有效值:500 W) 第2高頻功率LF 12000 W、脈衝波 占空比 20% (第2高頻功率LF之有效值:2400 W) 如圖7(a)~圖7(c)所示可知,於本實施形態之蝕刻方法中,藉由控制第1高頻功率HF及第2高頻功率LF之占空比,可控制ER。就該結果而言,圖7(b)之占空比為30%之情形時,積層膜12與單層膜13之ER最為接近,適於對積層膜12及單層膜13同時進行加工。於圖7(a)之占空比為40%之情形時,積層膜12之ER高於單層膜13之ER。反之,於圖7(c)之占空比為20%之情形時,單層膜13之ER高於積層膜12之ER。 根據第2實施形態之蝕刻方法,藉由高速地切換第1高頻功率HF及第2高頻功率LF之接通時間及斷開時間,可於斷開時間抑制來自電漿之熱輸入。藉此,可抑制晶圓W之溫度上升而將晶圓W維持為-35℃以下之極低溫。尤其是,根據第2實施形態之蝕刻方法,藉由控制占空比,可容易地將積層膜12與單層膜13之ER控制為大致相同。又,藉由提高積層膜12與單層膜13之ER,可提昇生產性。 惟第1高頻功率HF及第2高頻功率LF之占空比較佳為50%以下。藉此,藉由進行接通時間(Ton)短於斷開時間(Toff)之間歇蝕刻,可將晶圓W之溫度確實地維持為-35℃以下之極低溫而提高積層膜12與單層膜13之ER,且可將積層膜12與單層膜13之ER控制為大致相同。 又,可同步地控制第1高頻功率HF及第2高頻功率LF之占空比,亦可控制第1高頻功率HF或第2高頻功率LF之任一者之占空比。於此情形時亦較佳為將第1高頻功率HF或第2高頻功率LF之任一者之占空比控制為50%以下。藉此,可將晶圓W之溫度維持為-35℃以下之極低溫,將積層膜12與單層膜13之ER控制為大致相同,並且可提高積層膜12與單層膜13之ER。 例如,於上述實施形態中,作為含氫氣體舉氫氣為例,作為含氟氣體舉四氟化碳氣體為例而進行了說明。然而,含氫氣體並不限定於氫(H2
)氣,只要包含甲烷(CH4
)氣體、氟甲烷(CH3
F)氣體、二氟甲烷(CH2
F2
)氣體及三氟甲烷(CHF3
)氣體之至少任一種氣體即可。又,含氟氣體並不限定於四氟化碳(CF4
)氣體,亦可為C4
F6
(六氟-1,3-丁二烯)氣體、C4
F8
(全氟環丁烷)氣體、C3
F8
(八氟化丙烷)氣體、三氟化氮(NF3
)氣體、SF6
(六氟化硫)氣體。 <第3實施形態> 根據以上所說明之第1實施形態之蝕刻方法,於間歇地施加第1高頻電源31及第2高頻電源32時,可同步地控制第1高頻電源31及第2高頻電源32之接通、斷開。又,根據第2實施形態之蝕刻方法,如圖8(a)之同步脈衝(sync-pulse)所示,於高速地切換第1高頻電源31及第2高頻電源32之接通、斷開時,控制該脈衝波之占空比。 與此相對,第3實施形態之蝕刻方法係如圖8(b)之進階脈衝(advanced-pulse)所示,代替與第2高頻電源32之輸出之停止同步地將第1高頻電源31之輸出完全斷開,而使其輸出變小。於圖8(b)中,將第2步驟中之輸出記載為100 W,但輸出值並不限定於此,只要小於第1步驟中之輸出值即可。 如此,於第3實施形態之蝕刻方法中,進行使第1高頻電源31之輸出與第2高頻電源32之輸出之停止同步地變小但不完全斷開的控制,藉此,於圖8(b)所示之第2步驟中電漿亦點火,故而相較圖8(a)所示之第2步驟,由離子形成之各向異性之堆積物附著於孔之側面。藉此,於本實施形態之蝕刻方法中,相較第1及第2實施形態之蝕刻方法,可進一步提高蝕刻形狀之控制性。再者,於第3實施形態中,第1步驟與第2步驟亦重複複數次,第1步驟控制為時間短於第2步驟。 以下,對本實施形態之蝕刻方法之結果之一例進行說明。圖9表示於以下之製程條件下執行本實施形態之蝕刻方法時之結果。 ・製程條件 下部電極溫度 -70℃ 氣體 氫(H2
)/四氟化碳(CF4
)/三氟甲烷(CHF3
)/三氟化氮(NF3
)/全氟環丁烷(C4
F8
) 第1高頻功率HF 2500 W、脈衝波 占空比 20% (第1高頻功率HF之有效值:500 W) 第2高頻功率LF 12000 W、脈衝波 占空比 20% (第2高頻功率LF之有效值:2400 W) 圖9(a)表示藉由第2實施形態之蝕刻方法(sync-pulse)蝕刻所得之孔之蝕刻形狀之一例,且係與圖7(c)所示之蝕刻結果相同之圖。與此相對,圖9(b)表示藉由本實施形態之蝕刻方法(advanced-pulse)蝕刻所得之孔之蝕刻形狀之一例。 根據該結果,控制第1高頻功率HF及第2高頻功率LF之占空比,且與第2高頻電源32之輸出之停止同步地高速地控制第1高頻電源31之輸出,但不完全斷開。藉此,可進一步提高蝕刻形狀之控制性。又,可知蝕刻速率(ER)及蝕刻深度(Depth)可控制為與第2實施形態之蝕刻方法之情形相等。 如以上所說明般,於本實施形態之蝕刻方法中,進行與第2高頻電源32之輸出之停止同步地使第1高頻電源31之輸出變小但不完全斷開的控制,藉此,可進一步提高蝕刻形狀之控制性。 再者,於第3實施形態中,於圖9所示之實驗中,供給氫(H2
)/四氟化碳(CF4
)/三氟甲烷(CHF3
)/三氟化氮(NF3
)/全氟環丁烷(C4
F8
)之混合氣體。然而,關於第3實施形態之蝕刻方法中使用之氣體,只要使用含氫氣體及含氟氣體或包含該等氣體之混合氣體即可。 又,於第3實施形態中,亦較佳為第1步驟之時間為第2步驟之時間之1/3以下。又,第3實施形態之蝕刻方法可使用如第1實施形態般將第1高頻電源31及第2高頻電源32以數秒~數十秒為單位接通、斷開之間歇蝕刻、或如第2實施形態般控制占空比之蝕刻的任一者。 例如,於第1實施形態之蝕刻方法之間歇蝕刻中,於第2步驟中進行與第2高頻電源32之輸出之停止同步地使第1高頻電源31之輸出變小但不完全斷開的控制,藉此,可提高蝕刻形狀之控制性。此時,亦可於僅使第2高頻電源32停止之控制時進行與第2高頻電源32之輸出之停止同步地使第1高頻電源31之輸出變小但不完全斷開的控制。 又,例如,於使用第2實施形態之控制占空比之蝕刻之情形時,第3實施形態中之占空比較佳為與第2實施形態之情形同樣地為50%以下。又,較佳為對第1高頻電源31及第2高頻電源32加以控制之占空比相同。 又,於第3實施形態中,亦可於第2步驟中使第1控制與第2控制混合存在而進行控制,上述第1控制係於將第1高頻電源31及第2高頻電源32接通、斷開時均完全停止,上述第2控制係與第2高頻電源32之輸出之停止同步地使第1高頻電源31之輸出變小,但不完全斷開。 進而,亦可對上部電極施加直流電壓(DC)。於此情形時,亦可為第2步驟中施加之直流電壓較第1步驟高。 以上,藉由上述實施形態對蝕刻方法進行了說明,但本發明之蝕刻方法並不限定於上述實施形態,可於本發明之範圍內進行各種變化及改良。上述複數個實施形態中所記載之事項可於不矛盾之範圍內組合。 又,本發明之蝕刻裝置不僅可應用於電容耦合型電漿(CCP:Capacitively Coupled Plasma)裝置,亦可應用於其他電漿處理裝置。作為其他電漿處理裝置,亦可為電感耦合型電漿(ICP:Inductively Coupled Plasma)、使用放射狀線槽孔天線之電漿處理裝置、螺旋波激發型電漿(HWP:Helicon Wave Plasma)裝置、電子回旋共振電漿(ECR:Electron Cyclotron Resonance Plasma)裝置等。 於本說明書中,作為蝕刻對象,對半導體晶圓W進行了說明,亦可為用於LCD(Liquid Crystal Display,液晶顯示器)、FPD(Flat Panel Display,平板顯示器)等之各種基板或光罩、CD(Compact Disc,光碟)基板、印刷基板等。
1‧‧‧蝕刻裝置10‧‧‧處理容器11‧‧‧遮罩膜12‧‧‧積層膜13‧‧‧單層膜14‧‧‧保持部16‧‧‧支持部17‧‧‧載置台18‧‧‧聚焦環20‧‧‧排氣通路22‧‧‧擋板24‧‧‧排氣口26‧‧‧排氣管28‧‧‧排氣裝置30‧‧‧閘閥31‧‧‧第1高頻電源32‧‧‧第2高頻電源33‧‧‧匹配器34‧‧‧匹配器38‧‧‧氣體簇射頭40‧‧‧靜電吸盤40a‧‧‧電極40b‧‧‧絕緣層42‧‧‧直流電壓源43‧‧‧開關44‧‧‧交流電源50‧‧‧控制部51‧‧‧CPU52‧‧‧ROM53‧‧‧RAM54‧‧‧HDD56‧‧‧電極板56a‧‧‧氣體通氣孔57‧‧‧氣體擴散室58‧‧‧電極支持體60a‧‧‧氣體導入口62‧‧‧氣體供給源64‧‧‧氣體供給配管66‧‧‧磁鐵70‧‧‧冷媒管71‧‧‧冷卻器單元72‧‧‧氣體供給管線73‧‧‧冷媒循環管75‧‧‧加熱器77‧‧‧溫度感測器D‧‧‧線E‧‧‧線F‧‧‧線HF‧‧‧第1高頻功率LF‧‧‧第2高頻功率S10‧‧‧步驟S12‧‧‧步驟S14‧‧‧步驟S16‧‧‧步驟S18‧‧‧步驟S20‧‧‧步驟S30‧‧‧步驟Ton‧‧‧接通時間Toff‧‧‧斷開時間W‧‧‧晶圓
圖1係表示一實施形態之蝕刻裝置之縱截面之一例的圖。 圖2(a)~(c)係模式性地表示一實施形態之極低溫環境下之蝕刻對象膜(積層膜及單層膜)之蝕刻的圖。 圖3係表示第1實施形態之間歇蝕刻處理之一例之流程圖。 圖4(a)、(b)係表示第1實施形態之間歇蝕刻及比較例之連續蝕刻之晶圓溫度之推移之一例的圖。 圖5(a)~(c)係表示第1實施形態之間歇蝕刻及比較例之連續蝕刻之蝕刻形狀之一例的圖。 圖6係表示第2實施形態之間歇蝕刻處理之一例的流程圖。 圖7(a)~(c)係表示第1實施形態之間歇蝕刻之占空比(duty ratio)之控制與蝕刻形狀之一例的圖。 圖8(a)、(b)係用以說明第3實施形態之蝕刻方法之圖。 圖9(a)、(b)係表示第3實施形態之蝕刻方法之結果之一例的圖。
D‧‧‧線
E‧‧‧線
F‧‧‧線
Claims (14)
- 一種蝕刻方法,其具有:第1步驟,其係於晶圓溫度為-35℃以下,自第1高頻電源輸出第1高頻之功率(high-frequency power),自第2高頻電源輸出頻率低於上述第1高頻之第2高頻之功率,由含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻;及第2步驟,其係停止上述第2高頻電源之輸出;且重複上述第1步驟與上述第2步驟複數次,且控制為上述第1步驟係短於上述第2步驟之時間。
- 如請求項1之蝕刻方法,其中上述第2步驟係與上述第2高頻電源之輸出之停止同步地停止上述第1高頻電源之輸出。
- 如請求項1之蝕刻方法,其中上述第1步驟之時間為上述第2步驟之時間之1/3以下。
- 如請求項2之蝕刻方法,其中上述第1步驟之時間為上述第2步驟之時間之1/3以下。
- 一種蝕刻方法,其係 於晶圓溫度為-35℃以下,自第1高頻電源輸出第1高頻之功率,自第2高頻電源輸出頻率低於上述第1高頻之第2高頻之功率,利用含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻,且上述第1高頻之功率或上述第2高頻之功率之任一者為脈衝波,且控制上述脈衝波之占空比。
- 如請求項5之蝕刻方法,其中所控制之上述占空比為50%以下。
- 如請求項6之蝕刻方法,其中上述第1高頻之功率及上述第2高頻之功率為脈衝波,且上述第1高頻之功率及上述第2高頻之功率之上述占空比相同。
- 如請求項1至7中任一項之蝕刻方法,其中含氫氣體為氫(H2)氣,含氟氣體為四氟化碳(CF4)氣體。
- 一種蝕刻方法,其具有:第1步驟,其係於晶圓溫度為-35℃以下,自第1高頻電源輸出第1高頻之功率,自第2高頻電源輸出頻率低於上述第1高頻之第2高頻之功率,由含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻;及第2步驟,其係停止上述第2高頻電源之輸出; 上述第2步驟係以上述第1高頻電源之輸出與上述第2高頻電源之輸出之停止同步地變小之方式予以控制,且重複上述第1步驟與上述第2步驟複數次,且控制為上述第1步驟係短於上述第2步驟之時間。
- 如請求項9之蝕刻方法,其中上述第1步驟之時間為上述第2步驟之時間之1/3以下。
- 一種蝕刻方法,其係於晶圓溫度為-35℃以下,自第1高頻電源輸出第1高頻之功率,自第2高頻電源輸出頻率低於上述第1高頻之第2高頻之功率,由含氫氣體及含氟氣體生成電漿,藉由電漿對積層有氧化矽膜及氮化矽膜之積層膜與氧化矽膜之單層膜進行蝕刻,上述第1高頻之功率及上述第2高頻之功率為脈衝波,控制上述脈衝波之占空比,且以與上述第2高頻電源之輸出之停止同步地上述第1高頻電源之輸出變小之方式予以控制。
- 如請求項11之蝕刻方法,其中所控制之上述占空比為50%以下。
- 如請求項12之蝕刻方法,其中上述第1高頻之功率及上述第2高頻之功率之上述占空比相同。
- 如請求項9至13中任一項之蝕刻方法,其中含氫氣體為氫(H2)氣,含氟氣體為四氟化碳(CF4)氣體。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-247568 | 2015-12-18 | ||
JP2015247568 | 2015-12-18 | ||
JP2016-110071 | 2016-06-01 | ||
JP2016110071A JP6498152B2 (ja) | 2015-12-18 | 2016-06-01 | エッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201727738A TW201727738A (zh) | 2017-08-01 |
TWI723096B true TWI723096B (zh) | 2021-04-01 |
Family
ID=59234560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105140600A TWI723096B (zh) | 2015-12-18 | 2016-12-08 | 蝕刻方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6498152B2 (zh) |
KR (1) | KR102100011B1 (zh) |
CN (1) | CN106952798B (zh) |
SG (1) | SG10201610489WA (zh) |
TW (1) | TWI723096B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6948181B2 (ja) * | 2017-08-01 | 2021-10-13 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
JP6945388B2 (ja) * | 2017-08-23 | 2021-10-06 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
CN107507869A (zh) * | 2017-09-20 | 2017-12-22 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
US10340387B2 (en) | 2017-09-20 | 2019-07-02 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate |
JP7229033B2 (ja) * | 2019-02-01 | 2023-02-27 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
KR20200100555A (ko) * | 2019-02-18 | 2020-08-26 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법 |
US11651969B2 (en) | 2019-07-18 | 2023-05-16 | Kioxia Corporation | Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201419412A (zh) * | 2008-11-13 | 2014-05-16 | Tokyo Electron Ltd | 電漿蝕刻方法及電漿蝕刻裝置 |
US20150228500A1 (en) * | 2013-07-31 | 2015-08-13 | Tokyo Electron Limited | Semiconductor device manufacturing method |
JP2015153941A (ja) * | 2014-02-17 | 2015-08-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07104927B2 (ja) | 1985-08-30 | 1995-11-13 | キヤノン株式会社 | 画像処理装置 |
JPH0722393A (ja) | 1993-06-23 | 1995-01-24 | Toshiba Corp | ドライエッチング装置及びドライエッチング方法 |
JPH0722149A (ja) | 1993-06-28 | 1995-01-24 | Yazaki Corp | 電線の接続装置及び接続方法 |
JP2956524B2 (ja) | 1995-04-24 | 1999-10-04 | 日本電気株式会社 | エッチング方法 |
JP4593402B2 (ja) * | 2005-08-25 | 2010-12-08 | 株式会社日立ハイテクノロジーズ | エッチング方法およびエッチング装置 |
JP5192209B2 (ja) * | 2006-10-06 | 2013-05-08 | 東京エレクトロン株式会社 | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
JP5514413B2 (ja) * | 2007-08-17 | 2014-06-04 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
JP5608384B2 (ja) * | 2010-02-05 | 2014-10-15 | 東京エレクトロン株式会社 | 半導体装置の製造方法及びプラズマエッチング装置 |
JP6277004B2 (ja) * | 2014-01-31 | 2018-02-07 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
JP6498022B2 (ja) * | 2015-04-22 | 2019-04-10 | 東京エレクトロン株式会社 | エッチング処理方法 |
-
2016
- 2016-06-01 JP JP2016110071A patent/JP6498152B2/ja active Active
- 2016-12-08 TW TW105140600A patent/TWI723096B/zh active
- 2016-12-14 KR KR1020160170499A patent/KR102100011B1/ko active IP Right Grant
- 2016-12-14 SG SG10201610489WA patent/SG10201610489WA/en unknown
- 2016-12-16 CN CN201611165712.4A patent/CN106952798B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201419412A (zh) * | 2008-11-13 | 2014-05-16 | Tokyo Electron Ltd | 電漿蝕刻方法及電漿蝕刻裝置 |
US20150228500A1 (en) * | 2013-07-31 | 2015-08-13 | Tokyo Electron Limited | Semiconductor device manufacturing method |
JP2015153941A (ja) * | 2014-02-17 | 2015-08-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20170073504A (ko) | 2017-06-28 |
JP2017118091A (ja) | 2017-06-29 |
JP6498152B2 (ja) | 2019-04-10 |
TW201727738A (zh) | 2017-08-01 |
KR102100011B1 (ko) | 2020-04-10 |
CN106952798A (zh) | 2017-07-14 |
CN106952798B (zh) | 2019-01-18 |
SG10201610489WA (en) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381237B2 (en) | Etching method | |
TWI706460B (zh) | 電漿蝕刻方法 | |
TWI743072B (zh) | 蝕刻方法及蝕刻裝置 | |
TWI723096B (zh) | 蝕刻方法 | |
US20210272780A1 (en) | Plasma processing apparatus | |
JP6498022B2 (ja) | エッチング処理方法 | |
JP6059165B2 (ja) | エッチング方法、及びプラズマ処理装置 | |
JP6604911B2 (ja) | エッチング処理方法 | |
KR102438346B1 (ko) | 에칭 처리 방법 및 플라즈마 처리 장치 | |
JP6621882B2 (ja) | エッチング装置 | |
JP7195113B2 (ja) | 処理方法及び基板処理装置 |