CN106952798A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN106952798A
CN106952798A CN201611165712.4A CN201611165712A CN106952798A CN 106952798 A CN106952798 A CN 106952798A CN 201611165712 A CN201611165712 A CN 201611165712A CN 106952798 A CN106952798 A CN 106952798A
Authority
CN
China
Prior art keywords
high frequency
gas
power
electric power
engraving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611165712.4A
Other languages
English (en)
Other versions
CN106952798B (zh
Inventor
竹田谅平
富永翔
大矢欣伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106952798A publication Critical patent/CN106952798A/zh
Application granted granted Critical
Publication of CN106952798B publication Critical patent/CN106952798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明的目的在于提供一种提高在对不同种类的蚀刻对象膜进行蚀刻之际的基板的温度控制性和蚀刻的均匀性的蚀刻方法。一种蚀刻方法，其具有如下工序：第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；第2工序，在该第2工序中，停止所述第2高频电源的输出，反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。

Description

蚀刻方法
技术领域
本发明涉及蚀刻方法。
背景技术
提出了一种在低温环境下在氧化硅膜蚀刻高深径比的孔的方法(参照例如专利文献1)。例如，在3D NAND闪速存储器等三维层叠半导体存储器的制造中，使用上述方法能够在氧化硅膜与氮化硅膜的层叠膜、氧化硅膜的单层膜蚀刻高深径比的孔、槽。
现有技术文献
专利文献
专利文献1：日本特开平7－22393号公报
专利文献2：日本特公昭62－50978号公报
专利文献3：日本特公平7－22149号公报
专利文献4：日本特许第2956524号公报
发明内容
发明要解决的问题
然而，在上述方法中，具有这样的问题：在对上述层叠膜和单层膜进行同时加工的情况下，两者的蚀刻对象膜的蚀刻速度不同，因此，加工时间变长，生产率变差。
另外，在使用了等离子体的蚀刻中，重要的是，避免因来自等离子体的热量输入引起的基板温度的上升，对氧化硅膜与氮化硅膜的层叠膜、氧化硅膜的单层膜均匀地进行蚀刻。
针对上述问题，在一方面，本发明的目的在于提高在对不同种类的蚀刻对象膜进行蚀刻之际的基板的温度控制性和蚀刻的均匀性。
用于解决问题的方案
为了解决上述问题，根据一技术方案，可提供一种蚀刻方法，该蚀刻方法具有如下工序：第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体和含氟气体生成等离子体，利用等离子体对层叠了氧化硅膜和氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；和第2工序，在该第2工序中，停止所述第2高频电源的输出，反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。
发明的效果
根据一方面，能够提高在对不同种类的蚀刻对象膜进行蚀刻之际的基板的温度控制性和蚀刻的均匀性。
附图说明
图1是表示一实施方式的蚀刻装置的纵截面的一个例子的图。
图2是示意性地表示一实施方式的极低温度环境下的蚀刻对象膜(层叠膜和单层膜)的蚀刻的图。
图3是表示第1实施方式的间歇蚀刻处理的一个例子的流程图。
图4是表示第1实施方式的间歇蚀刻和比较例的连续蚀刻的晶圆温度的推移的一个例子的图。
图5是表示第1实施方式的间歇蚀刻和比较例的连续蚀刻的蚀刻形状的一个例子的图。
图6是表示第2实施方式的间歇蚀刻处理的一个例子的流程图。
图7是表示第1实施方式的间歇蚀刻的占空比的控制和蚀刻形状的一个例子的图。
图8是用于说明第3实施方式的蚀刻方法的图。
图9是表示第3实施方式的蚀刻方法的结果的一个例子的图。
附图标记说明
1、蚀刻装置；31、第1高频电源；32、第2高频电源；11、掩模膜；12、层叠膜；13、单层膜；17、载置台；71、冷却单元；HF、第1高频电力；LF、第2高频电力。
具体实施方式
以下，参照附图说明用于实施本发明的方式。此外，在本说明书和附图中，通过对于实质上相同的构成标注相同的附图标记，从而省略重复的说明。
[蚀刻装置的整体结构]
首先，基于图1对本发明的一实施方式的蚀刻装置进行说明。图1是表示本实施方式的蚀刻装置的纵截面的一个例子的图。
蚀刻装置1具有由例如表面被铝阳极化处理(阳极氧化处理)的铝构成的圆筒形的处理容器10。处理容器10被接地。
在处理容器10的内部设有载置台17。载置台17由例如铝(Al)、钛(Ti)、碳化硅(SiC)等材质形成，经由绝缘性的保持部14支承于支承部16。由此，载置台17设置于处理容器10的底部。
在处理容器10的底部设有排气管26，排气管26与排气装置28连接。排气装置28包括涡轮分子泵、干泵等真空泵，将处理容器10内的处理空间减压到预定的真空度，并且将处理容器10内的气体向排气路径20和排气口24引导并排出。在排气路径20上安装有用于对气体的流动进行控制的挡板22。
在处理容器10的侧壁设有闸阀30。可利用闸阀30的开闭相对于处理容器10进行晶圆W的输入和输出。
载置台17经由匹配器33与用于生成等离子体的第1高频电源31连接，并经由匹配器34与用于向晶圆W吸引等离子体中的离子的第2高频电源32连接。例如，第1高频电源31对载置台17施加适于在处理容器10内生成等离子体的第1频率、例如60MHz的第1高频电力HF(等离子体生成用的高频电力)。第2高频电源32对载置台17施加适于向载置台17上的晶圆W吸引等离子体中的离子的比第1频率低的第2频率、例如13.56MHz的第2高频电力LF(偏压产生用的高频电力)。第2高频电力LF被与例如第1高频电力HF同步地施加。这样一来，载置台17载置晶圆W，并且具有作为下部电极的功能。
在载置台17的上表面设有用于以静电吸附力保持晶圆W的静电卡盘40。静电卡盘40是将由导电膜构成的电极40a夹入一对绝缘层40b(或绝缘片)之间而成的，直流电压源42经由开关43与电极40a连接。静电卡盘40在来自直流电压源42的电压的作用下利用库仑力将晶圆W吸附保持于静电卡盘上。在静电卡盘40设有温度传感器77，对静电卡盘40的温度进行测定。由此，静电卡盘40上的晶圆W的温度被测定。
在静电卡盘40的周缘部处以包围载置台17的周围的方式配置有聚焦环18。聚焦环18由例如硅、石英形成。聚焦环18以提高蚀刻的面内均匀性的方式发挥作用。
气体喷头38作为接地电位的上部电极而设于处理容器10的顶部。由此，从第1高频电源31输出的第1高频电力HF以电容的方式施加于载置台17与气体喷头38之间。
气体喷头38包括具有许多透气孔56a的电极板56和将电极板56支承成能够装卸的电极支承体58。气体供给源62经由气体供给配管64从气体导入口60a向气体喷头38内供给处理气体。处理气体在气体扩散室57内扩散，从许多透气孔56a向处理容器10内导入。在处理容器10的周围配置有呈环状或同心圆状延伸的磁体66，在磁力的作用下对在上部电极与下部电极之间的等离子体生成空间生成的等离子体进行控制。
在静电卡盘40中埋入有加热器75。加热器75也可以替代埋入静电卡盘40内而粘贴于静电卡盘40的背面。从交流电源44输出来的电流可经由供电线向加热器75供给。由此，加热器75对载置台17进行加热。
在载置台17的内部形成有制冷剂管70。从冷却单元71供给来的制冷剂(以下也称为“热介质(Brine)”。)在制冷剂管70和制冷剂循环管73中循环，对载置台17进行冷却。
根据该结构，载置台17被加热器75加热，并且由于预定温度的热介质在载置台17内的制冷剂管70流动，从而载置台17被冷却。由此，晶圆W被调整成所期望的温度。另外，可经由传热气体供给管线72将氦(He)气体等传热气体向静电卡盘40的上表面与晶圆W的背面之间供给。
控制部50具有CPU51、ROM(Read Only Memory，只读存储器)52、RAM(RandomAccess Memory，随机存取存储器)53和HDD(Hard Disk Drive，硬盘驱动器)54。CPU51按照被设定成在ROM52、RAM53或HDD54的记录部中记录的制程的顺序进行等离子体蚀刻等蚀刻。另外，在记录部记录后述的数据表等各种数据。控制部50对基于加热器75的加热机构的温度、基于热介质的冷却机构的温度进行控制。
在利用在处理容器10内生成的等离子体进行蚀刻之际，对闸阀30的开闭进行控制，晶圆W向处理容器10内输入，载置于静电卡盘40上。闸阀30在输入晶圆W后关闭。处理容器10内的压力被排气装置28减压成设定值。通过使来自直流电压源42的电压施加于静电卡盘40的电极40a，晶圆W静电吸附于静电卡盘40上。
接下来，预定的气体从气体喷头38呈喷淋状向处理容器10内导入，预定功率的等离子体生成用的第1高频电力HF施加于载置台17。所导入的气体在第1高频电力HF的作用下电离和离解，生成等离子体，在等离子体的作用下，晶圆W被施加等离子体蚀刻等蚀刻。也可以对载置台17施加偏压产生用的第2高频电力LF。等离子体蚀刻结束后，晶圆W被向处理容器10外输出。
[蚀刻方法]
接着，对利用由该结构的蚀刻装置1生成的等离子体蚀刻晶圆W的蚀刻方法的一实施方式进行说明。具体而言，如图2的(b)所示，若在对层叠了氧化硅膜和氮化硅膜而成的层叠膜12以及氧化硅膜的单层膜13同时进行加工之际两者的蚀刻对象膜的蚀刻速度(以下均标记为“ER”。)不同，则加工时间变长，生产率变差。
因此，在本实施方式的蚀刻方法中，在下部电极(载置台17)的温度为－60℃以下的极低温度环境中，对使形成于晶圆W上的层叠膜12的ER和氧化硅膜的单层膜13的ER大致相同的蚀刻方法进行说明。
在此，在晶圆W上，形成有氧化硅膜的单层膜13以及氧化硅膜和氮化硅膜交替层叠多个而成的层叠膜12，在层叠膜12和单层膜13上形成有掩模膜11。晶圆W例如是硅晶圆。掩模膜11是例如多晶硅膜、有机膜、非结晶形碳膜、氮化钛膜。可隔着掩模膜11对层叠膜12和单层膜13同时进行蚀刻。
图2的(c)是表示在将下部电极的温度控制成25℃～－60℃时的、氧化硅膜(SiO2)的ER与氮化硅膜(SiN)的ER之间的关系的一个例子的实验结果。此时的工艺条件如以下那样。此外，以下所说明的下部电极的温度与冷却单元的设定温度的意思相同，在将下部电极的温度控制成－60℃的情况下，将冷却单元的设定温度控制成－60℃即可。
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W(恒定)、连续波
第2高频电力LF：间歇(反复通断)12000W、脉冲波占空比40％
如图2的(c)所示，将下部电极的温度控制成25℃～－60℃时的氮化硅膜(SiN)的ER比氧化硅膜(SiO2)的ER快。若将下部电极的温度控制到－60℃附近的极低温度，则能够使氮化硅膜的ER接近氧化硅膜的ER。
然而，若进行反复第2高频电力LF的连通→断开→连通→断开……的间歇蚀刻，则能够使氧化硅膜的ER相对于氮化硅膜的ER更高。其结果，如图2的(a)所示，能够使氧化硅膜的单层膜13的ER相对于氮化硅膜的ER同等或同等以上。
因此，在本实施方式的蚀刻方法中，使上述的间歇蚀刻时的工艺条件最佳化，执行层叠膜12和单层膜13的等离子体蚀刻。由此，如图2的(b)所示，利用间歇蚀刻控制对层叠膜12和单层膜13进行同时加工之际的两膜的ER，通过缩短两膜的加工时间，使生产率提高。
＜第1实施方式＞
[蚀刻处理]
首先，参照图3的流程图对第1实施方式的蚀刻处理的一个例子进行说明。此外，图3的蚀刻处理由图1所示的控制部50控制。
若开始图3的蚀刻处理，则首先，将晶圆表面的温度控制成－35℃以下的极低温度(步骤S10)。例如，通过将冷却单元的设定温度控制成－60℃、－70℃，能够将晶圆表面的温度控制成－35℃以下。
接着，将含氢气体和含氟气体向处理容器10内供给(步骤S12)。例如，可供给氢(H2)气体以及四氟化碳(CF4)气体或含有这些气体的气体。
接着，从第1高频电源31输出第1高频电力HF，对载置台17施加(连通)。另外，从第2高频电源32输出第2高频电力LF，对载置台17施加。由此，氧化硅膜与氮化硅膜的层叠膜12、氧化硅膜的单层膜13被蚀刻(步骤S14：第1工序)。此时，第1高频电力HF和第2高频电力LF是连续波。另外，以进行第1工序的时间(预定时间)比进行第2工序的时间短的方式进行控制。例如，第1工序的时间也可以是第2工序的时间的1/3以下。
接着，在执行第1工序后，在停止(断开)第2高频电源32的输出的状态下，层叠膜12和单层膜13被蚀刻(步骤S16：第2工序)。接着，判定第2高频电力LF的通断是否反复进行了预定次数(步骤S18)。预定次数是预定的两次以上的次数。在判定为第2高频电力LF的反复次数没有超过预定次数的情况下，从第2高频电源32再次输出第2高频电力LF(步骤S20)。以进行步骤S20的工序的时间比进行第2工序的时间短的方式进行控制。并且，返回步骤S16，反复进行步骤S16～S20的处理直到在步骤S18中判定为反复了预定次数。于在步骤S18中判定为第2高频电力LF的反复次数超过了预定次数的情况下，结束本处理。
[蚀刻处理结果]
接着，参照图4对上述第1实施方式的蚀刻处理的结果的一个例子进行说明。此外，为了获得图4的(a)和图4的(b)的结果，上述工艺条件中的不同的点在于将下部电极的温度控制成－70℃这点。
图4的(a)的横轴表示时间，纵轴表示晶圆W的温度。在将下部电极冷却到－70℃的状态下，利用将红外线的激光向晶圆W照射时的、激光的反射光测定晶圆W的温度。然而，测定晶圆W的温度的方法并不限于此，能够使用公知的方法中的任一个。
线F是从第1高频电源31以脉冲波将控制成2500W的第1高频电力HF和从第2高频电源32以脉冲波将控制成12000W的第2高频电力LF输出的线。依赖于来自等离子体的热量输入量而晶圆温度的上升值也变化，因此，通过对第2高频电力LF的接通·断开进行控制，能够控制晶圆温度。将第2高频电力LF连续地输出的结果，如图4的(b)的No.1所示，线F所示的晶圆W的温度在等离子体激发后以30s上升到比－35℃高的温度，以120s上升到－33℃。这样的话，等离子体激发后120s的时刻的晶圆W的温度的差量(温度上升)是32℃。
与此相对，线E是这时的结果：将第1高频电力HF控制成2500W，将第2高频电力LF控制成12000W(与线F同样)，将连通第2高频电力LF的时间(以下也称为“连通时间”)设为5s，将断开第2高频电力LF的时间(以下也称为“断开时间”。)设为15s，反复进行了24次连通·断开。在断开第2高频电力LF的期间内，等离子体的生成受到抑制，来自等离子体的热量输入减少，晶圆的温度上升受到抑制。其结果，如图4的(b)的No.2所示，线E所示的晶圆W的温度在等离子体激发后在120s处是－40.7℃，维持着－35℃以下的极低温度状态。这样的话，等离子体激发后经过了120s时的晶圆W的温度的差值(温度上升)是24.5℃，与输出第2高频电力LF的连续波的情况(线F)相比较，晶圆W的温度上升受到了抑制。不过，若参照图4的(a)，则可知：在线E中，晶圆W的温度一点一点地上升，从等离子体向晶圆W的热量输入没有完全排热完。
冷却单元71在蚀刻处理过程中使始终控制成－60℃、－70℃的制冷剂在载置台17循环。因而，在蚀刻处理过程中，晶圆W的表面始终经由载置台17被制冷剂排热。尽管如此，在图4的(a)的线E所示的蚀刻的结果中，晶圆W的温度一点一点地上升，因此，预计第2高频电力LF的断开的时间稍短。
因此，在图4的(a)的线D所示的蚀刻的结果中，将第2高频电力LF的断开时间控制成比15s长的30s。具体而言，将第1高频电力HF控制成2500W、将第2高频电力LF控制成12000W(与线F、线E同样)，测定已反复进行了24次连通时间5s和断开时间30s时的蚀刻处理过程中的晶圆W的温度。在该情况下，在断开第2高频电力LF的期间内，等离子体的生成受到抑制，来自等离子体的热量输入减少，因此，晶圆的温度上升进一步受到抑制。其结果，如图4的(b)的No.3所示，线种F所示的晶圆W的温度在等离子体激发后在120s处是－43.5℃，维持着－35℃以下的极低温度状态。这样的话，可知：等离子体激发后经过了120s时的晶圆W的温度的差值(温度上升)是21.1℃，温度上升进一步受到抑制。对于图4的(a)所示的线D，可知：在蚀刻处理过程中，晶圆W的温度并未上升，从等离子体向晶圆W的热量输入能够完全排热。
根据以上内容，在本实施方式的蚀刻方法中，第2高频电力LF的连通时间是5s、断开时间是30s，执行反复连通和断开的间歇蚀刻。由此，能够将晶圆W的温度控制成－40℃以下的极低温度，与不间歇地施加(连续地施加)第2高频电力LF的蚀刻方法相比，能够使晶圆W的峰值温度低约11℃。因而，与将冷却单元71的制冷剂的温度降低10℃相比，能够降低晶圆W的峰值温度，且能够将蚀刻处理中的晶圆W的温度维持得更低。因此，在蚀刻处理过程中，向晶圆W热量输入的热量与线种F所示的连续地施加第2高频电力LF的情况相比较，大幅度变小。
这样，根据本实施方式的蚀刻方法，与连续地施加第2高频电力LF的蚀刻方法相比，能够降低峰值温度，维持晶圆的温度是－35℃以下的极低温度状态。由此，能够在－35℃以下的极低温度下对晶圆W进行蚀刻，因此，能够将层叠膜的ER与单层膜的ER控制成大致相同，并且提高ER，提高生产率。
图5表示在以下的工艺条件下执行本实施方式的蚀刻方法时的结果。
·工艺条件
图5的(a)：比较例
下部电极温度：－60℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、连续波
图5的(b)：本实施方式的一个例子
下部电极温度：－60℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、连通5s/断开15s
反复次数：36次
图5的(c)：本实施方式的一个例子
下部电极温度：－60℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、连通5s/断开30s
反复次数：36次
图5的(a)与第2高频电力LF是连续波时的图4的线种F相对应。图5的(b)与第2高频电力LF是脉冲波时的图4的线种E相对应。图5的(c)与第2高频电力LF是脉冲波时的图4的线种D相对应。在图5的(a)～图5的(c)中，作为上述各工艺条件下的蚀刻结果的一个例子，示出了将层叠膜12和单层膜13蚀刻后的截面形状、蚀刻的深度(Depth)以及ER。
这样的话，在图5的(a)中，层叠膜12的ER成为单层膜13的ER的约2倍。另一方面，在本实施方式的蚀刻处理方法中，通过使第2高频电力LF反复连通·断开，第2高频电力被间歇地施加，从而在图5的(b)和图5的(c)中，单层膜13的ER与层叠膜12的ER大致相同。这样的话，在第2高频电力LF的断开时间抑制等离子体的生成，抑制来自等离子体的热量输入，从而能够将晶圆W的温度维持在－35℃以下的极低温度。其结果，能够将层叠膜12的ER与单层膜13的ER控制成大致相同，并且提高层叠膜12的ER和单层膜13的ER，能够使生产率提高。
此外，工艺条件中的、第2高频电力LF的断开时间比连通时间长即可。由此，能够抑制来自等离子体侧的热量输入，将晶圆W的温度维持在－35℃以下的极低温度。
此外，在第1实施方式中，仅控制了第2高频电源32的连通·断开，但并不限于此，也可以以间歇地施加的方式控制第1高频电源31和第2高频电源32。此时，也可以以使第1高频电源31和第2高频电源32的连通·断开同步的方式进行控制。
＜第2实施方式＞
[蚀刻处理]
接着，参照图6的流程图对第2实施方式的蚀刻处理的一个例子进行说明。此外，图6的蚀刻处理由图1所示的控制部50控制。
若开始图6的蚀刻处理方法，则首先，晶圆表面的温度被控制在－35℃以下的极低温度(步骤S10)。接着，含氢气体和含氟气体被向处理容器10内供给(步骤S12)。例如，供给氢(H2)气体以及四氟化碳(CF4)气体或含有这些气体的气体。
接着，控制第1高频电力HF和第2高频电力LF中的至少一者的占空比，从第1高频电源31输出第1高频电力HF，从第2高频电源32输出第2高频电力LF，对载置台17施加各高频电力。在图6的步骤S30中，作为其一个例子，将第2高频电力LF的占空比控制在50％以下，高速地反复进行第2高频电力LF的连通、断开，且一边输出连续波的第1高频电力HF一边对层叠膜12和单层膜13进行蚀刻(步骤S30)。在步骤S30的处理后，结束本处理。
也就是说，在第2实施方式的蚀刻处理中，在步骤S30中施加的第1高频电力HF和第2高频电力LF中的至少一者是脉冲波即可。例如，在第2高频电力LF是脉冲波时，如图6的框内所示，将第2高频电力LF的连通时间设为“Ton”，将第2高频电力LF的断开时间设为“Toff”。在该情况下，1/(Ton+Toff)的频率的第2高频电力的脉冲波被施加。另外，占空比以连通时间Ton相对于连通时间Ton以及断开时间Toff的总时间的比率、即、Ton/(Ton+Toff)表示。
然而，优选与第2高频电源的输出的停止同步地停止第1高频电源的输出。也就是说，此时，第1高频电力HF和第2高频电力LF均是脉冲波，第1高频电力HF的占空比和第2高频电力LF的占空比被控制成相同。由此，第1高频电力HF的连通时间和第2高频电力LF的连通时间成为相同的时间(Ton)，第1高频电力HF的断开时间和第2高频电力LF的断开时间成为相同的时间(Toff)。由此，能够使第2高频电源的输出和第1高频电源的输出高速地同步，使第2高频电源的输出的停止和第1高频电源的输出的停止高速地同步。
以上，根据第2实施方式的蚀刻方法，优选第1高频电力HF和第2高频电力LF这两者是脉冲波。另外，优选在第1高频电力HF和第2高频电力LF的至少一者中控制的占空比是50％以下。其原因在于，抑制来自等离子体的热量输入，将晶圆W的温度维持在－35℃以下的极低温度。
[蚀刻处理结果]
接着，参照图7对上述第2实施方式的蚀刻处理的结果进行说明。此外，为了获得图7的(a)～图7的(c)的蚀刻结果，下部电极的温度被控制成－70℃。图7表示在以下的工艺条件下执行了本实施方式的蚀刻方法时的结果。
工艺条件
图7的(a)：本实施方式
下部电极温度：－70℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、脉冲波占空比40％
(第1高频电力HF的实效值：1000W)
第2高频电力LF：12000W、脉冲波占空比40％
(第2高频电力LF的实效值：4800W)
图7的(b)：本实施方式
下部电极温度：－70℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、脉冲波占空比30％
(第1高频电力HF的实效值：750W)
第2高频电力LF：12000W、脉冲波占空比30％
(第2高频电力LF的实效值：3600W)
图7的(c)：本实施方式
下部电极温度：－70℃
气体：氢(H2)/四氟化碳(CF4)
第1高频电力HF：2500W、脉冲波占空比20％
(第1高频电力HF的实效值：500W)
第2高频电力LF：12000W、脉冲波占空比20％
(第2高频电力LF的实效值：2400W)
如图7的(a)～图7的(c)所示，可知：在本实施方式的蚀刻方法中，通过控制第1高频电力HF的占空比和第2高频电力LF的占空比，能够控制ER。在该结果中，在图7的(b)的占空比是30％的情况下，层叠膜12的ER和单层膜13的ER最接近，适于对层叠膜12和单层膜13同时进行加工之际。在图7的(a)的占空比是40％的情况下，层叠膜12的ER变得比单层膜13的ER高。相反，在图7的(c)的占空比是20％的情况下，单层膜13的ER变得比层叠膜12的ER高。
根据第2实施方式的蚀刻方法，通过将第1高频电力HF以及第2高频电力LF这两者的连通时间和断开时间高速地切换，能够在断开时间抑制来自等离子体的热量输入。由此，能够抑制晶圆W的温度上升而将晶圆W维持在－35℃以下的极低温度。尤其是，根据第2实施方式的蚀刻方法，通过占空比的控制，能够将层叠膜12的ER和单层膜13的ER容易地控制成大致相同。另外，通过提高层叠膜12的ER和单层膜13的ER，能够使生产率提高。
不过，优选第1高频电力HF的占空比以及第2高频电力LF的占空比是50％以下。由此，通过进行连通时间(Ton)比断开时间(Toff)短的间歇蚀刻，能够将晶圆W的温度可靠地维持在－35℃以下的极低温度，提高层叠膜12的ER和单层膜13的ER，且将层叠膜12的ER和单层膜13的ER控制成大致相同。
另外，既可以使第1高频电力HF的占空比和第2高频电力LF的占空比同步地控制，也可以对第1高频电力HF或第2高频电力LF中的任一者的占空比进行控制。在该情况下，也优选将第1高频电力HF或第2高频电力LF中的任一者的占空比控制在50％以下。由此，能够将晶圆W的温度维持在－35℃以下的极低温度，将层叠膜12的ER和单层膜13的ER控制成大致相同，并且能够提高层叠膜12的ER和单层膜13的ER。
例如，在上述实施方式中，作为含氢气体、列举氢气为例，作为含氟气体、列举四氟化碳气体为例来进行了说明。然而，含氢气体并不限于氢(H2)气体，含有甲烷(CH4)气体、一氟甲烷(CH3F)气体、二氟甲烷(CH2F2)气体以及三氟甲烷(CHF3)气体的至少任一气体即可。另外，含氟气体并不限于四氟化碳(CF4)气体，也可以是C4F6(六氟1，3丁二烯)气体、C4F8(八氟环丁烷)气体、C3F8(全氟丙烷)气体、三氟化氮(NF3)气体、SF6(六氟化硫)气体。
＜第3实施方式＞
根据以上说明了的第1实施方式的蚀刻方法，在间歇地施加第1高频电源31和第2高频电源32之际，能够同步地控制第1高频电源31以及第2高频电源32的连通·断开。另外，根据第2实施方式的蚀刻方法，如图8的(a)的同步脉冲(sync-pulse)所示，在高速地切换第1高频电源31以及第2高频电源32的连通·断开之际，控制其脉冲波的占空比。
与此相对，在第3实施方式的蚀刻方法中，如图8的(b)的高级脉冲(advanced-pulse)所示，替代与第2高频电源32的输出的停止同步地完全断开第1高频电源31的输出，而缩小其输出。在图8的(b)中，将第2工序中的输出功率记载为100W，但输出功率值并不限于此，比第1工序中的输出功率值小即可。
这样，在第3实施方式的蚀刻方法中，使第1高频电源31的输出与第2高频电源32的输出的停止同步地缩小，通过进行不完全地断开的控制，在图8的(b)所示的第2工序中，等离子体也激发，因此，与图8的(a)所示的第2工序相比，基于离子的各向异性的堆积物附着于孔的侧面。由此，在本实施方式的蚀刻方法中，与第1实施方式以及第2实施方式的蚀刻方法相比，能够进一步提高蚀刻形状的控制性。此外，在第3实施方式中，第1工序和第2工序也被反复进行多次，第1工序被控制成比第2工序的时间短的时间。
以下，对本实施方式的蚀刻方法的结果的一个例子进行说明。图9表示在以下的工艺条件下执行了本实施方式的蚀刻方法时的结果。
·工艺条件
下部电极温度：－70℃
气体：氢(H2)/四氟化碳(CF4)/三氟甲烷(CHF3)/三氟化氮(NF3)/八氟环丁烷(C4F8)
第1高频电力HF：2500W、脉冲波占空比20％
(第1高频电力HF的实效值：500W)
第2高频电力LF：12000W、脉冲波占空比20％
(第2高频电力LF的实效值：2400W)
图9的(a)表示利用第2实施方式的蚀刻方法(sync-pulse)蚀刻了的孔的蚀刻形状的一个例子，是与图7的(c)所示的蚀刻结果相同的图。与此相对，图9的(b)表示利用本实施方式的蚀刻方法(advanced-pulse)蚀刻了的孔的蚀刻形状的一个例子。
根据其结果，控制第1高频电力HF的占空比和第2高频电力LF的占空比，与第2高频电源32的输出的停止同步地高速控制第1高频电源31的输出，但并不完全断开。由此，能够进一步提高蚀刻形状的控制性。另外，可知：蚀刻速度(ER)以及蚀刻的深度(Depth)能够与第2实施方式的蚀刻方法的情况同等地控制。
如以上说明那样，在本实施方式的蚀刻方法中，使第1高频电源31的输出与第2高频电源32的输出的停止同步地缩小，但通过进行不完全断开的控制，能够进一步提高蚀刻形状的控制性。
此外，在第3实施方式中，在图9所示的实验中，供给了氢(H2)/四氟化碳(CF4)/三氟甲烷(CHF3)/三氟化氮(NF3)/八氟环丁烷(C4F8)的混合气体。然而，对于第3实施方式的蚀刻方法所使用的气体，使用含氢气体以及含氟气体或含有这些气体的混合气体即可。
另外，在第3实施方式中，第1工序的时间也优选是第2工序的时间的1/3以下。另外，对于第3实施方式的蚀刻方法，也可以采用如第1实施方式那样使第1高频电源31以及第2高频电源32以几秒～几十秒单位进行连通·断开的间歇蚀刻和如第2实施方式那样控制占空比的蚀刻中的任一者。
例如，在第1实施方式的蚀刻方法的间歇蚀刻中，在第2工序中使第1高频电源31的输出与第2高频电源32的输出的停止同步地缩小，但通过进行不完全断开的控制，能够提高蚀刻形状的控制性。此时，也可以是，在仅停止第2高频电源32的控制中使第1高频电源31的输出与第2高频电源32的输出的停止同步地缩小，进行不完全断开的控制。
另外，例如，在采用第2实施方式的对占空比进行控制的蚀刻的情况下，优选第3实施方式中的占空比与第2实施方式的情况同样地是50％以下。另外，优选的是，对第1高频电源31以及第2高频电源32进行控制的占空比是相同的。
另外，也可以是，在第3实施方式中，在第2工序中，在使第1高频电源31以及第2高频电源32连通·断开时，也可以以混合第1控制和第2控制的方式进行控制，在该第1控制中，第1高频电源31以及第2高频电源均完全停止，在该第2控制中，使第1高频电源31的输出与第2高频电源32的输出的停止同步地缩小，但不完全断开。
而且，也可以对上部电极施加直流电压(DC)。在该情况下，也可以是，与第1工序相比，在第2工序中施加的直流电压较高。
以上，利用上述实施方式说明了蚀刻方法，但本发明的蚀刻方法并不限定于上述实施方式，能够在本发明的范围内进行各种变形和改良。上述多个实施方式所记载的技术特征能够在不矛盾的范围内组合。
另外，本发明的蚀刻装置不仅适用于电容耦合型等离子体(CCP：CapacitivelyCoupled Plasma)装置，也能够适用于其他等离子体处理装置。作为其他等离子体处理装置，也可以是感应耦合型等离子体(ICP：Inductively Coupled Plasma)、使用了径向线缝隙天线的等离子体处理装置、螺旋波激励型等离子体(HWP：Helicon Wave Plasma)装置、电子回旋谐振等离子体(ECR：Electron Cyclotron Resonance Plasma)装置等。
在本说明书中，作为蚀刻对象，对半导体晶圆W进行了说明，但也可以是LCD(Liquid Crystal Display，液晶显示器)、FPD(Flat Panel Display，平板显示器)等所使用的各种基板、光掩模、CD基板、印刷基板等。

Claims (13)

1.一种蚀刻方法，其具有如下工序：
第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；
第2工序，在该第2工序中，停止所述第2高频电源的输出，
反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。
2.根据权利要求1所述的蚀刻方法，其中，
在所述第2工序中，与所述第2高频电源的输出的停止同步地使所述第1高频电源的输出停止。
3.根据权利要求1或2所述的蚀刻方法，其中，
所述第1工序的时间是所述第2工序的时间的1/3以下。
4.一种蚀刻方法，其中，
在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻，
所述第1高频的电力和所述第2高频的电力中的任一者是脉冲波，控制所述脉冲波的占空比。
5.根据权利要求4所述的蚀刻方法，其中，
控制的所述占空比是50％以下。
6.根据权利要求5所述的蚀刻方法，其中，
所述第1高频的电力和所述第2高频的电力是脉冲波，
所述第1高频的电力以及所述第2高频的电力的所述占空比相同。
7.根据权利要求1～6中的任一项所述的蚀刻方法，其中，
含氢气体是氢气即H2气体，含氟气体是四氟化碳气体即CF4气体。
8.一种蚀刻方法，其具有如下工序：
第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；
和第2工序，在该第2工序中，停止所述第2高频电源的输出，
在所述第2工序中，以与所述第2高频电源的输出的停止同步地缩小所述第1高频电源的输出的方式进行控制，
反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。
9.根据权利要求8所述的蚀刻方法，其中，
所述第1工序的时间是所述第2工序的时间的1/3以下。
10.一种蚀刻方法，其中，
在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻，
所述第1高频的电力和所述第2高频的电力是脉冲波，
控制所述脉冲波的占空比，
以与所述第2高频电源的输出的停止同步地缩小所述第1高频电源的输出的方式进行控制。
11.根据权利要求10所述的蚀刻方法，其中，
控制的所述占空比是50％以下。
12.根据权利要求11所述的蚀刻方法，其中，
所述第1高频的电力以及所述第2高频的电力的所述占空比相同。
13.根据权利要求8～12中任一项所述的蚀刻方法，其中，
含氢气体是氢气即H2气体，含氟气体是四氟化碳气体即CF4气体。
CN201611165712.4A 2015-12-18 2016-12-16 蚀刻方法 Active CN106952798B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-247568 2015-12-18
JP2015247568 2015-12-18
JP2016110071A JP6498152B2 (ja) 2015-12-18 2016-06-01 エッチング方法
JP2016-110071 2016-06-01

Publications (2)

Publication Number Publication Date
CN106952798A true CN106952798A (zh) 2017-07-14
CN106952798B CN106952798B (zh) 2019-01-18

Family

ID=59234560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611165712.4A Active CN106952798B (zh) 2015-12-18 2016-12-16 蚀刻方法

Country Status (5)

Country Link
JP (1) JP6498152B2 (zh)
KR (1) KR102100011B1 (zh)
CN (1) CN106952798B (zh)
SG (1) SG10201610489WA (zh)
TW (1) TWI723096B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019056622A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
US10340387B2 (en) 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
CN111584360A (zh) * 2019-02-18 2020-08-25 东京毅力科创株式会社 蚀刻方法
CN111916350A (zh) * 2017-08-23 2020-11-10 东京毅力科创株式会社 蚀刻方法和蚀刻处理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11651969B2 (en) 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080110859A1 (en) * 2006-10-06 2008-05-15 Tokyo Electron Limited Plasma etching apparatus and method
CN101370349A (zh) * 2007-08-17 2009-02-18 东京毅力科创株式会社 等离子体处理装置、等离子体处理方法和存储介质
CN102169823A (zh) * 2010-02-05 2011-08-31 东京毅力科创株式会社 半导体装置的制造方法和等离子体蚀刻装置
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104927B2 (ja) 1985-08-30 1995-11-13 キヤノン株式会社 画像処理装置
JPH0722393A (ja) 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH0722149A (ja) 1993-06-28 1995-01-24 Yazaki Corp 電線の接続装置及び接続方法
JP2956524B2 (ja) 1995-04-24 1999-10-04 日本電気株式会社 エッチング方法
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6277004B2 (ja) * 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080110859A1 (en) * 2006-10-06 2008-05-15 Tokyo Electron Limited Plasma etching apparatus and method
CN101370349A (zh) * 2007-08-17 2009-02-18 东京毅力科创株式会社 等离子体处理装置、等离子体处理方法和存储介质
CN102169823A (zh) * 2010-02-05 2011-08-31 东京毅力科创株式会社 半导体装置的制造方法和等离子体蚀刻装置
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916350A (zh) * 2017-08-23 2020-11-10 东京毅力科创株式会社 蚀刻方法和蚀刻处理装置
CN111916350B (zh) * 2017-08-23 2023-12-26 东京毅力科创株式会社 蚀刻方法和蚀刻处理装置
WO2019056622A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
US10340387B2 (en) 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
CN111584360A (zh) * 2019-02-18 2020-08-25 东京毅力科创株式会社 蚀刻方法
CN111584360B (zh) * 2019-02-18 2024-04-19 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
KR20170073504A (ko) 2017-06-28
TWI723096B (zh) 2021-04-01
JP2017118091A (ja) 2017-06-29
TW201727738A (zh) 2017-08-01
CN106952798B (zh) 2019-01-18
SG10201610489WA (en) 2017-07-28
JP6498152B2 (ja) 2019-04-10
KR102100011B1 (ko) 2020-04-10

Similar Documents

Publication Publication Date Title
CN106952798B (zh) 蚀刻方法
US10381237B2 (en) Etching method
CN106992121B (zh) 等离子体蚀刻方法
CN106067418B (zh) 蚀刻处理方法
CN107039229B (zh) 蚀刻方法
US20200321200A1 (en) Plasma processing method including cleaning of inside of chamber main body of plasma processing apparatus
KR101807558B1 (ko) 기판 처리 방법
US7416677B2 (en) Exhaust assembly for plasma processing system and method
JP3920015B2 (ja) Ｓｉ基板の加工方法
CN106252189B (zh) 温度控制方法和等离子体处理装置
US20100003827A1 (en) Method and device for etching a substrate by means of plasma
JP2002270576A (ja) プラズマ処理装置およびプラズマ処理方法
WO2008016747A2 (en) Method and system for controlling the uniformity of a ballistic electron beam by rf modulation
JPH03218627A (ja) プラズマエッチング方法及び装置
US20200357658A1 (en) Etching apparatus and etching method
CN105719930B (zh) 等离子体蚀刻方法
JP4672318B2 (ja) エッチング方法
JP2020136669A (ja) エッチング方法
JP2012227334A (ja) プラズマ処理方法
KR102163252B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP5918886B2 (ja) プラズマ処理方法
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JPH05160112A (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant