CN107039229B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN107039229B
CN107039229B CN201611165711.XA CN201611165711A CN107039229B CN 107039229 B CN107039229 B CN 107039229B CN 201611165711 A CN201611165711 A CN 201611165711A CN 107039229 B CN107039229 B CN 107039229B
Authority
CN
China
Prior art keywords
gas
fluoro
plasma
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611165711.XA
Other languages
English (en)
Other versions
CN107039229A (zh
Inventor
高岛隆一
后平拓
大矢欣伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107039229A publication Critical patent/CN107039229A/zh
Application granted granted Critical
Publication of CN107039229B publication Critical patent/CN107039229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明可提供一种蚀刻方法。其目的在于一边对掩模膜的正面开口的形状进行调整一边进行蚀刻。一种蚀刻方法，其是如下方法：利用等离子体生成用的高频电力从含有含氢气体以及含氟气体的气体生成等离子体，利用所生成的等离子体对氧化硅膜进行蚀刻，其中，所述含氟气体含有氢氟碳化合物气体，从所述氢氟碳化合物气体生成的自由基的附着系数比从四氟化碳(CF4)生成的自由基的附着系数大。

Description

蚀刻方法
技术领域
本发明涉及蚀刻方法。
背景技术
提出了在低温区域中使用了含有CH2F2气体的蚀刻气体的氧化硅膜等的蚀刻方法(例如，参照专利文献1)。在专利文献1中记载有利用所公开的蚀刻气体形成高深径比的接触孔等图案。
另外，提出了如下方法：使含有氢气、溴化氢气以及三氟化氮气体、并且、含有碳化氢气体、氟碳化合物气体以及氢氟碳化合物气体中的至少任一者的气体激励，对多层膜从其表面到层叠方向的中途位置进行蚀刻而形成孔(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2015－159308号公报
专利文献2：日本特开2015－153941号公报
发明内容
发明要解决的问题
然而，在专利文献1和专利文献2中，并未着眼于如下内容：选择恰当的气体的组合来进行使在等离子体蚀刻中产生的反应产物附着于掩模膜的哪个位置的控制。因而，在专利文献1和专利文献2中，难以通过向蚀刻气体添加的气体来进行使反应产物堆积于掩模膜的哪个位置的控制。
针对上述课题，在一方面，本发明的目的在于一边对掩模膜的正面开口(日文：間口)的形状进行调整一边进行蚀刻。
用于解决问题的方案
为了解决上述问题，根据一技术方案，可提供一种蚀刻方法，其是如下方法：利用等离子体生成用的高频电力从含有含氢气体以及含氟气体的气体生成等离子体，利用所生成的等离子体对氧化硅膜进行蚀刻，在该蚀刻方法中，所述含氟气体含有氢氟碳化合物气体，从所述氢氟碳化合物气体生成的自由基的附着系数比从四氟化碳(CF4)生成的自由基的附着系数大。
发明的效果
根据一方面，能够一边对掩模膜的正面开口的形状进行调整一边进行蚀刻。
附图说明
图1是表示一实施方式的蚀刻装置的纵截面的图。
图2是表示基于H2以及CF4的氧化硅膜的蚀刻结果的一个例子的图。
图3是表示一实施方式的基于H2以及CHF3的氧化硅膜的蚀刻结果的一个例子的图。
图4是表示一实施方式的基于H2以及CH2F2的氧化硅膜的蚀刻结果的一个例子的图。
图5是表示一实施方式的基于H2以及CH3F的氧化硅膜的蚀刻结果的一个例子的图。
图6是表示一实施方式的使CF4或CH2F2的流量恒定、使氢的流量变动时的掩模选择比的一个例子的图。
图7是表示利用一实施方式的蚀刻方法形成的正面开口的形状的一个例子的图。
图8是表示利用一实施方式的蚀刻方法形成的正面开口的形状的控制的一个例子的图。
附图标记说明
1、蚀刻装置；10、处理容器；31、第1高频电源；32、第2高频电源；17、载置台；71、冷却单元；180、掩模膜；190、氮化硅(SiN)膜；200、氧化硅(SiO2)膜；HF、第1高频电力；LF、第2高频电力。
具体实施方式
以下，参照附图对用于实施本发明的方式进行说明。此外，在本说明书和附图中，对实质上相同的构成标注相同的附图标记，从而省略重复的说明。
[蚀刻装置的整体结构]
首先，基于图1对本发明的一实施方式的蚀刻装置进行说明。图1是表示本实施方式的蚀刻装置的纵截面的一个例子的图。
蚀刻装置1具有由例如表面被铝阳极化处理(阳极氧化处理)的铝构成的圆筒形的处理容器10。处理容器10被接地。
在处理容器10的内部设有载置台17。载置台17由例如铝(Al)、钛(Ti)、碳化硅(SiC)等材质形成，经由绝缘性的保持部14支承于支承部16。由此，载置台17设置于处理容器10的底部。
在处理容器10的底部设有排气管26，排气管26与排气装置28连接。排气装置28包括涡轮分子泵、干泵等真空泵，将处理容器10内的处理空间减压到预定的真空度，并且将处理容器10内的气体向排气路径20和排气口24引导并排出。在排气路径20上安装有用于对气体的流动进行控制的挡板22。
在处理容器10的侧壁设有闸阀30。可利用闸阀30的开闭相对于处理容器10进行晶圆W的输入和输出。
载置台17经由匹配器33与用于生成等离子体的第1高频电源31连接，经由匹配器34与用于向晶圆W吸引等离子体中的离子的第2高频电源32连接。例如，第1高频电源31对载置台17施加适于在处理容器10内生成等离子体的第1频率、例如60MHz的第1高频电力HF(等离子体生成用的高频电力)。第2高频电源32对载置台17施加适于向载置台17上的晶圆W吸引等离子体中的离子的比第1频率低的第2频率、例如13.56MHz的第2高频电力LF(偏压产生用的高频电力)。这样一来，载置台17载置晶圆W，并且具有作为下部电极的功能。
在载置台17的上表面设有用于以静电吸附力保持晶圆W的静电卡盘40。静电卡盘40是将由导电膜构成的电极40a夹入一对绝缘层40b(或绝缘片)之间而成的，直流电压源42经由开关43与电极40a连接。静电卡盘40在来自直流电压源42的电压的作用下利用库仑力将晶圆W吸附保持于静电卡盘上。在静电卡盘40设有温度传感器77，对静电卡盘40的温度进行测定。由此，静电卡盘40上的晶圆W的温度被测定。
在静电卡盘40的周缘部处以包围载置台17的周围的方式配置有聚焦环18。聚焦环18由例如硅、石英形成。聚焦环18以提高蚀刻的面内均匀性的方式发挥作用。
气体喷头38作为接地电位的上部电极设于处理容器10的顶部。由此，从第1高频电源31输出的第1高频电力HF以电容式施加于载置台17与气体喷头38之间。
气体喷头38包括具有许多透气孔56a的电极板56和将电极板56支承成能够装卸的电极支承体58。气体供给源62经由气体供给配管64从气体导入口60a向气体喷头38内供给处理气体。处理气体在气体扩散室57内扩散，从许多透气孔56a向处理容器10内导入。在处理容器10的周围配置有呈环状或同心圆状延伸的磁体66，在磁力的作用下对在上部电极与下部电极之间的等离子体生成空间生成的等离子体进行控制。
在静电卡盘40中埋入有加热器75。加热器75也可以替代埋入静电卡盘40内而粘贴于静电卡盘40的背面。从交流电源44输出来的电流可经由供电线向加热器75供给。由此，加热器75对载置台17进行加热。
在载置台17的内部形成有制冷剂管70。从冷却单元71供给来的制冷剂(以下也称为“热介质(Brine)”。)在制冷剂管70和制冷剂循环管73中循环，对载置台17进行冷却。
根据该结构，载置台17被加热器75加热，并且由于预定温度的热介质在载置台17内的制冷剂管70流动，而载置台17被冷却。由此，晶圆W被调整成所期望的温度。另外，可经由传热气体供给管线72将氦(He)气体等传热气体向静电卡盘40的上表面与晶圆W的背面之间供给。
控制部50具有CPU51、ROM(Read Only Memory，只读存储器)52、RAM(RandomAccess Memory，随机存取存储器)53和HDD(Hard Disk Drive，硬盘驱动器)54。CPU51按照被设定成在ROM52、RAM53或HDD54的记录部中记录的制程的顺序进行等离子体蚀刻等蚀刻。另外，在记录部记录后述的数据表等各种数据。控制部50对基于加热器75的加热机构的温度、基于热介质的冷却机构的温度进行控制。
在利用在处理容器10内生成的等离子体进行蚀刻之际，对闸阀30的开闭进行控制，晶圆W向处理容器10内输入，载置于静电卡盘40上。闸阀30在输入晶圆W后关闭。处理容器10内的压力被排气装置28减压成设定值。通过使来自直流电压源42的电压施加于静电卡盘40的电极40a，晶圆W静电吸附于静电卡盘40上。
接下来，预定的气体从气体喷头38呈喷淋状向处理容器10内导入，预定功率的等离子体生成用的第1高频电力HF被施加于载置台17。所导入的气体在第1高频电力HF的作用下电离和离解，从而生成等离子体，在等离子体的作用下，对晶圆W实施等离子体蚀刻。为了向晶圆W吸引等离子体中的离子，也可以对载置台17施加偏压产生用的第2高频电力LF。在等离子体蚀刻结束后，晶圆W被从处理容器10输出。
[蚀刻方法]
接着，说明使用该结构的蚀刻装置1来对晶圆W进行蚀刻的蚀刻方法的一实施方式。具体而言，如在图2～图5的最左侧表示层叠膜的初始状态那样，在晶圆W上层叠有作为蚀刻对象膜的氧化硅(SiO2)膜200、氮化硅(SiN)膜190、多晶硅的掩模膜180。若对氧化硅膜200的蚀刻速度(以下也标记为“ER”。)变高，则对掩模膜180的蚀刻速度降低，因此，掩模膜和作为被蚀刻膜的氧化硅膜的选择比(以下，记为“掩模选择比”)得以提高，能够在氧化硅膜200形成高深径比的孔等。此时，通过对掩模膜180的形状进行控制，能够使氧化硅膜200的蚀刻形状良好。
因此，在本实施方式的蚀刻方法中，一边对掩模膜的正面开口的形状进行调整一边进行蚀刻。此时，通过将冷却单元的设定温度设定成－60℃以下，从而将晶圆W的温度控制成－35℃以下，在极低温度环境中以高蚀刻速度对氧化硅膜200进行蚀刻。晶圆W是例如硅晶圆。掩模膜180优选是例如多晶硅、钨(W)，也可以是有机膜、非结晶形碳膜、氮化钛膜。
＜工艺条件1(图2的情况)＞
冷却单元的设定温度：－60℃
气体：氢气(H2)/四氟化碳(CF4)
气体流量：H2变动/CF4恒定
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、脉冲波(频率5kHz)占空比50％
(第2高频电力LF的实效值：2000W)
按照工艺条件1，从H2气体以及CF4气体生成等离子体，利用所生成的等离子体隔着掩模膜180以及氮化硅膜190对氧化硅膜200进行了蚀刻。此时，将CF4气体的流量控制成恒定，将H2气体控制成：在图2的(a)中是0sccm，在图2的(b)中是50sccm，在图2的(c)中是100sccm，在图2的(d)中是150sccm，在图2的(e)中是300sccm。
其结果，对于掩模选择比，在图2的(a)中是1.0，在图2的(b)中是9.0，在图2的(c)中是6.9，在图2的(d)中是8.0，在图2的(e)中是4.1。根据该结果可知：与没有含有含氢气体的情况相比，含氟气体中含有H2气体等含氢气体的做法的掩模选择比得以提高。
＜工艺条件2(图3的情况)＞
冷却单元的设定温度：－60℃
气体：氢气(H2)/三氟甲烷(CHF3)
气体流量：H2变动/CHF3恒定
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、脉冲波(频率5kHz)占空比50％
(第2高频电力LF的实效值：2000W)
按照工艺条件2，从H2气体以及CHF3气体生成等离子体，利用所生成的等离子体隔着掩模膜180以及氮化硅膜190对氧化硅膜200进行了蚀刻。此时，将CHF3气体的流量控制成恒定，将H2气体控制成：在图3的(a)中是0sccm，在图3的(b)中是25sccm，在图3的(c)中是50sccm，在图3的(d)中是100sccm。
其结果，对于掩模选择比，在图3的(a)中是9.7，在图3的(b)中是16.9，在图3的(c)中是12.8，在图3的(d)中是9.5。根据该结果可知：通过将蚀刻气体从H2以及CF4气体变成H2以及CHF3气体，在蚀刻中生成的反应产物堆积于掩模膜180的量变得更多，氧化硅膜200的蚀刻中的掩模选择比得以提高。
＜工艺条件3(图4的情况)＞
冷却单元的设定温度：－60℃
气体：氢气(H2)/二氟甲烷(CH2F2)
气体流量：H2变动/CH2F2恒定
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、脉冲波(频率5kHz)占空比50％
(第2高频电力LF的实效值：2000W)
按照工艺条件3，从H2气体以及CH2F2气体生成等离子体，利用所生成的等离子体隔着掩模膜180以及氮化硅膜190对氧化硅膜200进行了蚀刻。此时，将CH2F2气体的流量控制成恒定，将H2气体控制成：在图4的(a)中是0sccm，在图4的(b)中是50sccm，在图4的(c)中是100sccm，在图4的(d)中是200sccm。
其结果，在图4的(a)中，在蚀刻中不除掉掩模，掩模选择比变成无限大。在图4的(b)中是22.7，在图4的(c)中是20.6，在图4的(d)中是26.2。根据该结果可知：通过将蚀刻气体从H2气体以及CF4气体变成H2气体以及CH2F2气体，在对氧化硅膜200进行蚀刻之际的掩模选择比得以提高。
·工艺条件4(图5的情况)
冷却单元的设定温度：－60℃
气体：氢气(H2)/一氟甲烷(CH3F)
气体流量：H2变动/CH3F恒定
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、脉冲波(频率5kHz)占空比50％
(第2高频电力LF的实效值：2000W)
按照工艺条件4，从H2气体以及CH3F气体生成等离子体，利用所生成的等离子体隔着掩模膜180以及氮化硅膜190对氧化硅膜200进行了蚀刻。此时，将CH3F气体的流量控制成恒定，将H2气体控制成：在图5的(a)中是0sccm，在图5的(b)中是25sccm，在图5的(c)中是50sccm，在图5的(d)中是100sccm。
其结果，对于掩模选择比，在图5的(a)中是18.0，在图5的(b)中是13.7，在图5的(c)中是12.9，在图5的(d)中是21.8。根据该结果可知：通过将蚀刻气体从H2气体以及CF4气体变成H2气体以及CH3F气体，对氧化硅膜200进行蚀刻之际的掩模选择比得以提高。
根据以上内容可知：在掩模膜180使用了多晶硅的情况下，通过向含氢气体以及含氟气体的蚀刻气体添加CHF3气体、CH2F2气体、CH3F气体中的至少任一者，与供给H2以及CF4气体来进行了等离子体处理时相比，能够提高掩模选择比。例如，通过向H2气体以及CF4气体的蚀刻气体添加CHF3气体、CH2F2气体、CH3F气体中的至少任一者，从而使掩模选择比为5以上，优选的是，能够使掩模选择比为9以上。
另外，在本实施方式的蚀刻方法中，作为含氢气体的一个例子，供给H2气体，作为含氟气体的一个例子，供给CF4气体。基于气体所含有的H2气体的氧化硅膜的蚀刻的结果，H2O作为反应产物而产生。根据一般的蒸气压曲线，H2O的饱和蒸气压较低。蒸气压曲线上处于液体和气体混在一起的状态。因而，若将冷却单元的设定温度设为－60℃左右的极低温度，认为氧化硅膜的表面的H2O饱和而以一定程度液体的状态存在。存在于氧化硅膜的表面的液体除了含有作为反应产物的水之外，还含有从CF4气体反应而生成的HF系自由基。因此，利用HF系自由基和水产生氢氟酸(HF)。由此，认为：在氧化硅膜的表面上主要基于化学反应的蚀刻被溶于水的氢氟酸促进，蚀刻速度异常地上升。因而，在本实施方式的蚀刻方法中，即使向H2气体以及CF4气体添加CHF3气体、CH2F2气体、CH3F气体中的至少任一者来进行蚀刻，也不会阻碍氧化硅膜200的蚀刻。也就是说，在本实施方式的蚀刻方法中，在将晶圆W的温度控制成－35℃以下的极低温度环境中，由于在氧化硅膜200的表面存在的氢氟酸的液体的作用，氧化硅膜200的蚀刻被促进，能够将蚀刻速度维持得较高。
此外，在上述工艺条件1～4中，第2高频电力LF以脉冲波输出。将此时的第2高频电力LF的连通时间设为“Ton”，将第2高频电力LF的断开时间设为“Toff”。在该情况下，1/(Ton+Toff)的频率的第2高频电力的脉冲波被施加。另外，对于占空比，以连通时间Ton相对于连通时间Ton和断开时间Toff的总时间的比率、即、Ton/(Ton+Toff)表示。
根据上述蚀刻结果，通过使第2高频电力LF以脉冲波输出，在第2高频电力LF的断开时间Toff抑制来自等离子体的热量输入，由此，能够抑制晶圆W的温度上升来提高温度控制性。其结果，能够将晶圆W的温度控制在－35℃以下，在极低温度环境中以高蚀刻速度对氧化硅膜200进行蚀刻。
此外，也可以是，不仅第2高频电力LF以脉冲波输出，第1高频电力HF以脉冲波输出。另外，也可以不施加第2高频电力LF而仅施加第1高频电力HF。在没有施加第2高频电力LF的情况下，偏压产生用的高频电力断开，能够促进反应产物向针对氧化硅膜200的蚀刻的掩模膜180的堆积。
[掩模膜使用了钨W的情况的蚀刻结果]
接着，对掩模膜180使用了钨W替代多晶硅时的掩模选择比进行说明。在本实施方式中，对钨W的覆盖层(W Blanket)和氧化硅膜200进行蚀刻。将氧化硅膜200的蚀刻速度(OxER)表示在图6的(a)和图6的(b)的左方的纵轴。另外，将钨W的覆盖层的蚀刻速度(WBlanket ER)表示在图6的(a)和图6的(b)的右方的纵轴。图6的(a)的横轴表示将CF4气体的流量控制成恒定、使H2气体变动时的H2气体的流量。图6的(b)的横轴表示将CH2F2气体的流量控制成恒定、使H2气体变动时的H2气体的流量。气体以外的工艺条件如以下那样。
冷却单元的设定温度：－60℃
第1高频电力HF：2500W、连续波
第2高频电力LF：4000W、脉冲波(频率5kHz)占空比50％
(第2高频电力LF的实效值：2000W)
若对图6的(a)蚀刻的结果和图6的(b)的蚀刻的结果进行比较，则即使使用CF4气体和CH2F2气体中的任一气体，且即使H2气体的流量变动，也能够使钨W的覆盖层的蚀刻速度相对于氧化硅膜200的蚀刻速度足够低。在图6的(b)的蚀刻结果中，在蚀刻气体使用含有H2气体以及CH2F2气体的气体、掩模膜180使用了钨W的情况下，能够获得较高的掩模选择比(10以上)。
[氧化硅膜的正面开口的形状的控制]
接着，参照图7说明基于氢氟碳化合物气体的氧化硅膜200的正面开口的形状的控制。在图7的最左侧表示氧化硅膜200的初始状态。在氧化硅膜200之上没有掩模膜。处于在氧化硅膜200形成有孔的状态。工艺条件如以下那样。
气体：图7的(a)H2/CF4
图7的(b)H2/CH2F2
第1高频电力HF：2500W、连续波
第2高频电力LF：不施加
以上的工艺条件中，进行了蚀刻，结果可知：反应产物逐渐堆积在氧化硅膜200上。在图7的(a)中，可知：在经过时间t1后堆积了的反应产物202上，在进一步经过时间t2后(t2＞t1)堆积了更多的反应产物202。
在图7的(b)中也同样地可知：在经过时间t3(t3＜t1)后，在堆积的反应产物203上，在进一步经过时间t4后(t4＞t3、t4＜t2)，堆积了更多的反应产物203。另外，可知：图7的(a)所示的反应产物202的形状与图7的(b)所示的反应产物203的形状不同。具体而言，可知：在反应产物203上形成的孔的最窄的部分wd1位于比在反应产物202形成的孔的最窄的部分wd2靠上部的位置，堆积在比反应产物202靠顶侧的位置。
而且，在图7的(a)和图7的(b)中，示出了反应产物202、203的高度变得相同时的膜的截面，但反应产物203的堆积速度比反应产物202的堆积速度快。
反应产物202是从向处理容器10供给的H2气体以及CF4气体中的、CF4气体生成的等离子体中的CF3自由基(CF3＊)堆积而成的。另一方面，反应产物203是从H2气体以及CH2F2气体中的、CH2F2气体生成的等离子体中的CH2F自由基(CH2F＊)、CHF2自由基(CHF2＊)堆积而成的。
CF3自由基的附着系数比CH2F自由基以及CHF2自由基的附着系数小。因而，附着系数较小的CF3自由基飞到并附着于孔的里部的概率较高。另一方面，附着系数较大的CH2F自由基和CHF2自由基在孔的跟前侧附着于孔的壁面、反应产物的上表面等的概率较高。其结果，反应产物202与反应产物203相比易于堆积于孔的正面开口的里侧的壁面，反应产物203与反应产物202相比易于堆积于靠近孔的正面开口的壁面、堆积物的上部。
另外，CH2F自由基以及CHF2自由基的附着系数比CF3自由基的附着系数大，因此，反应产物203的堆积速度变得比反应产物202的堆积速度快。其结果，供给了H2气体和CH2F2气体时所生成的反应产物203的掩模选择比相比于供给了H2气体和CF4气体时所生成的反应产物202的掩模选择比得以提高。此外，供给了H2气体和CH2F2气体时所生成的反应产物203与供给了H2气体和CF4气体时所生成的反应产物202相比，易于堆积于靠近孔的正面开口的壁面、堆积物的上部。因此，能够将所堆积的反应产物203的孔形状控制得比反应产物202的孔形状更垂直(参照图7的(c))。
根据以上内容，在本实施方式的蚀刻方法中，利用等离子体生成用的第1高频电力HF从H2气体、CF4气体以及CH2F2气体生成等离子体，利用所生成的等离子体对氧化硅膜进行蚀刻。据此，从CH2F2气体生成的自由基的附着系数比从CF4气体生成的自由基的附着系数大。因此，通过对CH2F2气体的相对于CF4气体的流量等进行控制，能够对堆积于掩模膜180的反应产物203的形状进行控制。由此，通过一边对掩模膜180的正面开口的形状进行微调整一边进行蚀刻，能够使氧化硅膜200的蚀刻形状更加垂直。
[氢氟碳化合物气体的种类]
在本实施方式的蚀刻方法中，与H2气体和CF4气体一起供给的气体并不限于CH2F2气体，也可以是其他氢氟碳化合物气体。不过，需要使得从氢氟碳化合物气体生成的自由基的附着系数比从含氟气体生成的自由基的附着系数大。
例如，在本实施方式的蚀刻方法中，使用3种以上的气体，向H2气体以及CF4气体的蚀刻气体添加的氢氟碳化合物气体也可以是CH2F2气体、CH3F气体以及CHF3气体中的至少任一者。也可以将向H2气体以及CF4气体添加的氢氟碳化合物气体的种类设为两种以上。通过对所添加的多个氢氟碳化合物气体各自的流量进行控制，能够进一步对堆积于掩模膜180的反应产物203的形状进行微调整。
另外，在本实施方式的蚀刻方法中，也可以一边交替地实施供给H2以及CF4气体来进行等离子体蚀刻的工序和供给H2、CF4以及氢氟碳化合物气体来进行等离子体蚀刻的工序一边执行蚀刻。
[蚀刻结果]
图8的(a)～(d)表示在上述的工艺条件下将氢氟碳化合物气体的种类和流量如下那样变更、以所堆积的反应产物的高度相等的方式执行了本实施方式的蚀刻方法时的结果。
图8的(a)的情况H2/CF4＝150sccm/100sccm
图8的(b)的情况H2/CHF3＝100sccm/100sccm
图8的(c)的情况H2/CH2F2＝100sccm/100sccm
图8的(d)的情况H2/CH3F＝0sccm/100sccm
在将晶圆W的温度维持在－35℃以下的极低温度的状态下进行了蚀刻，结果如图8的(a)、图8的(b)、图8的(c)、图8的(d)所示，在氧化硅膜200上分别堆积了反应产物202、204、203、205。据此，可知：在使用了含有CH2F2气体、CH3F气体以及CHF3气体中的至少任一种氢氟碳化合物气体和H2气体的气体的蚀刻中所生成的反应产物203～205与在使用了含有CF4气体和H2气体的气体的蚀刻中所生成的反应产物202相比，堆积于在反应产物形成的正面开口的上方，没有堆积于正面开口的侧壁侧，因此，能够形成更加垂直的形状。
另外，按照供给了H2气体和CH3F气体的情况(图8的(d))、供给了H2气体和CH2F2气体的情况(图8的(c))、供给了H2气体和CHF3气体的情况(图8的(b))的顺序堆积速度变快。也就是说，可知：氢氟碳化合物气体CHxFy的H变得越多，堆积速度变得越高，掩模选择比得以提高。
如以上说明那样，根据本实施方式的蚀刻方法，通过向H2气体和CF4气体添加生成附着系数比从所述含氟气体生成的自由基的附着系数大的自由基的氢氟碳化合物气体，能够一边对掩模膜180的正面开口的形状进行调整一边进行蚀刻。由此，能够使掩模膜180的下层的氧化硅膜200的蚀刻形状垂直。
此外，CF4气体是第1含氟气体的一个例子。氢氟碳化合物气体是第2含氟气体的一个例子。第2含氟气体也可以是二氟甲烷(CH2F2)气体、一氟甲烷(CH3F)气体和三氟甲烷(CHF3)气体中的至少任一者。
以上，说明了上述实施方式的蚀刻方法，但本发明的蚀刻方法并不限定于上述实施方式，能够在本发明的范围内进行各种变形和改良。上述多个实施方式所记载的技术特征能够在不矛盾的范围内组合。
另外，本发明的蚀刻方法不仅适用于蚀刻装置1所示的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)装置，也能够适用于其他等离子体处理装置。作为其他等离子体处理装置，也可以是感应耦合型等离子体(ICP：Inductively Coupled Plasma)、使用了径向线缝隙天线的等离子体处理装置、螺旋波激励型等离子体(HWP：Helicon WavePlasma)装置、电子回旋谐振等离子体(ECR：Electron Cyclotron Resonance Plasma)装置等。
在本说明书中，作为蚀刻对象，对半导体晶圆W进行了说明，但也可以是LCD(Liquid Crystal Display，液晶显示器)、FPD(Flat Panel Display，平板显示器)等所使用的各种基板、光掩模、CD基板、印刷基板等。

Claims (6)

1.一种蚀刻方法，其是如下方法：利用等离子体生成用的高频电力从含有含氢气体以及含氟气体的气体生成等离子体，利用所生成的等离子体对氧化硅膜进行蚀刻，其中，
所述含氟气体含有氢氟碳化合物气体，
从所述氢氟碳化合物气体生成的自由基的附着系数比从四氟化碳即CF4生成的自由基的附着系数大，
其中，所述蚀刻在晶圆的温度为－35℃以下的极低温度环境中实施，
所述氧化硅膜隔着掩模膜被蚀刻，通过对所述氢氟碳化合物气体相对于所述含氟气体的流量进行控制，以对堆积于所述掩模膜的反应产物的形状进行控制。
2.根据权利要求1所述的蚀刻方法，其中，
所述氢氟碳化合物气体是二氟甲烷即CH2F2气体、一氟甲烷即CH3F气体以及三氟甲烷即CHF3气体中的至少任一者。
3.一种蚀刻方法，其是如下方法：利用等离子体生成用的高频电力从含有含氢气体、第1含氟气体以及第2含氟气体的气体生成等离子体，利用所生成的等离子体对氧化硅膜进行蚀刻，其中，
所述第2含氟气体含有氢氟碳化合物气体，
从所述氢氟碳化合物气体生成的自由基的附着系数比从所述第1含氟气体生成的自由基的附着系数大，其中，
所述蚀刻在晶圆的温度为－35℃以下的极低温度环境中实施，
所述氧化硅膜隔着掩模膜被蚀刻，通过对所述氢氟碳化合物气体相对于所述含氟气体的流量进行控制，以对堆积于所述掩模膜的反应产物的形状进行控制。
4.根据权利要求3所述的蚀刻方法，其中，
所述含氢气体是氢气即H2气体，
所述第1含氟气体是四氟化碳即CF4气体，
所述第2含氟气体是二氟甲烷即CH2F2气体、一氟甲烷即CH3F气体以及三氟甲烷即CHF3气体中的至少任一者。
5.根据权利要求3或4所述的蚀刻方法，其中，
所述掩模膜是钨即W的情况的掩模选择比为10以上。
6.根据权利要求3或4所述的蚀刻方法，其中，
所述掩模膜是多晶硅的情况的掩模选择比为5以上。
CN201611165711.XA 2015-12-22 2016-12-16 蚀刻方法 Active CN107039229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015250060A JP6385915B2 (ja) 2015-12-22 2015-12-22 エッチング方法
JP2015-250060 2015-12-22

Publications (2)

Publication Number Publication Date
CN107039229A CN107039229A (zh) 2017-08-11
CN107039229B true CN107039229B (zh) 2019-08-20

Family

ID=59066628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611165711.XA Active CN107039229B (zh) 2015-12-22 2016-12-16 蚀刻方法

Country Status (6)

Country Link
US (1) US10410877B2 (zh)
JP (1) JP6385915B2 (zh)
KR (1) KR102121640B1 (zh)
CN (1) CN107039229B (zh)
SG (1) SG10201610659YA (zh)
TW (1) TWI743072B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777442B2 (en) * 2016-11-18 2020-09-15 Applied Materials, Inc. Hybrid substrate carrier
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP7181734B2 (ja) * 2017-09-01 2022-12-01 東京エレクトロン株式会社 エッチング方法
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method
US10811267B2 (en) 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
CN111801624A (zh) * 2018-04-17 2020-10-20 应用材料公司 将表面纹理化而不使用喷砂
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7222940B2 (ja) * 2019-02-18 2023-02-15 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7372073B2 (ja) * 2019-08-02 2023-10-31 東京エレクトロン株式会社 基板処理方法、基板処理装置及びクリーニング装置
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
CN115185129B (zh) * 2022-06-07 2024-02-09 深圳技术大学 介质膜过孔的刻蚀方法、液晶显示面板及液晶显示器
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828843A (zh) * 2004-12-03 2006-09-06 应用材料公司 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
CN104347524A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 半导体器件、半导体晶片结构和形成半导体晶片结构的方法
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044824B2 (ja) * 1991-04-27 2000-05-22 ソニー株式会社 ドライエッチング装置及びドライエッチング方法
JP2789969B2 (ja) * 1992-11-12 1998-08-27 住友金属工業株式会社 半導体装置のコンタクトホール形成方法
JPH0722393A (ja) * 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JP2924596B2 (ja) * 1993-09-27 1999-07-26 日立電線株式会社 低温ドライエッチング方法およびその装置
JPH07273089A (ja) * 1994-03-30 1995-10-20 Toshiba Corp プラズマ処理装置及びプラズマ処理方法
JPH09134907A (ja) * 1995-11-07 1997-05-20 Hitachi Cable Ltd ドライエッチング方法およびその装置
TW486733B (en) * 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US6890863B1 (en) * 2000-04-27 2005-05-10 Micron Technology, Inc. Etchant and method of use
US6547979B1 (en) * 2000-08-31 2003-04-15 Micron Technology, Inc. Methods of enhancing selectivity of etching silicon dioxide relative to one or more organic substances; and plasma reaction chambers
KR100727834B1 (ko) 2000-09-07 2007-06-14 다이킨 고교 가부시키가이샤 드라이 에칭 가스 및 드라이 에칭 방법
US6869542B2 (en) * 2003-03-12 2005-03-22 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
US8780911B2 (en) * 2009-10-08 2014-07-15 Force10 Networks, Inc. Link aggregation based on port and protocol combination
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
JP2013030531A (ja) * 2011-07-27 2013-02-07 Central Glass Co Ltd ドライエッチング剤
US8652969B2 (en) * 2011-10-26 2014-02-18 International Business Machines Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9576773B2 (en) * 2013-07-30 2017-02-21 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6230930B2 (ja) 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
CN1828843A (zh) * 2004-12-03 2006-09-06 应用材料公司 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法
CN104347524A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 半导体器件、半导体晶片结构和形成半导体晶片结构的方法
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Also Published As

Publication number Publication date
US20170178922A1 (en) 2017-06-22
SG10201610659YA (en) 2017-07-28
KR20170074784A (ko) 2017-06-30
KR102121640B1 (ko) 2020-06-10
US10410877B2 (en) 2019-09-10
JP2017117883A (ja) 2017-06-29
TWI743072B (zh) 2021-10-21
CN107039229A (zh) 2017-08-11
TW201732923A (zh) 2017-09-16
JP6385915B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
CN107039229B (zh) 蚀刻方法
US10707090B2 (en) Plasma etching method
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6621882B2 (ja) エッチング装置
US10665432B2 (en) Temperature control method
JP6498152B2 (ja) エッチング方法
US9105585B2 (en) Etching method
JP2002110650A (ja) プラズマエッチング方法およびプラズマエッチング装置
US9548214B2 (en) Plasma etching method of modulating high frequency bias power to processing target object
US20190198336A1 (en) Etching method
WO2018212045A1 (ja) 多孔質膜をエッチングする方法
JP6666601B2 (ja) 多孔質膜をエッチングする方法
US10784088B2 (en) Plasma processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant