CN105719930B - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN105719930B
CN105719930B CN201510958555.1A CN201510958555A CN105719930B CN 105719930 B CN105719930 B CN 105719930B CN 201510958555 A CN201510958555 A CN 201510958555A CN 105719930 B CN105719930 B CN 105719930B
Authority
CN
China
Prior art keywords
power
plasma
film
etching method
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510958555.1A
Other languages
English (en)
Other versions
CN105719930A (zh
Inventor
山﨑文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105719930A publication Critical patent/CN105719930A/zh
Application granted granted Critical
Publication of CN105719930B publication Critical patent/CN105719930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146Amplitude modulation, includes pulsing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155Frequency modulation
    • H01J37/32165Plural frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供能够抑制因蚀刻而形成的孔或者槽扭曲的等离子体蚀刻方法。该等离子体蚀刻方法包括:第一步骤,对下部电极施加第一高频电力,并且以周期性切换第二高频电力的接通和断开的方式对下部电极施加第二高频电力;和第二步骤,对下部电极施加第一高频电力,并且以使第二高频电力连续接通的方式对下部电极施加第二高频电力,交替实施第一步骤和第二步骤。当附着物覆盖因蚀刻而形成的孔的内表面至深部时,由附着物保护内表面不受进入孔内的离子影响,能够抑制内表面的蚀刻,并且能够抑制孔或者槽扭曲。

Description

等离子体蚀刻方法
技术领域
本发明涉及等离子体蚀刻方法。
背景技术
目前,已知等离子体蚀刻方法(例如,专利文献1)。在这样的等离子体蚀刻方法中,向配置有被处理体的处理容器内导入包含氟碳化合物的处理气体,对处理容器内的电极间施加使处理气体等离子体化的第一高频电力和用于将离子引入被处理体的第二高频电力且频率比第一高频电力低的该第二高频电力,利用所生成的等离子体,对被处理体进行蚀刻。
现有技术文献
专利文献
专利文献1:日本特许3681533号
发明内容
发明想要解决的技术问题
但是,在利用等离子体蚀刻形成深的孔或者槽的情况下(比较例:图6的(A)),观察到孔H扭曲的现象。在比较例中,实施两步骤蚀刻。即,在比较例中,作为处理气体使用六氟-1,3-丁二烯(C4F6)、二氟甲烷(CH2F2)、氧气(O2)、一氧化碳(CO),在第一步骤中,对电极施加第一高频电力,并且以周期性地切换第二高频电力的接通和断开的方式对电极施加第二高频电力,在第二步骤中,对电极施加第一高频电力,并且以使所述第二高频电力连续接通的方式对所述电极施加所述第二高频电力,在各个步骤中,第一高频电力的接通和断开与第二高频电力的接通和断开同步。
本发明是鉴于这样的课题而完成的,目的是提供能够抑制因蚀刻而形成的孔或者槽扭曲的等离子体蚀刻方法。
用于解决技术课题的技术方案
为了解决上述的课题,一个方面是一种蚀刻方法,将含有氟碳化合物的处理气体导入被处理体所配置的处理容器内,在上述处理容器内的电极间施加使处理气体等离子体化的第一高频电力(适合从27MHz~100MHz选择的频率)和用于将离子引入上述被处理体的第二高频电力,该第二高频电力的频率比第一高频电力低(适合从400kHz~13.56MHz选择的频率),利用生成的等离子体对上述被处理体进行蚀刻,上述被处理体包括:多层膜,其包括具有彼此不同的介电常数且交替地层叠的第一膜和第二膜;和设置在上述多层膜上的掩模,上述蚀刻方法包括:第一步骤,对上述电极施加所述第一高频电力,并且以周期地切换上述第二高频电力的接通和断开的方式对上述电极施加上述第二高频电力;和第二步骤,对上述电极施加上述第一高频电力,并且以使上述第二高频电力连续接通的方式对上述电极施加上述第二高频电力,交替实施上述第一步骤和上述第二步骤,以使得由上述处理气体产生的附着在因蚀刻而形成的孔或者槽的内壁上的附着物从上述孔或者槽的开口入口附近扩展至深部。
该情况下,当附着物覆盖因蚀刻而形成的孔或者槽的内表面时,利用附着物保护内表面不受进入孔内的离子影响,抑制内表面(侧面)的蚀刻,抑制孔、槽扭曲。
一个实施方式,其特征在于,实施上述第一步骤的第一期间T1和实施上述第二步骤的第二期间T2各自设定为第一期间T1=10秒~60秒、第二期间T2=10秒~60秒。根据本实施方式,能够保护内表面不受进入孔内的离子影响,抑制内表面(侧面)的蚀刻,并且抑制孔、槽扭曲。
另一个实施方式,其特征在于,上述含有氟碳化合物的处理气体含有C4F6气体、CH2F2气体和O2气体。
另一实施方式,其特征在于,在上述第一步骤和上述第二步骤中,上述第一高频电力的接通和断开与上述第二高频电力的接通和断开同步。该情况下,与不同步的情况比较,能够使等离子体稳定。
另一个实施方式中,可以第一膜是氧化硅膜,第二膜是氮化硅膜,也可以第一膜是氧化硅膜,第二膜是多晶硅膜。另一实施方式中,也可以第一膜和第二膜层叠合计24层以上。另一实施方式中,也可以掩模由无定形碳制。
发明效果
根据本发明,能够抑制因蚀刻形成的孔或者槽产生扭曲。
附图说明
图1是表示等离子体处理装置(等离子体蚀刻装置)的概要的图。
图2是比较例的等离子体蚀刻方法中的高频电力(合成波形的包络线)的时序图(A)、开关脉冲(A1)、在进行开关时施加的高频脉冲(A2)、开关脉冲与高频脉冲的合成波形(A3)的时序图
图3是表示比较例的氟碳化合物的状态(A)和附着物的附着方式(B)的图。
图4是实施例的等离子体蚀刻方法中的高频电力(合成波形的包络线)的时序图(A)、开关脉冲(A1)、在进行开关时施加的高频脉冲(A2)、开关脉冲与高频脉冲的合成波形(A3)的时序图。
图5是表示实施例的氟碳化合物的状态(A)和附着物的附着方式(B)的图。
图6是表示比较例(A)和实施例(B)的蚀刻状态的被处理体的纵截面构成图。
附图标记的说明
12…处理容器;H…孔(或者槽);102…蚀刻对象层;106…掩模。
具体实施方式
以下,针对实施方式的等离子体蚀刻方法进行说明。对同一要素使用同一附图标记,省略重复说明。
图1是表示用于进行实施方式的等离子体蚀刻方法的等离子体处理装置的概要的图。
如图1所示,等离子体处理装置10是电容耦合型等离子体蚀刻装置,具有处理容器12。处理容器12具有大致圆筒形状。处理容器12例如由铝构成,其内壁面被实施阳极氧化处理。该处理容器12被安全接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部起在铅垂方向上延伸。此外,在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
载置台PD在其上表面保持被处理体即晶片W(基板)。载置台PD包括下部电极LE和静电卡盘ESC。下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝等金属构成,呈大致圆盘形状。第二板18b设置在第一板18a上,与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有在一对绝缘层或者绝缘片间配置有导电膜即电极的结构。
直流电源22经由开关23与静电卡盘ESC的电极电连接。该静电卡盘ESC利用由来自直流电源22的直流电压生成的库伦力等的静电力吸附晶片W。由此,静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上以包围晶片W的边缘和静电卡盘ESC的方式配置有聚能环FR。聚能环FR是为了提高蚀刻的均匀性而设置的。聚能环FR由根据蚀刻对象的膜的材料适当选择的材料构成,例如能够由石英构成。
在第二板18b的内部设置有制冷剂流路24。制冷剂流路24构成温度调节机构。从设置在处理容器12的外部的冷却装置经由配管26a对制冷剂流路24供给制冷剂。供给到制冷剂流路24的制冷剂经由配管26b返回冷却装置。这样,以在制冷剂流路24中循环的方式供给制冷剂。通过控制该制冷剂的温度,能够控制被静电卡盘ESC支承的晶片W的温度。
此外,在等离子体处理装置10设置有气体供给线路28。气体供给线路28将来自传热气体供给机构的传热气体例如He气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
此外,在等离子体处理装置10设置有作为加热元件的加热器HT。加热器HT例如埋入第二板18b内。加热器电源HP与加热器HT连接。通过从加热器电源HP对加热器HT供给电力,能够调节载置台PD的温度,并且能够调节载置在该载置台PD上的晶片W的温度。此外,加热器HT也可以内置在静电卡盘ESC内。
此外,等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方与该载置台PD相对地配置。下部电极LE和上部电极30彼此大致平行地设置,构成平行平板型的等离子体处理装置。在这些上部电极30与下部电极LE之间提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮蔽部材32被支承在处理容器12的上部。一实施方式中,上部电极30从载置台PD的上表面即晶片载置面起在铅垂方向上的距离可变。上部电极30能够包括电极板34和电极支承体36。电极板34面向处理空间S,在该电极板34设置有多个气体排出孔34a。在一实施方式中,该电极板34由硅构成。
电极支承体36是以可拆装的方式支承电极板34的部件,例如能够由铝等导电性材料构成。该电极支承体36具有水冷结构。在电极支承体36的内部设置有气体扩展室36a。与气体排出孔34a连通的多个气体流通孔36b从该气体扩展室36a向下方延伸。此外,在电极支承体36形成有将处理气体导入气体扩展室36a的气体导入口36c,气体供给管38与该气体导入口36c连接。
气体源组40经由阀组42和流量控制器组44与气体供给管38连接。气体源组40具有多个气体源。多个气体源可以包括一个以上的氟碳化合物气体源、氧气(O2气体)源和稀有气体源。氟碳化合物气体可以是包含C4F6、C4F8和C6F6中至少一种的气体。一实施方式中,多个气体源可以包括C4F6气体源元和C4F8气体源。此外,稀有气体能够是Ar气体、He气体等任意的稀有气体源。
阀组42包括多个阀,流量控制器组44包括质量流量控制器等多个流量控制器。气体源组40的多个气体源分别经由阀组42对应的阀和流量控制器组44对应的流量控制器与气体供给管38连接。
此外,等离子体处理装置10中,沿着处理容器12的内壁以能够拆装的方式设置有沉积物屏蔽件46。沉积物屏蔽件46还设置于支承部14的外周。沉积物屏蔽件46防止在处理容器12附着蚀刻副产物(depot),能够通过在铝材料上覆盖Y2O3等陶瓷而获得。
在处理容器12的底部侧且支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如能够通过在铝材料上覆盖Y2O3等陶瓷而获得。在该排气板48的下方且处理容器12设置有排气口12e。排气装置50经由排气管52与排气口12e连接。排气装置50具有涡轮分子泵等真空泵,能够将处理容器12内多空间减压至所需的真空度。此外,在处理容器12的侧壁设置有晶片W的搬入搬出口12g,该搬入搬出口12g能够利用闸阀54开闭。
此外,等离子体处理装置10还包括第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频电力的电源,产生27~100MHz的频率,在一例中产生40MHz的高频电力。第一高频电源62经由匹配器66与下部电极LE连接。匹配器66是用于使第一高频电源62的输出阻抗与负荷侧(下部电极LE侧)的输入阻抗匹配的电路。
第二高频电源64是用于将离子引入晶片W的第二高频电力、即产生高频偏置电力的电源,产生400kHz~13.56MHz的范围内的频率,在一例中产生3.2MHz的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗和负荷侧(下部电极LE侧)的输入阻抗匹配的电路。
此外,等离子体处理装置10还包括电源70。电源70与上部电极30连接。电源70将用于将存在于处理空间S内的正离子引入电极板34的电压施加在上部电极30。在一例中,电源70是产生负的直流电压的直流电源。在另一例中,电源70也可以是产生比较低频的交流电压的交流电源。从电源70对上部电极施加的电压能够是-150V以下的电压。即,由电源70施加在上部电极30上的电压能够是绝对值为150V以上的负电压。当这样的电压从电源70施加在上部电极30上时,存在于处理空间S的正离子与电极板34冲突。由此,从电极板34放出二次电子和/或者硅。
此外,在一实施方式中,等离子体处理装置10还能够具有控制部Cnt。该控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机,其控制等离子体处理装置10的各部。具体而言,控制部Cnt与阀组42、流量控制器组44、排气装置50、第一高频电源62、匹配器66、第二高频电源64、匹配器68、电源70、加热器电源HP和冷却装置连接。
控制部Cnt按照基于所输入的方案的程序进行动作,送出控制信号。利用来自控制部Cnt的控制信号,能够控制从气体源组供给的气体的选择和流量、排气装置50的排气、来自第一高频电源62和第二高频电源64的电力供给、来自电源70的电压施加、加热器电源HP的电力供给、来自冷却装置的制冷剂流量和制冷剂温度。
使用上述等离子体处理装置实施以下的蚀刻。
首先,准备被处理体。如图6的(A)、图6的(B)所示,该被处理体是在支承基板100上隔着基底层101a具有蚀刻对象层102和掩模106的晶片。作为蚀刻对象层102使用层叠结构,材料没有特别限定。作为蚀刻对象层102,在本例中使用交替层叠有氧化硅膜(SiO2)和氮化硅膜(SiN)而成的层。第一膜和第二膜也可以层叠合计24层以上。在本例中,支承基板100使用硅,基底层101a使用多晶硅,掩模106使用无定形碳等,但是都能够使用其他的材料。在比较例和实施例中,作为处理气体使用六氟-1,3-丁二烯(C4F6)、二氟甲烷(CH2F2)、氧(O2)、一氧化碳(CO),包括流量分别是50~100sccm的C4F6、50~100sccm的CH2F2和50~100sccm的O2和0~20sccm的CO。
(比较例)在图6的(A)的比较例中,蚀刻对象层102的厚度为1~3μm,掩模106的厚度为1~2μm,掩模的开口采用直径为50~100nm的圆形。此外,使用图2的(A)所示的高频电力的施加条件。图2的(A)是比较例的等离子体蚀刻方法的高频电力的时序图,纵轴的上方表示高频电力的接通状态,下方表示断开状态。HF表示第一高频电力的开关状态,LF表示第二高频电力的开关状态。
而且,图2的(A)表示等离子体蚀刻方法的高频电力(合成波形的包络线),该合成波形如图2的(A3)所示,是各高频电力的开关脉冲(A1)与开关时施加的高频脉冲(A2)的合成波形。即,仅(A1)的开关脉冲接通的期间,施加(A2)的高频脉冲的高频电力(第一高频电力、第二高频电力的频率)。
此外,比较例中实施两步骤蚀刻。
在第一步骤(图2的(A)的第一期间T1)中,从第一高频电源62对下部电极LE施加第一高频电力,并且从第二高频电源64以周期性切换第二高频电力的接通和断开的方式对下部电极LE施加第二高频电力。而且,T1=8分、T2=4分、温度=30℃。而且,第一期间T1是从低电平(断开)开始周期性地反复高电平(接通)和低电平(断开),并且在低电平(断开)结束的期间。
进行处理气体的等离子体化的第一高频电力(适当从27MHz~100MHz选择的频率)的频率为40MHz,第二高频电力(适当从400kHz~13.56MHz选择的频率)的频率为3.2MHz。
在第二步骤(图2的(A)的第二期间T2)中,从第一高频电源62对电极施加第一高频电力,并且从第二高频电源64以使第二高频电力连续接通的方式对下部电极LE施加第二高频电力。而且,第二期间T2是从低电平(断开)切换为高电平(接通)的瞬间开始维持高电平(接通),并且在从高电平(接通)切换为低电平(断开)的瞬间结束的期间。
分别在第一步骤和第二步骤中,第一高频电力的接通和断开与第二高频电力的接通和断开同步。因而,在第一步骤中,第一高频电力以周期性地切换接通和断开的方式施加在下部电极LE,在第二步骤中,第一高频电力以连续接通的方式施加在下部电极。
而且,上述的周期性地切换接通和断开的情况下的开关频率能够设定为5kHz~30kHz(本例中为5kHz),占空比能够设定为20%~90%(本例中为30%)。
(实施例)在图4的实施例中,除了高频电力的供给条件,被处理体的构造、处理气体等各条件与比较例相同。
而且,图4的(A)表示等离子体蚀刻方法的高频电力(合成波形的包络线),如图4的(A3)所示,该合成波形是各高频电力的开关脉冲(A1)与开关时施加的高频脉冲(A2)的合成波形。即,仅(A1)的开关脉冲接通的期间施加(A2)的高频脉冲的高频电力。
在实施例和比较例的第一期间T1,也存在开关间歇地成为断开的期间(等离子体没有被激励的期间)。图2的(A)和图4的(A)的期间T3表示单一脉冲的宽度,满足T3<T2,在期间T3中,因高频电力,等离子体被连续周期性地(断续地)激励。即,在高频电力的振幅为大的值(最大值)的情况下生成等离子体,在高频电力的振幅为为小的值(最小值)的情况下等离子体消失。此外,在第一期间T1的期间T3以外的期间,等离子体消失。此外,多个期间T3包含于第一期间T1内。
实施例中,如图4所示,实施交替切换第一步骤和第二步骤的蚀刻(以下称为动态脉冲蚀刻)。
在第一步骤(图4的(A)的第一期间T1)中,从第一高频电源62对下部电极LE施加第一高频电力,并且从第二高频电源64以周期性地切换第二高频电力的接通和断开的方式对下部电极LE施加第二高频电力。而且,期间T1是从低电平(断开)开始周期性反复高电平(接通)和低电平(断开)并且在低电平(OFF)结束的期间。
进行处理气体的等离子体化的第一高频电力(适当从27MHz~100MHz选择的频率)的频率为40MHz,第二高频电力(适当从400kHz~13.56MHz选择的频率)的频率为3.2MHz。
在第二步骤(图4的(A)的第二期间T2)中,从第一高频电源62对电极施加第一高频电力,并且从第二高频电源64以使第二高频电力连续接通的方式对下部电极LE施加第二高频电力。而且,实施第一步骤的第一期间T1和实施第二步骤的第二期间T2分别设定为第一期间T1=10秒~60秒,第二期间T2=10秒~60秒。根据本方式,保护内表面不受进入孔内的离子的影响,能够抑制内表面(侧面)的蚀刻,能够抑制孔或者槽扭曲。而且,期间T2是在从低电平(OFF)切换为高电平(ON)的瞬间开始维持高电平(ON),并且在从高电平(ON)切换为低电平(OFF)的瞬间结束的期间。
分别在第一步骤和第二步骤中,第一高频电力的接通和断开与第二高频电力的接通和断开同步。因而,在第一步骤中,第一高频电力以周期性地切换接通和断开的方式施加中下部电极LE上,在第二步骤中,第一高频电力以连续接通的方式施加在下部电极上。而且,第一高频电力在第一步骤和第二步骤中即使保持接通状态,从由处理气体产生的附着物的均匀性的观点出发,也能够起到同样的作用效果。
而且,上述周期性地切换接通和断开的情况下的开关频率能够设定为5kHz~30kHz(本例中为5kHz),占空比能够设定为60%~90%(本例中为50%)。
此处,实施例中,交替实施第一步骤(第一期间T1)和第二步骤(第二期间T2),以使得附着在因蚀刻而形成的孔(或者槽)的内壁的由处理气体产生的附着物的量为附着物从这些孔的开口入口附近扩展至深部。
而且,优选T1=10~60秒、T2=10~60秒。由此,在因蚀刻而形成的孔(或者槽)的内壁附着的由处理气体产生的附着物的量能够为附着物从这些孔的开口入口附近均匀地扩展至深部。详细而言,比较例的情况下,如图3的(A)所示,氟碳化合物(CxFy:x、y为适当的整数)的分子(本例中为C4F6)在施加脉冲电力的第一期间T1不分解为CF、CF2、CF3、F等分子。该情况下,由于氟碳化合物的粘接力高,所以如图3的(B)的左图所示,具有氟碳化合物仅附着在掩模106的入口附近、即仅附着在掩模106的上表面和内表面的倾向。
此外,在施加连续电力的第二期间T2,如图3的(A)所示,分解为CF、CF2、CF3、F等分子。该情况下,氟碳化合物的吸附力降低,如图3的(B)的右图所示,具有氟碳化合物附着在蚀刻对象层102的内表面的倾向。
另一方面,在实施例的情况下,如图5的(A)所示,氟碳化合物(CxFy:x、y为适当的整数)的分子(本例中为C4F6)和其所分解的CF、CF2、CF3、F等分子在同一瞬间存在于处理容器内。该情况下,氟碳化合物如图5的(B)所示附着在掩模106的入口附近,并且CF、CF2、CF3、F等分子附着在蚀刻对象层102的内表面。
即,在因蚀刻而形成的孔或者槽的内壁附着的由处理气体产生的附着物从入口附近扩展至深部,其量(厚度)均匀。
如以上说明的那样,上述等离子体蚀刻方法是如下所述的方法:将含有氟碳化合物的处理气体导入配置有被处理体的处理容器内,在处理容器内的电极间施加使处理气体等离子体化的第一高频电力(适当地从27MHz~100MHz选择的频率)和用于将离子引入被处理体的第二高频电力,该第二高频电力的频率比第一高频电力低(适当地从400kHz~13.56MHz选择的频率),利用所生成的等离子体,对被处理体进行蚀刻,该等离子体蚀刻方法包括:第一步骤,对下部电极施加第一高频电力,并且以周期性地切换第二高频电力的接通和断开的方式对下部电极施加第二高频电力;和第二步骤,对下部电极施加第一高频电力,并且以使第二高频电力连续接通的方式对下部电极施加第二高频电力,交替实施第一步骤和第二步骤,以使得在因蚀刻而形成的孔或者槽的内壁附着的由处理气体产生的附着物从这些孔的开口入口附近扩展至深部。
该情况下,当附着物覆盖因蚀刻而形成的孔(或者槽)H的内表面时,由附着物保护内表面不受进入孔内的离子的影响,能够抑制内表面(侧面)的蚀刻,能够抑制孔或者槽扭曲(参照图6的(B))。
此外,在第一步骤和所述第二步骤中,第一高频电力的接通和断开与第二高频电力的接通和断开同步。该情况下,与不同步的情况比较,能够使等离子体稳定。
在本实施方式中,作为基板处理装置使用对处理容器内的下部位置时间两个高频(RF)的装置,但是本发明不限定于此,在对处理容器内的上部位置施加两个高频(RF)的装置中也能够实施。
而且,上述被处理体包括:由多层膜构成的蚀刻对象层102,该多层膜包括具有彼此不同的介电常数且交替层叠的第一膜和第二膜;和设置于由多层膜构成的蚀刻对象层102上的掩模106,优选第一膜为氧化硅膜(SiO2),第二膜为氮化硅膜(SiNx:x是氮(N)的组成)。即,第一膜为氧化硅膜,第二膜为氮化硅膜,但是也可以第一膜为氧化硅膜,第二膜为多晶硅膜,特别是在为这些硅类材料的情况下,具有与上述相同的作用效果。此外,第一膜和第二膜也可以层叠合计24层以上。此外,虽然掩模106为无定形碳制,但是也能够适用其他材料。

Claims (7)

1.一种等离子体蚀刻方法,其特征在于:
将含有氟碳化合物的处理气体导入配置有被处理体的处理容器内,对所述处理容器内的电极间施加使所述处理气体等离子体化的第一高频电力和用于将离子引入到所述被处理体的第二高频电力,该第二高频电力的频率比第一高频电力低,利用所生成的等离子体对所述被处理体进行蚀刻,
所述被处理体包括:多层膜,其包含具有彼此不同的介电常数且交替层叠的第一膜和第二膜;和设置于所述多层膜上的掩模,
所述等离子体蚀刻方法包括:
第一步骤,对所述电极施加所述第一高频电力,并且以周期性地切换所述第二高频电力的接通和断开的方式对所述电极施加所述第二高频电力;和
第二步骤,对所述电极施加所述第一高频电力,并且以使所述第二高频电力连续接通的方式对所述电极施加所述第二高频电力,
交替实施所述第一步骤和所述第二步骤,以使得在因蚀刻而形成的孔或者槽的内壁附着的由所述处理气体产生的附着物从孔或者槽的开口入口附近扩展至深部,
实施所述第一步骤的第一期间T1和实施所述第二步骤的第二期间T2分别设定为第一期间T1=10秒~60秒、第二期间T2=10秒~60秒。
2.如权利要求1的等离子体蚀刻方法,其特征在于:
所述含有氟碳化合物的处理气体含有C4F6气体、CH2F2气体和O2气体。
3.如权利要求1或2所述的等离子体蚀刻方法,其特征在于:
在所述第一步骤和所述第二步骤中,所述第一高频电力的接通和断开与所述第二高频电力的接通和断开同步。
4.如权利要求1或2所述的等离子体蚀刻方法,其特征在于:
所述第一膜为氧化硅膜,所述第二膜为氮化硅膜。
5.如权利要求1或2所述的等离子体蚀刻方法,其特征在于:
所述第一膜为氧化硅膜,所述第二膜为多晶硅膜。
6.如权利要求1或2所述的等离子体蚀刻方法,其特征在于:
所述第一膜和所述第二膜层叠合计24层以上。
7.如权利要求1或2所述的等离子体蚀刻方法,其特征在于:
所述掩模为无定形碳制。
CN201510958555.1A 2014-12-18 2015-12-18 等离子体蚀刻方法 Active CN105719930B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-256635 2014-12-18
JP2014256635A JP6410592B2 (ja) 2014-12-18 2014-12-18 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
CN105719930A CN105719930A (zh) 2016-06-29
CN105719930B true CN105719930B (zh) 2018-01-09

Family

ID=56130288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510958555.1A Active CN105719930B (zh) 2014-12-18 2015-12-18 等离子体蚀刻方法

Country Status (5)

Country Link
US (1) US9548214B2 (zh)
JP (1) JP6410592B2 (zh)
KR (1) KR102438638B1 (zh)
CN (1) CN105719930B (zh)
SG (1) SG10201510383WA (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6697372B2 (ja) * 2016-11-21 2020-05-20 キオクシア株式会社 ドライエッチング方法及び半導体装置の製造方法
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2023238740A1 (ja) * 2022-06-08 2023-12-14 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681533B2 (ja) 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US8993449B2 (en) * 2009-08-14 2015-03-31 Ulvac, Inc. Etching method
US9117767B2 (en) * 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
JP5977509B2 (ja) * 2011-12-09 2016-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5808012B2 (ja) * 2011-12-27 2015-11-10 東京エレクトロン株式会社 プラズマ処理装置
CN104106127B (zh) * 2012-02-09 2016-08-17 东京毅力科创株式会社 半导体制造装置的制造方法和半导体制造装置
US20140051256A1 (en) * 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
CN103730316B (zh) * 2012-10-16 2016-04-06 中微半导体设备(上海)有限公司 一种等离子处理方法及等离子处理装置
JP6154820B2 (ja) * 2012-11-01 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9054050B2 (en) * 2013-11-06 2015-06-09 Tokyo Electron Limited Method for deep silicon etching using gas pulsing
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法

Also Published As

Publication number Publication date
SG10201510383WA (en) 2016-07-28
KR20160074397A (ko) 2016-06-28
KR102438638B1 (ko) 2022-08-31
US9548214B2 (en) 2017-01-17
CN105719930A (zh) 2016-06-29
JP6410592B2 (ja) 2018-10-24
US20160181119A1 (en) 2016-06-23
JP2016119338A (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
CN107039229B (zh) 蚀刻方法
JP7297795B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6548748B2 (ja) プラズマ処理方法およびプラズマ処理装置
TWI552223B (zh) 電漿處理裝置
KR102265231B1 (ko) 플라즈마 처리 장치
KR102265228B1 (ko) 플라즈마 처리 장치
KR101993880B1 (ko) 플라즈마 처리 장치
US9502219B2 (en) Plasma processing method
CN105304484B (zh) 绝缘膜的蚀刻方法
CN107078050A (zh) 蚀刻方法
CN104867827A (zh) 蚀刻方法
CN105719930B (zh) 等离子体蚀刻方法
KR20140105455A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP7374362B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW200845183A (en) Plasma processing apparatus of substrate and plasma processing method thereof
US11282701B2 (en) Plasma processing method and plasma processing apparatus
TW201630068A (zh) 電漿蝕刻方法
JP7325294B2 (ja) プラズマ処理装置及びプラズマ処理方法
TWI835826B (zh) 電漿處理裝置之控制方法及電漿處理裝置
JP4373685B2 (ja) プラズマ処理方法
KR20200091811A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN114944333A (zh) 蚀刻方法和等离子体处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant