CN107507869A - 低温多晶硅薄膜晶体管及其制备方法和阵列基板 - Google Patents
低温多晶硅薄膜晶体管及其制备方法和阵列基板 Download PDFInfo
- Publication number
- CN107507869A CN107507869A CN201710853687.7A CN201710853687A CN107507869A CN 107507869 A CN107507869 A CN 107507869A CN 201710853687 A CN201710853687 A CN 201710853687A CN 107507869 A CN107507869 A CN 107507869A
- Authority
- CN
- China
- Prior art keywords
- low
- film transistor
- polysilicon film
- layer
- temperature polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 96
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000007789 gas Substances 0.000 claims abstract description 44
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001151 AlNi Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种低温多晶硅薄膜晶体管的制备方法，包括：提供基板，在基板上依次形成缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层；通过干法刻蚀形成贯穿介电层和栅极绝缘层的第一接触孔和第二接触孔，以分别将源极接触区和漏极接触区暴露；其中，干法刻蚀采用的刻蚀气体包括含氟气体和氢气；在介电层上形成通过第一接触孔与源极接触区相接的源极，以及形成通过第二接触孔与漏极接触区相接的漏极。本发明在采用干法刻蚀工艺制备接触孔时，在刻蚀气体中增加了H2，增大对多晶硅的选择比，造成的多晶硅损耗很少。本发明还提供了一种低温多晶硅薄膜晶体管和阵列基板。
Description
技术领域
本发明涉及显示领域，具体涉及一种低温多晶硅薄膜晶体管及其制备方法和阵列基板。
背景技术
目前，传统的低温多晶硅薄膜晶体管(LTPS-TFT)制备过程中，用于连接源/漏极(SD)和低温多晶硅的接触孔(contact hole)可采用干法刻蚀的工艺制备。其中，干法刻蚀气体一般采用CF4或者SF6，但是这两种气体对多晶硅的选择比不好，对多晶硅(Poly-Si)的刻蚀速率(etch rate)比较大，容易造成多晶硅较大的损耗，影响SD和Poly-Si的欧姆接触，进而影响薄膜晶体管的电性，甚至导致电流拥挤现象(current crowded)的发生。
发明内容
本发明实施例提供了一种低温多晶硅薄膜晶体管及其制备方法和阵列基板，用以减少干法刻蚀过程中多晶硅的损耗。
本发明实施例第一方面提供了一种低温多晶硅薄膜晶体管的制备方法，包括：
提供基板，在所述基板上依次形成缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层，所述源极接触区和所述漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；
通过干法刻蚀分别形成贯穿所述介电层和所述栅极绝缘层的第一接触孔和第二接触孔，以分别将所述源极接触区和所述漏极接触区暴露；其中，所述干法刻蚀采用的刻蚀气体包括含氟气体和氢气；
在所述介电层上形成通过所述第一接触孔与所述源极接触区相接的源极，以及形成通过所述第二接触孔与所述漏极接触区相接的漏极。
其中，所述含氟气体包括CF4和SF6中的至少一种。
其中，所述含氟气体与所述氢气的流量比为5-15:1。
其中，所述含氟气体与所述氢气的流量比为10:1。
其中，所述含氟气体的流量为100sccm-500sccm。
其中，所述干法刻蚀过程中：气压为30-50mtorr，气体源功率为400-800W，偏置电压为100-200V。
其中，所述栅极绝缘层的材料包括氮化硅和氧化硅中的至少一种，所述栅极绝缘层的厚度为所述介电层的材料包括氮化硅和氧化硅中的至少一种，所述介电层的厚度为
本发明实施例第二方面提供了一种低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管采用如上述低温多晶硅薄膜晶体管的制备方法制备而成。
其中，所述源极在所述源极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触，所述漏极在所述漏极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触。
本发明实施例第三方面提供了一种阵列基板，所述阵列基板包括如上述所述的低温多晶硅薄膜晶体管。
本发明有益效果：
本发明提供的低温多晶硅薄膜晶体管的制备方法中，在采用干法刻蚀工艺制备接触孔时，在刻蚀气体中增加一定含量的H2，H2可以抑制CF4或者SF6等含氟气体对底层多晶硅的刻蚀，使CF4或者SF6对多晶硅的刻蚀速率很小，增大对多晶硅的选择比，造成的多晶硅损耗很少，可以使源/漏极与所述低温多晶硅层的表面形成良好的欧姆接触，从而可以大幅度改善薄膜晶体管的电性。
附图说明
图1为本发明实施例提供的低温多晶硅薄膜晶体管的制备方法流程图；
图2为步骤S01中形成有缓冲层、低温多晶硅层、栅极绝缘层、栅极层和介电层的基板的示意图；
图3为步骤S02中形成有第一接触孔和第二接触孔的基板结构示意图；
图4为步骤S03中形成有源极和漏极的基板结构示意图；
图5为本发明实施例提供的阵列基板的结构示意图；
图6为通过现有技术的干法刻蚀工艺制得的低温多晶硅薄膜晶体管的结构示意图。
具体实施方式
以下所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
请参阅图1-4，图1为本发明实施例提供的低温多晶硅薄膜晶体管的制备方法流程图；图2为步骤S01中形成有缓冲层、低温多晶硅层、栅极绝缘层、栅极层和介电层的基板的示意图；图3为步骤S02中形成有第一接触孔和第二接触孔的基板结构示意图；图4为步骤S03中形成有源极和漏极的基板结构示意图；本发明实施例第一方面提供了一种低温多晶硅薄膜晶体管的制备方法，包括：
S01，提供基板1，在所述基板1上依次形成缓冲层2、低温多晶硅层3、源极接触区31、漏极接触区32、栅极绝缘层4、栅极层5和介电层6，所述源极接触区31和所述漏极接触区32与所述低温多晶硅层3同层设置，且分别设置在所述低温多晶硅层3相对的两端。
在本实施例中，当基板1的洁净度不满足要求时，首先对基板1进行预清洗。可选地，基板1的材质不限，可以为玻璃基板或柔性基板等。
在本实施例中，通过镀膜工艺如等离子体增强化学的气相沉积法(PECVD)在基板1上形成一层覆盖整个基板的缓冲层(Buffer)2。可选地，缓冲层2的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，缓冲层2的材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。优选地，缓冲层2的材料为氧化硅(SiOx)和氮化硅(SiNx)形成的叠层材料。
在本实施例中，通过镀膜工艺如PECVD在所述缓冲层2上沉积非晶硅层。非晶硅层覆盖部分缓冲层，对所述非晶硅层进行退火处理，使所述非晶硅层转变为低温多晶硅层(poly-silicon)3。具体地，通过ELA(准分子镭射结晶)工艺使非晶硅结晶转变为多晶硅，然后对所述多晶硅图形化，形成低温多晶硅层3，具体地，可通过光刻工艺进行图形化。可选地，所述源极接触区31和所述漏极接触区32与所述低温多晶硅层3同层设置，且分别设置在所述低温多晶硅层3相对的两端。
在本实施例中，通过镀膜工艺在所述低温多晶硅层3上沉积栅极绝缘层4(GateInsulator，GI)，所述栅极绝缘层4完全覆盖所述低温多晶硅层3和缓冲层2未被所述低温多晶硅层3覆盖的区域。可选地，栅极绝缘层4的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，栅极绝缘层4的材料可以为单层的氮化硅(SiNx)或者单层的氧化硅(SiOx)，或者为氧化硅(SiOx)和氮化硅(SiNx)形成的叠层。优选地，栅极绝缘层4的材料为氧化硅。可选地，所述栅极绝缘层4的厚度为具体地，所述栅极绝缘层4的厚度可以为 或
在本实施例中，通过物理气相沉积(PVD)在所述栅极绝缘层4上沉积栅极层5，所述栅极层5覆盖部分栅极绝缘层4。可选地，所述栅极层5的材料可以为金属或合金，所述金属或合金层可以由金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)或者金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)中至少两种合金形成。优选地，所述栅极层5的材料为Mo。
在本实施例中，以所述栅极层5为掩膜对所述低温多晶硅层3进行离子掺杂，从而在所述低温多晶硅层中形成可与源漏电极接触的欧姆接触区域即形成源极接触区31和漏极接触区32，所述掺杂的离子可以为但不仅限于为硼(B)离子。
在本实施例中，通过镀膜工艺如PECVD在所述栅极层5上以及所述栅极绝缘层4未被栅极层5覆盖的区域上覆盖介电层6，然后通过快速热退火(RTA)工艺快速退火以进行活化。可选地，所述介电层6的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，所述介电层6的材料可以为单层的氮化硅(SiNx)或者单层的氧化硅(SiOx)，或者为氧化硅(SiOx)和氮化硅(SiNx)形成的叠层。优选地，所述介电层6的材料可以为氧化硅(SiOx)和氮化硅(SiNx)形成的叠层材料。可选地，所述介电层6的厚度为具体地，所述介电层6的厚度可以为
S02、通过干法刻蚀分别形成贯穿所述介电层6和所述栅极绝缘层4的第一接触孔71和第二接触孔72，以分别将所述源极接触区31和所述漏极接触区32暴露；其中，所述干法刻蚀采用的刻蚀气体包括含氟气体和氢气。
在本实施例中，干法刻蚀工艺采用的刻蚀气体包括含氟气体和氢气。可选地，所述含氟气体包括CF4和SF6中的至少一种。可选地，所述刻蚀气体包括CF4和氢气或者包括SF6和氢气。可选地，所述含氟气体与所述氢气的流量比为5-15:1。进一步可选地，所述含氟气体与所述氢气的流量比为10:1。可选地，所述含氟气体的流量为100sccm-500sccm。具体地，所述含氟气体的流量可以为100sccm、200sccm、300sccm、400sccm或500sccm。sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1ml/min)的流量。可选地，所述干法刻蚀过程中：气压为30-50mtorr，气体源功率为400-800W，偏置电压为100-200V。具体地，气压可为30mtorr、35mtorr、40mtorr、45mtorr或50mtorr。气体源功率可以为400W、500W、600W、700W或800W。偏置电压可以为100V、120V、150V或200V。可选地，所述刻蚀的时间根据所述介电层和所述栅极绝缘层的厚度以及所述刻蚀气体的流量进行选择。具体地，所述刻蚀气体经等离子体化工艺后形成所述各向同性的等离子体，所述等离子体对所述介电层和所述栅极绝缘层进行干法刻蚀。更具体地，采用等离子发生器，在气压为30-50mtorr，气体源功率为400-800W，偏置电压为100-200V的条件下制备所述各向同性的等离子体。可选地，所述等离子发生器为去耦合的CCP等离子发生器、TCP等离子发生器或ICP等离子发生器中的任意一种。
S03、在所述介电层6上形成通过所述第一接触孔71与所述源极接触区31相接的源极8，以及形成通过所述第二接触孔72与所述漏极接触区32相接的漏极9。
在本实施例中，利用物理气相沉积(PVD)工艺沉积源极8和漏极9。可选地，源极8和漏极9的材料包括但不仅限于Al、Mo、Cu、Ag、Cr、Ti、AlNi、MoTi等金属材料中的一种或者多种。可选地，源极8和漏极9的材料可以为Mo/Al/Mo叠层复合材料。
本发明实施例第二方面提供了一种低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管采用上述第一方面所述的低温多晶硅薄膜晶体管的制备方法制备而成。所述低温多晶硅薄膜晶体管的结构可参阅图4所示的低温多晶硅薄膜晶体管的结构。
本发明实施例中，所述源极在所述源极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触，所述漏极在所述漏极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触。由于本发明实施例在干法刻蚀刻蚀过程中，在刻蚀气体中增加一定含量的H2，H2可以抑制CF4或者SF6等含氟气体对底层多晶硅的刻蚀，造成的多晶硅损耗很少，因此，可以使源/漏极与所述低温多晶硅层的表面形成良好的欧姆接触，从而可以大幅度改善薄膜晶体管的电性。
本发明实施例第三方面提供了一种阵列基板，所述阵列基板包括上述所述的低温多晶硅薄膜晶体管。
参阅图5，本实施例中，所述阵列基板还包括位于所述低温多晶硅薄膜晶体管上的平坦层(PLN)10、阳极11(anode)和像素定义层12，其中，所述平坦层中设有过孔，所述阳极11通过所述过孔与所述低温多晶硅薄膜晶体管中的漏极9电性相接；所述像素定义层12设置在所述平坦层10上，所述像素定义层12设有开口用于暴露出部分所述阳极11，所述开口处用于设置与所述阳极11相接的OLED13。
具体地，在制得所述低温多晶硅薄膜晶体管后，在所述漏极8和所述漏极9上通过沉积和图形化工艺形成平坦层10，在所述平坦层10上开设过孔用于暴露所述漏极9；然后在所述过孔处通过沉积和图形化工艺形成阳极11以使所述阳极11与所述漏极9电性相接；在所述平坦层10和所述阳极11上形成像素定义层12，在所述像素定义层12上形成开口以暴露出部分所述阳极11，最后在开口处蒸镀有机发光二极管(OLED)有机发光材料用于与所述阳极11相接，完成OLED器件的制作。可选地，平坦层10材料为有机绝缘材料。进一步可选地，平坦层10材料为聚酰亚胺。可选地，阳极11可为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料。可选地，像素定义层12的材料可为聚酰亚胺材料。
图6为通过现有技术的干法刻蚀工艺制得的低温多晶硅薄膜晶体管的结构示意图。对比发现，采用现有技术的刻蚀气体制备接触孔时会刻蚀掉较多的多晶硅，在沉积源/漏极时，源极81和漏极91分别深入低温多晶硅层3的内部与源极接触区30和漏极接触区33接触，影响了源/漏极与多晶硅的欧姆接触。而本发明实施例提供的低温多晶硅薄膜晶体管中源/漏极与所述低温多晶硅层的表面形成了良好的欧姆接触。
本发明实施例提供的低温多晶硅薄膜晶体管的制备方法中，在采用干法刻蚀工艺制备接触孔时，在刻蚀气体中增加一定含量的H2，H2可以抑制CF4或者SF6等含氟气体对底层多晶硅的刻蚀，使CF4或者SF6对多晶硅的刻蚀速率很小，增大对多晶硅的选择比，造成的多晶硅损耗很小，可以使源/漏极与低温多晶硅层的表面形成良好的欧姆接触，从而可以大幅度改善薄膜晶体管的电性。
对比实施例1
为了突出本发明实施例的有益效果，采用现有技术的工艺制备接触孔(即对比例1)，即刻蚀气体为CF4或SF6，不包括氢气，其他参数如气体流量和相关参数同本发明实施例的步骤S01至S03，最终制得低温多晶硅薄膜晶体管。
对比可知，对比例1的刻蚀气体不采用H2，测得的低温多晶硅薄膜晶体管中SD与多晶硅的接触阻抗Rc约为4000Ω左右，而本发明低温多晶硅薄膜晶体管中SD与多晶硅的接触阻抗Rc约为30Ω左右，说明本发明实施例得到的低温多晶硅薄膜晶体管中SD与多晶硅可以形成很好的欧姆接触。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括：
提供基板，在所述基板上依次形成缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层，所述源极接触区和所述漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；
通过干法刻蚀分别形成贯穿所述介电层和所述栅极绝缘层的第一接触孔和第二接触孔，以分别将所述源极接触区和所述漏极接触区暴露；其中，所述干法刻蚀采用的刻蚀气体包括含氟气体和氢气；
在所述介电层上形成通过所述第一接触孔与所述源极接触区相接的源极，以及形成通过所述第二接触孔与所述漏极接触区相接的漏极。
2.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述含氟气体包括CF4和SF6中的至少一种。
3.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述含氟气体与所述氢气的流量比为5-15:1。
4.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述含氟气体与所述氢气的流量比为10:1。
5.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述含氟气体的流量为100-500sccm。
6.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述干法刻蚀过程中：气压为30-50mtorr，气体源功率为400-800W，偏置电压为100-200V。
7.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述栅极绝缘层的材料包括氮化硅和氧化硅中的至少一种，所述栅极绝缘层的厚度为所述介电层的材料包括氮化硅和氧化硅中的至少一种，所述介电层的厚度为
8.一种低温多晶硅薄膜晶体管，其特征在于，采用如权利要求1-7任一项所述的低温多晶硅薄膜晶体管的制备方法制备而成。
9.如权利要求8所述的低温多晶硅薄膜晶体管，其特征在于，所述源极在所述源极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触，所述漏极在所述漏极接触区中与所述低温多晶硅层的远离所述缓冲层的表面接触。
10.一种阵列基板，其特征在于，包括如权利要求8或9所述的低温多晶硅薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710853687.7A CN107507869A (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| US15/745,073 US10340387B2 (en) | 2017-09-20 | 2017-12-18 | Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate |
| PCT/CN2017/116852 WO2019056622A1 (zh) | 2017-09-20 | 2017-12-18 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710853687.7A CN107507869A (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107507869A true CN107507869A (zh) | 2017-12-22 |
Family
ID=60698019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710853687.7A Pending CN107507869A (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107507869A (zh) |
| WO (1) | WO2019056622A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192664A (zh) * | 2018-09-13 | 2019-01-11 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅薄膜晶体管、制备方法及阵列基板 |
| CN110718459A (zh) * | 2018-07-13 | 2020-01-21 | 北京北方华创微电子装备有限公司 | 非等离子体刻蚀方法及刻蚀设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531112A (zh) * | 2003-03-13 | 2004-09-22 | Nec液晶技术株式会社 | 薄膜晶体管及其生产方法 |
| CN104701255A (zh) * | 2015-03-18 | 2015-06-10 | 信利（惠州）智能显示有限公司 | 液晶显示器下基板的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222225B (en) * | 2003-07-24 | 2004-10-11 | Au Optronics Corp | Manufacturing method of low-temperature polysilicon thin-film transistor |
| JP6498152B2 (ja) * | 2015-12-18 | 2019-04-10 | 東京エレクトロン株式会社 | エッチング方法 |
-
2017
- 2017-09-20 CN CN201710853687.7A patent/CN107507869A/zh active Pending
- 2017-12-18 WO PCT/CN2017/116852 patent/WO2019056622A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531112A (zh) * | 2003-03-13 | 2004-09-22 | Nec液晶技术株式会社 | 薄膜晶体管及其生产方法 |
| CN104701255A (zh) * | 2015-03-18 | 2015-06-10 | 信利（惠州）智能显示有限公司 | 液晶显示器下基板的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718459A (zh) * | 2018-07-13 | 2020-01-21 | 北京北方华创微电子装备有限公司 | 非等离子体刻蚀方法及刻蚀设备 |
| CN109192664A (zh) * | 2018-09-13 | 2019-01-11 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅薄膜晶体管、制备方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019056622A1 (zh) | 2019-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW200816489A (en) | Manufacturing of flexible display device panel | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| JP2008533693A (ja) | 半導体素子及びその製法 | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| CN101615613B (zh) | 像素结构、有机电激发光显示单元及其制造方法 | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| CN102651339B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| US20160343739A1 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display device | |
| US10340387B2 (en) | Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN107293493A (zh) | 铟镓锌氧化物薄膜晶体管的制作方法 | |
| WO2019127689A1 (zh) | 阵列基板及其制备方法、柔性oled显示器件 | |
| WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN110190031A (zh) | 一种薄膜晶体管基板的制备方法 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| CN108474986A (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
| CN107195583A (zh) | 一种oled显示面板及其制备方法 | |
| CN107706243A (zh) | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 | |
| CN107507869A (zh) | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 | |
| CN102800708B (zh) | 半导体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171222 |