KR20220041221A - 반도체 소자 형성 방법 및 기판 처리 장치 - Google Patents

반도체 소자 형성 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20220041221A
KR20220041221A KR1020227008376A KR20227008376A KR20220041221A KR 20220041221 A KR20220041221 A KR 20220041221A KR 1020227008376 A KR1020227008376 A KR 1020227008376A KR 20227008376 A KR20227008376 A KR 20227008376A KR 20220041221 A KR20220041221 A KR 20220041221A
Authority
KR
South Korea
Prior art keywords
substrate
layer
supply unit
recess
liquid
Prior art date
Application number
KR1020227008376A
Other languages
English (en)
Inventor
에이지 우메다
마사키 이나바
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20220041221A publication Critical patent/KR20220041221A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

반도체 소자 형성 방법은, 피복층(Ps)을 형성하는 공정과, 에칭하는 공정을 포함한다. 피복층(Ps)을 형성하는 공정에 있어서, 기재(S)에 지지된 적층 구조(L)에 형성된 리세스(R) 중 표면 측에 위치하는 부분을 선택적으로 피복하는 피복층( Ps)을 형성한다. 에칭하는 공정에 있어서, 리세스(R) 중 피복층(Ps)보다 심부(Rf)의 지름을 넓히도록 리세스(R) 중 심부(Rf)를 약액(C)으로 에칭한다.

Description

반도체 소자 형성 방법 및 기판 처리 장치
본 발명은, 반도체 소자 형성 방법 및 기판 처리 장치에 관한 것이다.
기판을 처리하는 기판 처리 장치는, 예를 들면, 반도체 소자의 형성에 이용된다. 최근, 반도체 소자의 기억 소자를 미세하게 제작하기 위해, 반도체 기판에 기억 소자를 적층하여 형성하는 것이 진행되고 있다(특허문헌 1 참조). 특허문헌 1의 반도체 기억 소자에서는, 반도체 기판의 적층 구조에 있어서 기재에 대해 수직 방향으로 이른바 메모리 홀이라고 불리는 애스펙트비가 큰 홀을 형성한다. 당해 홀 내에 다수의 기억 소자가 나란히 배치된다.
일본국 특허공개 2019-117894호 공보
특허문헌 1의 반도체 기억 소자에서는, 메모리 홀의 하부의 지름이 메모리 홀의 상부의 지름보다 작다. 이는, 메모리 홀의 하부는, 메모리 홀의 상부와 비교하여 에칭액이 도달하기 어렵기 때문이다. 이 경우, 메모리 홀 내에 형성된 기억 소자의 전기적 특성에 편차가 생겨 버릴 우려가 있다. 메모리 홀의 애스펙트비(메모리 홀의 높이와 폭의 비율)는 해마다 높아지고 있으며, 최근에는 애스펙트비가 50을 넘는 메모리 홀도 있다. 이러한 높은 애스펙트비의 메모리 홀에서는, 메모리 홀의 상부의 지름과 메모리 홀의 하부의 지름을 맞추는 것은 쉽지 않다.
또, 최근의 소자 미세화 또는 소자 구조의 3차원화에 따라, 상술한 메모리 홀뿐만 아니라, 애스펙트비가 큰 홀 또는 트랜치와 같은 오목부에 있어서도 동일한 문제가 발생한다. 즉, 오목부의 상방에 비해 오목부의 하방에서는 에칭액이 침투하기 어렵고, 액 치환이 진행되기 어렵기 때문에, 오목부의 하방은, 오목부의 상방과는 상이하게 에칭된다. 이와 같이, 비교적 큰 애스펙트비를 갖는 홀이나 트랜치 등의 오목부(이하, 리세스라고 부른다)에서는, 오목부 내에서 오목부의 지름이 일정해지지 않는 경우가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 그 목적은, 기판의 적층 구조에 형성된 리세스를 선택적으로 에칭함으로써 리세스의 지름을 조정 가능한 반도체 소자 형성 방법 및 기판 처리 장치를 제공하는 것에 있다.
본 발명의 일 국면에 의하면, 반도체 소자 형성 방법은, 기재에 지지된 적층 구조에 형성된 리세스 중, 표면 측에 위치하는 부분을 선택적으로 피복하는 피복층을 형성하는 공정과, 상기 리세스 중 상기 피복층보다 심부의 지름을 넓히도록, 상기 리세스의 상기 심부를 약액으로 에칭하는 공정을 포함한다.
어느 실시 형태에서는, 상기 피복층을 형성하는 공정은, 상기 리세스 중 심부를 부분적으로 충전하는 부분 충전층을 형성하는 공정과, 상기 부분 충전층을 형성한 후에 발수제를 공급하는 공정과, 상기 발수제를 공급하여 상기 리세스 표면 측에 상기 피막층을 형성한 후에, 상기 부분 충전층 및 상기 발수제를 제거하는 공정을 포함한다.
어느 실시 형태에서는, 상기 부분 충전층을 제거하는 공정은, 제거액을 공급하여 상기 부분 충전층을 용해시키는 공정을 포함한다.
어느 실시 형태에서는, 상기 부분 충전층은, 승화성 물질을 포함하고, 상기 부분 충전층을 제거하는 공정은, 상기 부분 충전층을 가열하는 공정을 포함한다.
어느 실시 형태에서는, 상기 부분 충전층을 형성하는 공정은, 상기 리세스를 충전하는 충전층을 형성하는 공정과, 상기 충전층을 형성한 후에 상기 충전층을 부분적으로 제거하는 공정을 포함한다.
어느 실시 형태에서는, 상기 충전층을 부분적으로 제거하는 공정은, 상기 충전층을 제거하는 제거액을 공급하는 공정을 포함한다.
어느 실시 형태에서는, 상기 에칭하는 공정에 있어서, 상기 약액은, 불산, 물 및 인산 중 어느 하나를 포함한다.
어느 실시 형태에서는, 상기 리세스에, 복수의 기억 소자가 형성된다.
어느 실시 형태에서는, 상기 적층 구조에는 상기 리세스가 복수 형성되어 있으며, 상기 리세스의 탑 지름의 차는 5% 이하이다.
어느 실시 형태에서는, 상기 리세스는, 규칙 구조를 갖고 있다.
어느 실시 형태에서는, 상기 기재와 상기 적층 구조 사이에는 에칭 정지층이 배치되어 있다.
본 발명의 다른 국면에 의하면, 기판 처리 장치는, 처리액 공급부와, 제거액 공급부와, 발수제 공급부와, 약액 공급부와, 제어부를 구비한다. 상기 처리액 공급부는, 처리액을 공급한다. 상기 제거액 공급부는, 상기 처리액으로부터 형성된 충전층을 제거하기 위한 제거액을 공급한다. 상기 발수제 공급부는, 발수제를 공급한다. 상기 약액 공급부는, 약액을 공급한다. 상기 제어부는, 상기 처리액 공급부, 상기 제거액 공급부, 상기 발수제 공급부 및 상기 약액 공급부를 제어한다. 상기 제어부는, (1) 상기 처리액을 공급하여 기재에 지지된 적층 구조에 형성된 리세스를 충전하는 충전층을 형성하고, (2) 상기 제거액을 공급하여 상기 리세스 내의 상기 충전층을 부분적으로 제거하고, (3) 상기 발수제를 공급하여 상기 리세스 중 상기 충전층으로 덮이지 않은 표면 측에 위치하는 부분을 선택적으로 피복하는 피복층을 형성하고, (4) 상기 약액을 공급하여 상기 리세스 중 상기 피복층보다 심부의 지름을 넓히도록, 상기 처리액 공급부, 상기 제거액 공급부, 상기 발수제 공급부 및 상기 약액 공급부를 제어한다.
본 발명에 의하면, 기판의 적층 구조에 형성된 리세스의 지름을 조정할 수 있다.
도 1은, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 2는, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 3은, 본 실시 형태의 기판 처리 장치의 블록도이다.
도 4의 (a)는, 본 실시 형태의 기판 처리 장치를 이용하여 제조되는 반도체 소자의 모식적인 측면도이고, (b)는, 반도체 소자의 모식적인 상면도이며, (c)는, (b)의 일부 확대도이다.
도 5의 (a)~(e)는, 본 실시 형태의 반도체 소자 형성 방법을 설명하기 위한 모식도이다.
도 6의 (a)~(g)는, 본 실시 형태의 반도체 소자 형성 방법을 설명하기 위한 모식도이다.
도 7은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 8은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 9는, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 10은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 11은, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 12는, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 13은, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 14는, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 15는, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 16은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다.
도 17은, 본 실시 형태의 기판 처리 장치의 모식도이다.
도 18은, 본 실시 형태의 반도체 소자 형성 방법으로 형성된 반도체 소자의 모식도이다.
이하, 도면을 참조하여, 본 발명에 의한 반도체 소자 형성 방법 및 기판 처리 장치의 실시 형태를 설명한다. 또한, 도면 중, 동일 또는 상당 부분에 대해서는 동일한 참조 부호를 붙여 설명을 반복하지 않는다. 또한, 본원 명세서에서는, 발명의 이해를 쉽게 하기 위해, 서로 직교하는 X축, Y축 및 Z축을 기재하는 경우가 있다. 전형적으로는, X축 및 Y축은 수평 방향으로 평행하며, Z축은 연직 방향으로 평행하다. 또, 본원 명세서에서는, 발명의 이해를 쉽게 하기 위해, 서로 직교하는 x축, y축 및 z축을 기재하는 경우가 있다. 전형적으로는, x축 및 y축은, 기판 또는 기재의 주면(主面)에 대해 평행하게 연장되어 있으며, z축은 기판 또는 기재의 주면에 대해 수직인 방향으로 연장되어 있다.
우선, 도 1을 참조하여, 본 발명에 의한 기판 처리 장치(100)의 실시 형태를 설명한다. 도 1은, 본 실시 형태의 기판 처리 장치(100)의 모식적인 평면도이다.
기판 처리 장치(100)는, 기판(W)을 처리한다. 기판 처리 장치(100)는, 기판(W)에 대해, 에칭, 표면 처리, 특성 부여, 처리막 형성, 막의 적어도 일부의 제거 및 세정 중 적어도 하나를 행하도록 기판(W)을 처리한다.
기판(W)은, 반도체 기판으로서 이용된다. 기판(W)은, 반도체 웨이퍼를 포함한다. 예를 들면, 기판(W)은 대략 원판형이다. 여기에서는, 기판 처리 장치(100)는, 기판(W)을 한 장씩 처리한다.
도 1에 나타내는 바와 같이, 기판 처리 장치(100)는, 복수의 챔버(110)와, 유체 캐비넷(100A)과, 유체 박스(100B)와, 복수의 로드 포트(LP)와, 인덱서 로봇(IR)과, 센터 로봇(CR)과, 제어 장치(101)를 구비한다. 제어 장치(101)는, 로드 포트(LP), 인덱서 로봇(IR) 및 센터 로봇(CR)을 제어한다. 제어 장치(101)는, 제어부(102) 및 기억부(104)를 포함한다.
로드 포트(LP) 각각은, 복수 장의 기판(W)을 적층하여 수용한다. 인덱서 로봇(IR)은, 로드 포트(LP)와 센터 로봇(CR) 사이에서 기판(W)을 반송한다. 센터 로봇(CR)은, 인덱서 로봇(IR)과 챔버(110) 사이에서 기판(W)을 반송한다. 챔버(110) 각각은, 기판(W)에 액체를 토출하여, 기판(W)을 처리한다. 액체는, 처리액, 제거액, 발수제 및/또는 약액을 포함한다. 유체 캐비넷(100A)은, 액체를 수용한다. 또한, 유체 캐비넷(100A)은, 가스를 수용해도 된다.
구체적으로는, 복수의 챔버(110)는, 평면에서 봤을 때 센터 로봇(CR)을 둘러싸도록 배치된 복수의 타워(TW)(도 1에서는 4개의 타워(TW))를 형성하고 있다. 각 타워(TW)는, 상하로 적층된 복수의 챔버(110)(도 1에서는 3개의 챔버(110))를 포함한다. 유체 박스(100B)는, 각각, 복수의 타워(TW)에 대응하고 있다. 유체 캐비넷(100A) 내의 액체는, 어느 하나의 유체 박스(100B)를 통해, 유체 박스(100B)에 대응하는 타워(TW)에 포함되는 모든 챔버(110)에 공급된다. 또, 유체 캐비넷(100A) 내의 가스는, 어느 하나의 유체 박스(100B)를 통해, 유체 박스(100B)에 대응하는 타워(TW)에 포함되는 모든 챔버(110)에 공급된다.
제어 장치(101)는, 기판 처리 장치(100)의 각종 동작을 제어한다.
제어 장치(101)는, 제어부(102) 및 기억부(104)를 포함한다. 제어부(102)는, 프로세서를 갖는다. 제어부(102)는, 예를 들면, 중앙 처리 연산기(Central Processing Unit：CPU)를 갖는다. 또는, 제어부(102)는, 범용 연산기를 가져도 된다.
기억부(104)는, 데이터 및 컴퓨터 프로그램을 기억한다. 데이터는, 레시피 데이터를 포함한다. 레시피 데이터는, 복수의 레시피를 나타내는 정보를 포함한다. 복수의 레시피 각각은, 기판(W)의 처리 내용 및 처리 순서를 규정한다.
기억부(104)는, 주 기억 장치와, 보조 기억 장치를 포함한다. 주 기억 장치는, 예를 들면, 반도체 메모리이다. 보조 기억 장치는, 예를 들면, 반도체 메모리 및/또는 하드 디스크 드라이브이다. 기억부(104)는 리무버블 미디어를 포함하고 있어도 된다. 제어부(102)는, 기억부(104)가 기억하고 있는 컴퓨터 프로그램을 실행하여, 기판 처리 동작을 실행한다.
다음에, 도 2를 참조하여, 본 실시 형태의 기판 처리 장치(100)를 설명한다. 도 2는, 기판 처리 장치(100)의 모식도이다.
기판 처리 장치(100)는, 챔버(110)와, 기판 유지부(120)와, 액체 공급부(130)를 구비한다. 챔버(110)는, 기판(W)을 수용한다. 기판 유지부(120)는, 기판(W)을 유지한다.
챔버(110)는, 내부 공간을 갖는 대략 상자 형상이다. 챔버(110)는, 기판(W)을 수용한다. 여기에서는, 기판 처리 장치(100)는, 기판(W)을 1장씩 처리하는 매엽형이며, 챔버(110)에는 기판(W)이 1장씩 수용된다. 기판(W)은, 챔버(110) 내에 수용되고, 챔버(110) 내에서 처리된다. 챔버(110)에는, 기판 유지부(120) 및 액체 공급부(130) 각각의 적어도 일부가 수용된다.
기판 유지부(120)는, 기판(W)을 유지한다. 기판 유지부(120)는, 기판(W)의 상면(표면)(Wa)을 상방을 향하게 하고, 기판(W)의 이면(裏面)(하면)(Wb)을 연직 하방을 향하도록 기판(W)을 수평으로 유지한다. 또, 기판 유지부(120)는, 기판(W)을 유지한 상태로 기판(W)을 회전시킨다. 자세한 것은 후술하겠지만, 기판(W)의 상면(Wa)에는, 리세스가 형성된 적층 구조가 형성되어 있다. 기판 유지부(120)는, 기판(W)을 유지한 채로 기판(W)을 회전시킨다.
예를 들면, 기판 유지부(120)는, 기판(W)의 단부를 협지하는 협지식이어도 된다. 혹은, 기판 유지부(120)는, 기판(W)을 이면(Wb)로부터 유지하는 임의의 기구를 가져도 된다. 예를 들면, 기판 유지부(120)는, 진공식이어도 된다. 이 경우, 기판 유지부(120)는, 비(非)디바이스 형성면인 기판(W)의 이면(Wb)의 중앙부를 상면에 흡착시킴으로써 기판(W)을 수평으로 유지한다. 혹은, 기판 유지부(120)는, 복수의 척 핀을 기판(W)의 둘레 단면에 접촉시키는 협지식과 진공식을 조합해도 된다.
예를 들면, 기판 유지부(120)는, 스핀 베이스(121)와, 척 부재(122)와, 샤프트(123)와, 전동 모터(124)와, 하우징(125)을 포함한다. 척 부재(122)는, 스핀 베이스(121)에 설치된다. 척 부재(122)는, 기판(W)을 척킹한다. 전형적으로는, 스핀 베이스(121)에는, 복수의 척 부재(122)가 설치된다.
샤프트(123)는, 중공축이다. 샤프트(123)는, 회전축(Ax)을 따라 연직 방향으로 연장되어 있다. 샤프트(123)의 상단에는, 스핀 베이스(121)가 결합되어 있다. 기판(W)은, 스핀 베이스(121)의 상방에 재치(載置)된다.
스핀 베이스(121)는, 원판형이며, 기판(W)을 수평으로 지지한다. 샤프트(123)는, 스핀 베이스(121)의 중앙부로부터 하방으로 연장된다. 전동 모터(124)는, 샤프트(123)에 회전력을 부여한다. 전동 모터(124)는, 샤프트(123)를 회전 방향으로 회전시킴으로써, 회전축(Ax)을 중심으로 기판(W) 및 스핀 베이스(121)를 회전시킨다. 하우징(125)은, 샤프트(123) 및 전동 모터(124)를 둘러싸고 있다.
액체 공급부(130)는, 기판(W)에 액체를 공급한다. 전형적으로는, 액체 공급부(130)는, 기판(W)의 상면(Wa)에 액체를 공급한다.
액체 공급부(130)는, 처리액 공급부(132)와, 제거액 공급부(134)와, 발수제 공급부(136)와, 약액 공급부(138)를 포함한다. 처리액 공급부(132), 제거액 공급부(134), 발수제 공급부(136) 및 약액 공급부(138)의 적어도 일부는, 챔버(110) 내에 수용된다.
처리액 공급부(132)는, 기판(W)의 상면(Wa)에 처리액을 공급한다. 예를 들면, 처리액은, 용질 및 휘발성을 갖는 용매를 포함한다. 기판(W)의 상면(Wa)에 처리액을 공급한 후, 용매가 휘발함으로써, 용질로부터 충전층이 형성된다. 충전층은, 용질 성분으로 이루어지는 고체 상태의 막이다. 충전층은, 기판(W)의 리세스에 잔존하는 파티클을 보유할 수 있다. 충전층이 형성될 때에, 기판(W)의 상면(Wa)에 부착되어 있던 파티클이, 기판(W)으로부터 떼어져, 충전층 중에 보유된다.
여기서 「고화」란, 예를 들면, 용매의 휘발에 따라, 분자간이나 원자간에 작용하는 힘 등에 의해 용질이 굳어지는 것을 가리킨다. 「경화」란, 예를 들면, 중합이나 가교 등의 화학적인 변화에 의해, 용질이 굳어지는 것을 가리킨다. 따라서, 「고화 또는 경화」란, 다양한 요인에 의해 용질이 「굳어지는」 것을 나타내고 있다. 또한, 처리액은, 파티클을 보유할 수 있을 정도로 고화 또는 경화되면 되고, 용매는 완전히 휘발될 필요는 없다. 또, 충전층을 형성하는 「용질 성분」이란, 처리액에 포함되는 용질 그 자체여도 되고, 용질로부터 도출되는 것, 예를 들면, 화학적인 변화의 결과로서 얻어지는 것이어도 된다.
용질로서, 임의의 용매에 대해 가용성이며, 또한 고화 또는 경화 시에, 기판(W)의 상면에 부착되어 있던 파티클을 당해 기판(W)으로부터 떼어내 보유한 상태로, 충전층을 형성할 수 있는, 여러 가지 수지를 이용할 수 있다. 예를 들면, 용질로서, 소정의 변질 온도 이상으로 가열하기 전에는 물에 대해 난용성 내지 불용성이며, 변질 온도 이상으로 가열함으로써 변질되어 수용성이 되는 성질을 갖는 수지(이하 「감열 수용성 수지」라고 기재하는 경우가 있다.)를 이용해도 된다.
감열 수용성 수지로서는, 예를 들면, 소정의 변질 온도 이상(예를 들면, 200℃ 이상)으로 가열함으로써 분해되고, 극성을 가진 관능기를 노출시켜, 수용성을 발현하는 수지 등을 이용할 수 있다. 감열 수용성 수지는, 변질 온도 이상으로 가열하면, 수용성으로 변질된다.
단, 굳이, 감열 수용성 수지의 온도를 변질 온도 미만으로 고정하여, 수계의 액체에 대한 난용성 내지 불용성을 유지한 상태로 충전층을 형성해도 된다. 충전층을 형성할 때에, 처리액의 온도를, 감열 수용성 수지의 변질 온도 미만의 온도로 함으로써, 감열 수용성 수지를 수용성으로 변질시키지 않고, 기판(W)의 상면에, 수계의 액체에 대해 난용성 내지 불용성의 충전층을 형성한다. 이 경우, 충전층으로부터 파티클을 탈락시키지 않고, 덩어리 상태를 유지한 충전층을 기판(W)으로부터 제거할 수 있다. 따라서, 높은 제거율로 파티클을 제거할 수 있다.
또한, 처리액에 포함되는 용질로서는, 감열 수용성 수지 이외에, 예를 들면, 아크릴 수지, 페놀 수지, 에폭시 수지, 멜라민 수지, 요소 수지, 불포화 폴리에스테르 수지, 알키드 수지, 폴리우레탄, 폴리이미드, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리스티렌, 폴리아세트산비닐, 폴리테트라플루오로에틸렌, 아크릴로니트릴부타디엔스티렌 수지, 아크릴로니트릴스티렌 수지, 폴리아미드, 폴리아세탈, 폴리카보네이트, 폴리비닐알코올, 변성 폴리페닐렌에테르, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리페닐렌설파이드, 폴리설폰, 폴리에테르에테르케톤, 폴리아미드이미드 등을 이용할 수도 있다.
용매는, 물보다 높은 휘발성을 갖는 것이 바람직하다. 용매로서, PGEE(프로필렌글리콜모노에틸에테르)를 이용하는 것이 바람직하다.
또, 처리액은, 승화성 물질을 포함해도 된다. 승화성 물질로서는, 5℃~35℃에서의 증기압이 높고, 고상으로부터 액상을 거치지 않고 기상으로 변화되는 여러 가지 물질이 이용된다. 승화성 물질로서는, 예를 들면, 헥사메틸렌테트라민, 1,3,5-트리옥산, 1-피롤리딘카르보디티오산암모늄, 메타알데히드, 탄소수 20~48 정도의 파라핀, t-부탄올, 파라디클로로벤젠, 나프탈렌, L-멘톨, 불화 탄화수소 화합물 등이 이용된다. 특히, 승화성 물질로서는, 불화탄화수소 화합물을 이용할 수 있다.
불화탄화수소 화합물로서는, 예를 들면, 하기 화합물 (A)~(E) 중 1종 또는 2종 이상을 이용할 수 있다.
화합물 (A)： 탄소수 3~6의 플루오로알칸, 또는 그 유도체
화합물 (B)：탄소수 3~6의 플루오로시클로알칸, 또는 그 유도체
화합물 (C)：탄소수 10의 플루오로비시클로알칸, 또는 그 유도체
화합물 (D)：플루오로테트라시아노퀴노디메탄, 또는 그 유도체
화합물 (E)：플루오로시클로트리포스파젠, 또는 그 유도체
또한, 화합물 (A)로서는, 식 (1)로 표시되는, 탄소수 3~6의 플루오로알칸, 또는 그 유도체를 들 수 있다.
CmHnF2m+2-n (1)
〔식 중 m은 3~6의 수를 나타내고, n은 0≤n≤2m＋1의 수를 나타낸다.〕
승화성 물질로서, 1,1,2,2,3,3,4-헵타플루오로시클로펜탄을 이용하는 것이 특히 바람직하다. 이 화합물은, 20℃에서의 증기압이 약 8266Pa, 융점(응고점)이 20.5℃, 비점이 82.5℃이다. 또, 융해 상태의 승화성 물질을 혼합시키는 경우, 용매로서는, 융해 상태의 승화성 물질에 대해 상용성을 나타내는 용매가 바람직하다. 또, 용질로서의 승화성 물질을 용해시키는 경우에는, 당해 승화성 물질에 대해 용해성을 나타내는 용매가 바람직하다.
또, 융해 상태의 승화성 물질을 혼합시키는 경우, 용매로서는, 융해 상태의 승화성 물질에 대해 상용성을 나타내는 용매가 바람직하다. 또, 용질로서의 승화성 물질을 용해시키는 경우에는, 당해 승화성 물질에 대해 용해성을 나타내는 용매가 바람직하다.
용매로서는, 예를 들면, DIW, 순수, 지방족 탄화수소, 방향족 탄화수소, 에스테르, 알코올, 에테르 등으로 이루어지는 군으로부터 선택된 적어도 1종을 들 수 있다. 구체적으로는, 예를 들면, DIW, 순수, 메탄올, 에탄올, IPA, 부탄올, 에틸렌글리콜, 프로필렌글리콜, NMP(N-메틸-2-피롤리돈), DMF(N,N-디메틸포름아미드), DMA(디메틸아세트아미드), DMSO(디메틸설폭시드), 헥산, 톨루엔, PGMEA(프로필렌글리콜모노메틸에테르아세테이트), PGME(프로필렌글리콜모노메틸에테르), PGPE(프로필렌글리콜모노프로필에테르), PGEE(프로필렌글리콜모노에틸에테르), GBL(γ-부티로락톤), 아세틸아세톤, 3-펜타논, 2-헵타논, 락트산에틸, 시클로헥사논, 디부틸에테르, HFE(하이드로플루오로에테르), 에틸노나플루오로이소부틸에테르, 에틸노나플루오로부틸에테르, 및 m-크실렌헥사플루오라이드로 이루어지는 군으로부터 선택된 적어도 1종을 들 수 있다.
처리액 공급부(132)는, 배관(132a)과, 밸브(132b)와, 노즐(132n)을 포함한다. 노즐(132n)은 기판(W)의 상면(Wa)에 처리액을 토출한다. 노즐(132n)은, 배관(132a)에 접속된다. 배관(132a)에는, 공급원으로부터 처리액이 공급된다. 밸브(132b)는, 배관(132a) 내의 유로를 개폐한다. 노즐(132n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
제거액 공급부(134)는, 기판(W)의 상면(Wa)에 제거액을 공급한다. 제거액에 의해, 처리액의 용질로부터 형성된 충전층을 제거할 수 있다. 제거액을 공급하는 시간을 제어함으로써, 기판(W)으로부터 충전층을 선택적으로 제거할 수 있다.
제거액으로서는, 어느 하나의 수지에 대한 용해성을 갖는 임의의 용매를 이용할 수 있다. 제거액으로서는, 예를 들면 시너, 톨루엔, 아세트산에스테르류, 알코올류, 글리콜류 등의 유기 용매, 아세트산, 포름산, 히드록시아세트산 등의 산성액을 이용할 수 있다. 특히, 수계의 액체와의 상용성을 갖는 용매를 이용하는 것이 바람직하다. 예를 들면, 제거액으로서, 이소프로필알코올(isopropyl alcohol：IPA)을 이용하는 것이 바람직하다.
제거액 공급부(134)는, 배관(134a)과, 밸브(134b)와, 노즐(134n)을 포함한다. 노즐(134n)은, 기판(W)의 상면(Wa)에 제거액을 토출한다. 노즐(134n)은, 배관(134a)에 접속된다. 배관(134a)에는, 공급원으로부터 제거액이 공급된다. 밸브(134b)는, 배관(134a) 내의 유로를 개폐한다. 노즐(134n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
발수제 공급부(136)는, 기판(W)의 상면(Wa)에, 액체 상태의 발수제를 공급한다. 발수제의 공급에 의해, 기판(W)의 상면(Wa)에 발수층이 형성된다.
예를 들면, 발수제는, 말단에 메틸기 또는 실릴기를 포함하는 화합물을 포함한다. 전형적으로는, 리세스의 표면에는 수산기(OH기)가 존재하고 있는데, 발수제에 의해, 기판(W)의 표면의 수산기는, 메틸기 또는 실릴기로 치환된다. 또한, 발수제는, 충전층의 특성을 변화시키지 않는 것이 바람직하다.
예를 들면, 발수제는, 실리콘(Si) 자체 및 실리콘을 포함하는 화합물을 소수화시키는 발수제이다. 전형적으로는, 발수제는, 실란 커플링제이다. 일례에서는, 실란 커플링제는, HMDS(헥사메틸디실라잔), TMS(테트라메틸실란), 불소화 알킬클로로실란, 알킬디실라잔, 및 비클로로계 발수제 중 적어도 1개를 포함한다. 비클로로계 발수제는, 예를 들면, 디메틸실릴디메틸아민, 디메틸실릴디에틸아민, 헥사메틸디실라잔, 테트라메틸디실라잔, 비스(디메틸아미노)디메틸실란, N,N-디메틸아미노트리메틸실란, N-(트리메틸실릴)디메틸아민 및 오르가노실란 화합물 중 적어도 1개를 포함한다.
발수제 공급부(136)는, 배관(136a)과, 밸브(136b)와, 노즐(136n)을 포함한다. 노즐(136n)은, 기판(W)의 상면(Wa)에 발수제를 토출한다. 노즐(136n)은, 배관(136a)에 접속된다. 배관(136a)에는, 공급원으로부터 발수제가 공급된다. 밸브(136b)는, 배관(136a) 내의 유로를 개폐한다. 노즐(136n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
약액 공급부(138)는, 기판(W)의 상면(Wa)에 약액을 공급한다. 약액을 이용한 약액 처리에 의해, 기판(W)의 상면(Wa)을 약액 처리할 수 있다. 약액 처리에 의해, 기판(W)에 대해, 에칭, 표면 처리, 특성 부여, 처리막 형성 및 막의 적어도 일부의 제거 중 어느 하나를 행하는 것이 가능하다. 전형적으로는, 약액은, 기판(W)의 에칭 처리에 이용되는 에칭액이다.
약액은, 불산을 포함한다. 예를 들면, 불산은, 40℃ 이상 70℃ 이하로 가열되어도 되고, 50℃ 이상 60℃ 이하로 가열되어도 된다. 단, 불산은, 가열되지 않아도 된다. 또, 약액은, 물 또는 인산을 포함해도 된다.
또한, 약액은, 과산화수소수를 더 포함해도 된다. 또, 약액은, SC1(암모니아과산화수소수 혼합액), SC2(염산과산화수소수 혼합액) 또는 왕수(농염산과 농질산의 혼합물)를 포함해도 된다.
약액 공급부(138)는, 배관(138a)과, 밸브(138b)와, 노즐(138n)을 포함한다. 노즐(138n)은 기판(W)의 상면(Wa)에 약액을 토출한다. 노즐(138n)은, 배관(138a)에 접속된다. 배관(138a)에는, 공급원으로부터 약액이 공급된다. 밸브(138b)는, 배관(138a) 내의 유로를 개폐한다. 노즐(138n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
또한, 상술한 바와 같이, 처리액 공급부(132), 제거액 공급부(134), 발수제 공급부(136) 및 약액 공급부(138)의 노즐(132n, 134n, 136n 및 138n)은 이동 가능해도 된다. 노즐(132n, 134n, 136n 및 138n)은, 제어부(102)에 의해 제어되는 이동 기구에 따라 수평 방향 및/또는 연직 방향으로 이동할 수 있다. 또한, 본 명세서에 있어서, 도면이 과도하게 복잡해지는 것을 피하기 위해 이동 기구를 생략하고 있음을 유의하길 바란다.
기판 처리 장치(100)는, 컵(180)을 더 구비한다. 컵(180)은, 기판(W)으로부터 비산한 액체를 회수한다. 컵(180)은 승강한다. 예를 들면, 컵(180)은, 액체 공급부(130)가 기판(W)에 액체를 공급하는 기간에 걸쳐 기판(W)의 측방으로까지 연직 상방으로 상승한다. 이 경우, 컵(180)은, 기판(W)의 회전에 의해 기판(W)으로부터 비산하는 액체를 회수한다. 또, 컵(180)은, 액체 공급부(130)가 기판(W)에 액체를 공급하는 기간이 종료되면, 기판(W)의 측방으로부터 연직 하방으로 하강한다.
상술한 바와 같이, 제어 장치(101)는, 제어부(102) 및 기억부(104)를 포함한다. 제어부(102)는, 기판 유지부(120), 처리액 공급부(132), 제거액 공급부(134), 발수제 공급부(136), 및/또는 컵(180)을 제어한다. 일례에서는, 제어부(102)는, 전동 모터(124), 밸브(132b, 134b, 136b 및/또는 138b)를 제어한다.
본 실시 형태의 기판 처리 장치(100)는, 반도체가 설치된 반도체 소자의 제작에 적합하게 이용된다. 전형적으로는, 반도체 소자에 있어서, 기재 상에 도전층 및 절연층이 적층된다. 기판 처리 장치(100)는, 반도체 소자의 제조 시에, 도전층 및/또는 절연층의 세정 및/또는 가공(예를 들면, 에칭, 특성 변화 등)에 적합하게 이용된다.
다음에, 도 1~도 3을 참조하여, 본 실시 형태의 기판 처리 장치(100)를 설명한다. 도 3은, 기판 처리 장치(100)의 블록도이다.
도 3에 나타내는 바와 같이, 제어 장치(101)는, 기판 처리 장치(100)의 각종 동작을 제어한다. 제어 장치(101)는, 인덱서 로봇(IR), 센터 로봇(CR), 기판 유지부(120) 및 액체 공급부(130)를 제어한다. 구체적으로는, 제어 장치(101)는, 인덱서 로봇(IR), 센터 로봇(CR), 기판 유지부(120) 및 액체 공급부(130)에 제어 신호를 송신함으로써, 인덱서 로봇(IR), 센터 로봇(CR), 기판 유지부(120) 및 액체 공급부(130)를 제어한다.
구체적으로는, 제어부(102)는, 인덱서 로봇(IR)을 제어하여, 인덱서 로봇(IR)에 의해 기판(W)을 수도(受渡)한다.
제어부(102)는, 센터 로봇(CR)을 제어하여, 센터 로봇(CR)에 의해 기판(W)을 수도한다. 예를 들면, 센터 로봇(CR)은, 미처리 기판(W)을 수취하여, 복수의 챔버(110) 중 어느 하나에 기판(W)을 반입한다. 또, 센터 로봇(CR)은, 처리된 기판(W)을 챔버(110)로부터 수취하여, 기판(W)을 반출한다.
제어부(102)는, 기판 유지부(120)를 제어하여, 기판(W)의 회전의 개시, 회전 속도의 변경 및 기판(W)의 회전의 정지를 제어한다. 예를 들면, 제어부(102)는, 기판 유지부(120)를 제어하여, 기판 유지부(120)의 회전수를 변경할 수 있다. 구체적으로는, 제어부(102)는, 기판 유지부(120)의 전동 모터(124)의 회전수를 변경함으로써, 기판(W)의 회전수를 변경할 수 있다.
제어부(102)는, 액체 공급부(130)의 밸브(132b, 134b, 136b, 138b)를 각각 개별적으로 제어하여, 밸브(132b, 134b, 136b, 138b)의 상태를 열린 상태와 닫힌 상태로 전환할 수 있다. 구체적으로는, 제어부(102)는, 액체 공급부(130)의 밸브(132b, 134b, 136b, 138b)를 제어하여, 밸브(132b, 134b, 136b, 138b)를 열린 상태로 함으로써, 노즐(132n, 134n, 136n, 138n)을 향해 배관(132a, 134a, 136a, 138a) 내를 흐르는 처리액, 제거액, 발수제 및 약액을 통과시킬 수 있다. 또, 제어부(102)는, 액체 공급부(130)의 밸브(132b, 134b, 136b, 138b)를 제어하여, 밸브(132b, 134b, 136b, 138b)를 닫힌 상태로 함으로써, 노즐(132n, 134n, 136n, 138n)을 향해 배관(132a, 134a, 136a, 138a) 내를 흐르는 처리액, 제거액, 발수제 및 약액의 공급을 각각 정지시킬 수 있다.
본 실시 형태의 기판 처리 장치(100)는, 반도체 소자를 형성하기 위해 적합하게 이용된다. 예를 들면, 기판 처리 장치(100)는, 적층 구조의 반도체 소자로서 이용되는 기판(W)을 처리하기 위해 적합하게 이용된다. 반도체 소자는, 이른바 3D 구조의 메모리(기억 장치)이다. 일례로서, 기판(W)은, NAND형 플래쉬 메모리로서 적합하게 이용된다.
다음에, 도 4를 참조하여, 본 실시 형태의 기판 처리 장치(100)를 이용하여 반도체 소자(300)로서 제작된 기판(W)을 설명한다. 도 4의 (a)는, 기판 처리 장치(100)를 이용하여 기판(W)을 처리하여 제작된 반도체 소자(300)의 모식적인 측면도이고, 도 4의 (b)는, 반도체 소자(300)의 모식적인 상면도이며, 도 4의 (c)는, 도 4의 (b)의 일부 확대도이다. 또한, 도 4에서는, 기판(W)의 기재(S)의 주면에 대해 직교하는 방향을 z 방향으로 나타내고 있으며, z 방향에 직교하는 방향을 x 방향 및 y 방향으로 나타내고 있다.
도 4의 (a)에 나타내는 바와 같이, 기판(W)은, 기재(S)와, 적층 구조(L)를 갖는다. 기재(S)는, xy 평면으로 넒어지는 박막 형상이다. 적층 구조(L)는, 기재(S)의 상면에 형성된다. 기재(S)는, 적층 구조(L)를 지지한다. 적층 구조(L)는, 기재(S)의 상면으로부터 z 방향으로 연장되도록 형성된다.
또한, 도 4의 (a)에 나타낸 기판(W)은, 기재(S)와 적층 구조(L) 사이에, 에칭 정지층(Es)을 더 갖는다. 에칭 정지층(Es)은, 예를 들면, 알루미나(Al2O3)로부터 형성된다. 자세한 것은 후술하겠지만, 적층 구조(L)가, 에칭에 의해 부분적으로 제거됨으로써, 리세스(R)가 형성된다. 에칭의 진행은, 에칭 정지층(Es)에 의해 정지된다.
적층 구조(L)는, 절연층(N)과, 도전층(M)을 갖는다. 절연층(N)과 도전층(M)은 교호로 적층된다. 예를 들면, 절연층(N)은 실리콘 산화막으로부터 형성된다. 또, 도전층(M)은 금속으로부터 형성된다. 예를 들면, 도전층(M)은, 텅스텐(W)을 포함한다.
복수의 절연층(N) 각각은, 기재(S)의 상면과 평행하게 연장된다. 인접하는 2개의 절연층(N) 사이에는 복수의 도전층(M)이 형성되어 있다. 인접하는 2개의 절연층(N)은 도전층(M)에 의해 지지된다.
예를 들면, 절연층(N)의 두께(z 방향을 따른 길이)는, 1nm 이상 50nm 이하이다. 또, 예를 들면, 도전층(M)의 두께(z 방향을 따른 길이)는, 1nm 이상 50nm 이하이다.
1층의 절연층(N)의 두께와 1층의 도전층(M)의 두께의 합계는 20nm 이상 100nm 이하이다. 적층 구조(L)는, 10층 이상 100층 이하의 절연층(N)과, 10층 이상 100층 이하의 도전층(M)을 구비한다.
적층 구조(L)에는 리세스(R)가 형성된다. 리세스(R)는, 기재(S)의 주면에 대해 수직 방향으로 연장된다. 리세스(R)는, 적층 구조(L)의 표면(La)과 에칭 정지층(Es) 사이에 걸쳐 연장된다.
리세스(R)의 구경(지름)은, 나노 오더이다. 예를 들면, 리세스(R)의 지름은, 20nm 이상 300nm 이하이다. 리세스(R)의 지름은, 50nm 이상 200nm여도 된다.
이상적으로는, 리세스(R)는, 기재(S)의 주면에 대해 수직으로 형성된다. 리세스(R)의 표면 부분의 지름(탑 지름(Wt))은, 20nm 이상 300nm 이하이며, 50nm 이상 200nm이다.
예를 들면, 리세스(R)의 애스펙트비는 10 이상이다. 또, 지금까지, 높이 약 1μm의 메모리 홀을 애스펙트비 40~50으로 형성하는 것이 보고되고 있으며, 향후, 애스펙트비는 더욱 증대할 것으로 생각된다. 예를 들면, 리세스(R)의 애스펙트비의 상한은 100이어도 되고, 200이어도 된다.
도 4의 (a)에 나타낸 반도체 소자(300)에 있어서, 기판(W)의 리세스(R) 내에는, 원통 형상의 전하 유지층(H)이 배치된다. 전하 유지층(H)의 내측에는, 원통 형상의 채널층(Ch)이 배치된다. 예를 들면, 채널층(Ch)은, 폴리실리콘으로부터 형성된다. 채널층(Ch)의 내측에는, 원기둥 형상의 유전체층(D)이 배치된다. 유전체층(D)은, 실리콘 산화막으로부터 형성된다.
전하 유지층(H)은, 3층 구조를 가져도 된다. 예를 들면, 전하 유지층(H)은, 원통 형상의 내측층(H1)과, 원통 형상의 중간층(H2)과, 원통 형상의 외측층(H3)을 포함한다. 외측층(H3)은, 적층 구조(L)와 접촉한다. 중간층(H2)은, 외측층(H3)의 내측에 배치된다. 내측층(H1)은, 중간층(H2)의 내측에 배치된다. 내측층(H1)은, 채널층(Ch)과 접촉한다. 이 때문에, 적층 구조(L)의 리세스(R)의 중심으로부터, 유전체층(D), 채널층(Ch), 내측층(H1), 중간층(H2) 및 외측층(H3)이 배치된다.
예를 들면, 내측층(H1)은, 실리콘 산화막으로부터 형성된다. 내측층(H1)은, 터널층이라고도 불린다.
예를 들면, 중간층(H2)은, 실리콘 질화막으로부터 형성된다. 중간층(H2)은, 전하를 축적한다. 중간층(H2)은, 전하 축적층이라고도 불린다.
예를 들면, 외측층(H3)은, 실리콘 산화막으로부터 형성된다. 외측층(H3)은, 블록층이라고도 불린다.
도전층(M) 및 채널층(Ch)에 전압이 인가됨으로써, 대응하는 중간층(H2)에 전하가 축적된다. 도 4의 (a)에 나타내는 바와 같이, 도전층(M)에 대응하여 기억 소자(Se)가 형성된다. 이 때문에, 하나의 리세스(R) 내에는, 도전층(M)의 수에 대응하는 수의 기억 소자(Se)가 형성된다.
또한, 도 4의 (b)에 나타내는 바와 같이, 기판(W)에는, 복수의 리세스(R)가 형성되어 있으며, 리세스(R)는, 기판(W)에 있어서 규칙적으로 배치된다. 리세스(R) 내에는 각각, 전하 유지층(H), 채널층(Ch) 및 유전체층(D)이 배치되어 있다. 복수의 리세스(R)는, 동일한 지름 및 높이를 갖도록 설계된다. 예를 들면, 리세스(R)마다의 탑 지름(Wt)의 차는, 5% 이하여도 되고, 3% 이하여도 된다.
전형적으로는, 리세스(R)는, 적층 구조(L)에 대해 드라이 에칭을 행함으로써 형성된다. 적층 구조(L)에 대해 드라이 에칭을 행하여 리세스(R)를 형성할 때에, 리세스(R)의 심부의 지름이, 리세스(R)의 표면 측의 지름보다 작아지는 경우가 있다. 특히, 적층 구조의 높이 및/또는 적층 구조의 적층수가 증대하면, 리세스(R)의 심부의 지름은, 리세스(R)의 표면 측의 지름보다 작아지기 쉽다. 또, 스루풋을 향상시키기 위해 드라이 에칭의 처리 기간을 짧게 할수록, 리세스(R)의 심부의 지름은, 리세스(R)의 표면 측의 지름보다 작아지기 쉽다.
도 4의 (a)에 나타낸 것처럼, 리세스(R) 내에는 복수의 기억 소자(Se)가 형성된다. 이 때문에, 리세스(R)의 지름은, 표면 측 부분으로부터 심부에 걸쳐 일정한 것이 바람직하다. 그러나, 적층 구조(L)에 리세스(R)를 형성하는 경우, 리세스(R)의 지름이 일정해지지 않는 경우가 있다. 리세스(R)의 지름이 상이한 경우, 리세스(R) 내에 기억 소자를 형성하면, 기억 소자의 전기적 특성이 일정해지지 않고, 기억 소자의 특성을 균일화할 수 없는 경우가 있다.
또, 일반적으로, 리세스(R)의 지름이 작을수록, 기재에 대해 보다 많은 기억 소자를 형성할 수 있기 때문에, 메모리 용량을 증대시키기 위해서는, 리세스(R)의 지름이 작은 것이 바람직하다. 단, 리세스(R)의 지름이 작으면, 리세스(R)를 에칭하기 위한 에칭 유체의 흐름이 불충분해지기 쉽다. 이 때문에, 리세스(R)를 에칭하면, 리세스(R)의 위치에 따라 에칭에 편향이 생기기 쉽다. 구체적으로는, 리세스(R)의 표면 측 부분은 비교적 에칭되기 쉬운데 반하여, 리세스(R)의 심부는 비교적 에칭되기 어렵다.
자세한 것은 후술하겠지만, 본 실시 형태에 의하면, 리세스(R)의 지름이 작아도, 리세스(R)의 심부(Rf)를 선택적으로 에칭할 수 있다. 이로 인해, 리세스(R)의 지름의 불균일성을 억제할 수 있다.
다음에, 도 5를 참조하여, 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 본 실시 형태의 반도체 소자 형성 방법의 일부는, 도 1~도 3을 참조하여 상술한 기판 처리 장치(100)를 이용하여 행해진다.
도 5의 (a)에 나타내는 바와 같이, 기판(W)은, 기재(S)와, 적층 구조(L)를 갖는다. 기재(S)는, xy 평면으로 넓어지는 박막 형상이다. 적층 구조(L)는, 기재(S)의 상면에 형성된다. 적층 구조(L)는, 기재(S)의 상면으로부터 z 방향으로 연장되도록 형성된다. 예를 들면, 적층 구조(L)는, 실리콘 산화막 및 실리콘 질화막으로부터 형성된다. 적층 구조(L)는, 표면(La)을 갖는다.
적층 구조(L)는, 절연층(N)과, 희생층(Sa)을 갖는다. 절연층(N)과 희생층(Sa)은 교호로 적층된다. 복수의 절연층(N) 각각은, 기재(S)의 상면과 평행하게 연장된다. 인접하는 2개의 절연층(N) 사이에는 복수의 희생층(Sa)이 형성되어 있다. 인접하는 2개의 절연층(N)은 희생층(Sa)에 의해 지지된다. 또한, 희생층(Sa)은, 반도체 소자(300)를 제작하는 과정에 있어서, 도 4에 나타낸 도전층(M)으로 치환된다.
예를 들면, 절연층(N)의 두께(z 방향을 따른 길이)는, 1nm 이상 50nm 이하이다. 절연층(N)은, 실리콘 산화막으로부터 형성된다.
또, 예를 들면, 희생층(Sa)의 두께(z 방향을 따른 길이)는, 1nm 이상 50nm 이하이다. 예를 들면, 희생층(Sa)은, 절연층(N)을 실질적으로 에칭하지 않는 에칭액을 이용했을 때에 에칭되는 재료로부터 형성된다. 일례에서는, 희생층(Sa)은, 실리콘 질화막으로부터 형성된다. 예를 들면, 에칭액으로서 인산을 이용하는 경우, 절연층(N)을 실질적으로 에칭하지 않고, 희생층(Sa)을 에칭할 수 있다.
도 5의 (b)에 나타내는 바와 같이, 적층 구조(L)에 리세스(R)를 형성한다. 전형적으로는, 리세스(R)는, 드라이 에칭에 의해 형성된다. 드라이 에칭에 의해 형성된 리세스(R)의 지름(xy 평면에 있어서의 길이)이 표면 측으로부터 심부까지 일정한 것이 이상적이지만, 실제로는, 리세스(R)의 지름은 표면 측으로부터 심부까지 일정해지지 않는 경우가 있다. 특히, 기판(W)의 스루풋을 향상시키기 위해 드라이 에칭의 처리 시간을 단축하는 경우, 리세스(R)의 지름이 표면 측으로부터 심부까지 일정해지기 어렵다. 이 경우, 리세스(R)의 심부(Rf)의 지름은, 리세스(R)의 표면 측 부분(Rn)의 지름보다 작아진다.
도 5의 (c)에 나타내는 바와 같이, 기판(W)의 리세스(R)를 변형한다. 예를 들면, 리세스(R)의 심부(Rf)의 지름을 드라이 에칭 후의 리세스(R)의 심부(Rf)의 지름보다 선택적으로 크게 한다. 일례에서는, 리세스(R)의 심부(Rf)의 지름은, xy 평면을 따라 10nm 미만의 길이에 걸쳐 넓혀진다. 이로 인해, 기판(W)의 리세스(R)의 지름을 표면 측으로부터 심부에 걸쳐 균일화할 수 있다.
도 5의 (d)에 나타내는 바와 같이, 적층 구조(L)의 리세스(R)의 내측에 전하 유지층(H)을 형성한다.
도 5의 (e)에 나타내는 바와 같이, 전하 유지층(H)의 내측에, 채널층(Ch) 및 유전체층(D)을 형성한다. 그 후, 희생층(Sa)을 도전층(M)으로 치환한다. 이상과 같이 하여, 도 4에 나타낸 반도체 소자(300)를 형성할 수 있다.
또한, 도 5의 (b)에서는, 설명이 과도하게 복잡해지는 것을 피하기 위해, 리세스(R)의 지름은, 표면 측으로부터 심부까지 직선적으로 변화되도록 나타냈는데, 본 실시 형태는 이것으로 한정되지 않는다. 보잉 현상에 의해, 리세스(R)의 지름은, 중앙부 부근에 있어서 가장 커지는 경우가 있다.
다음에, 도 1~도 3 및 도 6을 참조하여, 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 6의 (a)~도 6의 (g)는, 본 실시 형태의 반도체 소자 형성 방법을 설명하기 위한 모식도이다. 도 6의 (a)~도 6의 (g)에 나타낸 반도체 소자 형성 방법은, 도 5를 참조하여 상술한 반도체 소자 형성 방법의 일부로서 적합하게 이용된다. 예를 들면, 도 6의 (a)~도 6의 (g)에 나타낸 반도체 소자 형성 방법은, 도 5의 (c)에 나타낸 리세스(R)의 변형에 행해진다. 본 실시 형태의 반도체 소자 형성 방법은, 도 1~도 3을 참조하여 상술한 기판 처리 장치(100)를 이용하여 행해진다.
도 6의 (a)에 나타내는 바와 같이, 적층 구조(L)에는 리세스(R)가 형성된다. 예를 들면, 기판(W)에 대해 에칭을 행함으로써, 적층 구조(L)에 리세스(R)가 형성된다. 여기에서는, 절연층(N) 및 희생층(Sa)에 리세스(R)가 형성된다. 리세스(R)는, 에칭 정지층(Es)에까지 도달한다.
도 6의 (b)에 나타내는 바와 같이, 리세스(R)에 충전층(F)을 충전한다. 충전층(F)은, 예를 들면, 유기물(탄소계 재료)이다. 일례에서는, 충전층(F)은, 폴리머이다. 충전층(F)은, 레지스트로부터 형성되어도 된다. 예를 들면, 처리액 공급부(132)가 기판(W)에 처리액을 공급한 후에, 처리액으로부터 용매를 휘발시키면, 처리액의 용질로부터 충전층(F)이 형성된다. 여기에서는, 충전층(F)은, 리세스(R)의 심부(Rf)로부터 표면 측 부분(Rn)에까지 걸쳐 충전한다.
처리액은, 기판(W)에 부여된 후에 고체 상태로 변화되는 것이 바람직하다. 처리액 자체는 액체 상태이지만, 처리액이 기판(W)에 도포된 후에 용매가 휘발됨으로써, 용질은 고체 상태로 변화되어 충전층(F)을 형성한다.
도 6의 (c)에 나타내는 바와 같이, 기판(W)에 제거액(Ds)을 부여한다. 제거액(Ds)은, 충전층(F)을 용해시킨다. 여기에서는, 제거액(Ds)은, 리세스(R)에 충전된 충전층(F)을 부분적으로 용해시킨다. 이로 인해, 리세스(R)의 심부(Rf)에는 충전층(F)이 충전된 채로, 리세스(R)의 표면 측 부분(Rn)은 제거액(Ds)으로 치환된다. 그 결과, 충전층(F)으로부터, 리세스(R)의 심부(Rf)를 부분적으로 충전한 부분 충전층(Fp)이 형성된다.
예를 들면, 제거액 공급부(134)는, 기판(W)에 제거액(Ds)을 공급한다. 제거액 공급부(134)는, 충전층(F)이 완전히 용해되지 않고 부분적으로 용해되도록 설정된 시간 및 양의 제거액(Ds)을 공급한다. 예를 들면, 제거액(Ds)은, 이소프로필알코올(isopropyl alcohol：IPA)을 포함한다.
전형적으로는, 리세스(R)의 깊이 중 절반 이상이 제거액(Ds)으로 치환되고, 리세스(R)의 깊이 중 충전층(F)의 절반 미만이 남아 부분 충전층(Fp)이 된다. 예를 들면, 부분 충전층(Fp)의 깊이(z축 방향의 길이)는 리세스(R)의 깊이 중 1/3 이하이다.
도 6의 (d)에 나타내는 바와 같이, 발수제(P)를 공급한다. 예를 들면, 발수제 공급부(136)는, 기판(W)에 발수제(P)를 공급한다. 부분 충전층(Fp)은, 발수제(P)에는 영향을 받지 않고, 제거액(Ds)이 발수제(P)로 치환된다. 이로 인해, 리세스(R)의 심부(Rf)에는 부분 충전층(Fp)이 충전된 채로, 리세스(R)의 표면 측 부분(Rn)의 제거액(Ds)은 발수제(P)로 치환된다.
또한, 리세스(R)의 심부(Rf)는 부분 충전층(Fp)으로 덮여 있지만, 리세스(R)의 표면 측 부분(Rn)은 부분 충전층(Fp)으로 덮여 있지 않다. 이 때문에, 발수제(P)가 공급되면, 리세스(R)의 표면 측 부분(Rn)에 있어서 적층 구조(L)의 표면과 발수제(P)가 반응하여 피복층(Ps)이 형성된다.
도 6의 (e)에 나타내는 바와 같이, 부분 충전층(Fp) 및 발수제(P)를 제거한다. 이 경우, 리세스(R)의 심부(Rf)의 부분 충전층(Fp)과 함께 리세스(R)의 표면 측의 발수제(P)의 일부가 제거된다. 이 때, 리세스(R)를 형성했을 때(예를 들면, 드라이 에칭 시)의 잔사인 파티클도 제거되는 것이 바람직하다. 부분 충전층(Fp)의 제거에 의해, 리세스(R)의 심부(Rf)에서는, 절연층(N) 및 희생층(Sa)이 노출된다. 한편, 리세스(R)의 표면 측 부분(Rn)은 피복층(Ps)으로 피복된 채로 있다.
예를 들면, 부분 충전층(Fp) 및 발수제(P)를 제거하기 위해, 제거액을 부여해도 된다. 일례에서는, 제거액은 IPA를 포함한다. 예를 들면, 제거액 공급부(134)는, 기판(W)에 제거액(Ds)을 공급한다. 제거액 공급부(134)는, 부분 충전층(Fp)이 완전히 용해되도록 설정된 시간 및 양의 제거액을 공급한다.
혹은, 부분 충전층(Fp) 및 발수제(P)를 제거하기 위해, 기판(W)은 가열되어도 된다. 예를 들면, 부분 충전층(Fp)이 승화성 물질로부터 형성되는 경우, 가열에 의해 부분 충전층(Fp)을 승화시켜도 된다.
도 6의 (f)에 나타내는 바와 같이, 리세스(R)를 약액(C)으로 에칭한다. 전형적으로는, 약액(C)은, 불산을 포함한다. 예를 들면, 약액(C)은, 1：100~1：2000의 범위로 희석된 불산을 포함한다. 혹은, 약액(C)은, 물 또는 탈이온수(Deionized Water：DIW)를 포함해도 된다. 혹은, 약액(C)은, 인산을 포함해도 된다.
리세스(R)의 심부(Rf)는, 절연층(N) 및 희생층(Sa)이 노출되어 있기 때문에, 약액(C)에 의해 에칭된다. 한편, 리세스(R)의 표면 측 부분(Rn)은, 피복층(Ps)에 의해 피복되어 있기 때문에, 약액(C)에 의해 에칭되지 않는다. 이 때문에, 도 6의 (f)에 나타내는 바와 같이, 리세스(R)의 심부(Rf)에 위치하는 영역(Re)은, 약액(C)에 의해 제거되어, 리세스(R)의 지름이 넓어지도록 확대된다. 리세스(R)의 심부(Rf)의 지름은, 리세스(R) 앞쪽 지름(탑 지름)과 같아지도록, 넓어져도 된다.
도 6의 (g)에 나타내는 바와 같이, 약액(C) 및 피복층(Ps)을 제거한다. 약액(C) 및 피복층(Ps)의 제거는, 자외선 조사 또는 가열에 의해 행해도 된다. 또, 이 때, 드라이 에칭 시의 잔사도 제거되는 것이 바람직하다. 약액(C) 및 피복층(Ps)의 제거는, 기판 처리 장치(100)와는, 다른 장치로 행해져도 된다.
이상과 같이 하여, 적층 구조(L)의 리세스(R)의 지름을 조정할 수 있다. 또한, 도 6의 (e), 도 6의 (f) 및 도 6의 (g)에서는, 리세스(R)의 형상의 변화가 쉽게 이해되도록, 리세스(R)의 심부(Rf)의 지름이 리세스(R)의 탑 지름(구경)과 같아지는 한편, 리세스(R)의 심부(Rf)의 지름이 리세스(R)의 중앙 부분의 지름보다 커지도록 도시했는데, 이는, 예시에 지나지 않음을 유의하길 바란다. 리세스(R)는, 리세스(R)의 심부(Rf)의 지름이 리세스(R)의 중앙 부분의 지름과 같아지도록 리세스(R)의 심부(Rf)의 지름은 넓어져도 된다. 또는, 리세스(R)는, 리세스(R)의 심부(Rf)의 지름이 리세스(R)의 탑 지름 및 중앙 부분의 지름과 같아지도록 변형되어도 된다.
또한, 도 6의 (c)에서는, 제거액(Ds)을 부여함으로써, 충전층(F)은, 부분적으로 제거액(Ds)으로 치환된다. 리세스(R)의 지름이 작은 경우, 제거액(Ds)이 충전층(F) 전체를 제거하기 위해서는 비교적 긴 시간이 필요해진다. 이 때문에, 제거액(Ds)이 충전층(F) 전체를 제거하기 위한 시간 도중에 제거액(Ds)에 의한 충전층(F)의 제거 처리를 중단함으로써, 충전층(F)을 부분적으로 제거할 수 있다. 또, 도 6의 (c)에 나타내는 바와 같이, 제거액(Ds)의 양 및 처리 시간 등을 조정함으로써, 적절한 부분을 피복한 부분 충전층(Fp)을 남길 수 있다.
또, 도 6의 (c)에서는, 제거액(Ds)에 의해 충전층(F)으로부터 부분 충전층(Fp)을 형성했는데, 본 실시 형태는 이것으로 한정되지 않는다. 충전층(F)이 승화성 물질로부터 형성되는 경우, 가열에 의해 충전층(F)으로부터 부분 충전층(Fp)을 형성해도 된다. 이 경우도, 가열 시간 및 온도를 조정함으로써, 충전층(F)으로부터, 리세스(R)의 심부(Rf)를 부분적으로 충전하는 부분 충전층(Fp)을 형성해도 된다.
또한, 기판(W)은, 복수의 기억 소자(Se)를 구비한 메모리로서 이용되는 것이 바람직하다. 전형적으로는, 기판(W)이 메모리로서 이용되는 경우, 기판(W)에는, 지름 및 높이가 일정하게 설계된 복수의 리세스(R)가 형성된다. 이 때문에, 기억 용량이 큰 메모리에 이용되는 복수의 리세스를 동일한 처리에 의해 동시에 변형할 수 있다.
또한, 적층 구조(L)에 리세스(R)를 형성할 때에, 보잉 현상에 의해 리세스(R)의 지름이 중앙부 부근에 있어서 가장 커지는 경우가 있다. 이 경우, 피복층(Ps)은 중앙부 부근을 덮는 것이 바람직하다. 또, 리세스(R)의 심부(Rf)의 지름은, 리세스(R)의 가장 큰 중앙부의 지름과 같아지도록, 에칭에 의해 넓혀져도 된다.
또한, 도 6을 참조한 상술한 설명에서는, 피복층(Ps)은, 부분 충전층(Fp)이 충전된 리세스(R)에 대해 액체 상태의 발수제(P)를 공급함으로써 형성되었는데, 본 실시 형태는 이것으로 한정되지 않는다. 피복층(Ps)은, 가스에 의해 형성되어도 된다.
다음에, 도 1~도 3, 도 6 및 도 7을 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 7은, 반도체 소자 형성 방법의 플로차트이다. 본 실시 형태의 반도체 소자 형성 방법은, 도 1~도 3을 참조하여 상술한 기판 처리 장치(100)에 의해 적합하게 행해진다.
우선, 단계 S10에 있어서, 적층 구조(L)에 있어서 리세스(R)를 부분적으로 피복한다. 전형적으로는, 리세스(R)의 표면 측 부분(Rn)을 선택적으로 피복한다. 예를 들면, 리세스(R)의 표면 측 부분(Rn)에 피복층(Ps)을 형성한다. 피복층(Ps)은, 리세스(R)의 표면 측 부분(Rn)을 선택적으로 피복하는 한편, 리세스(R)의 심부(Rf)를 피복하지 않는다. 이 때문에, 리세스(R)의 심부(Rf)에서는, 적층 구조(L)가 노출된다.
단계 S20에 있어서, 리세스(R)의 심부(Rf)의 지름을 확장한다. 리세스(R)에 약액(C)이 부여됨으로써, 리세스(R)의 심부(Rf)의 지름을 확장할 수 있다. 리세스(R)는 피복층(Ps)으로 부분적으로 피복되어 있기 때문에, 리세스(R) 중 피복층(Ps)으로 피복되어 있지 않은 심부(Rf)의 지름을 부분적으로 확장한다. 이로 인해, 리세스(R)의 심부(Rf)의 지름을 확장할 수 있기 때문에, 리세스(R)의 지름을 조정할 수 있다.
다음에, 도 1~도 3, 도 6~도 8을 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 8은, 반도체 소자 형성 방법의 플로차트이다. 본 실시 형태의 반도체 소자 형성 방법은, 도 1~도 3을 참조하여 상술한 기판 처리 장치(100)를 이용하여 적합하게 행해진다.
우선, 단계 Sa에 있어서, 기판(W)을 기판 처리 장치(100)에 반입한다. 여기에서는, 기판(W)은, 기재(S) 및 적층 구조(L)를 갖고 있으며, 적층 구조(L)에는 리세스(R)가 형성된다.
단계 S10에 있어서, 적층 구조(L)에 있어서 리세스(R)를 부분적으로 피복한다. 여기에서는, 단계 S10에 있어서의 리세스(R)의 부분적인 피복은, 단계 S12에 있어서의 충전층(F)의 형성, 단계 S14에 있어서의 충전층(F)의 일부 제거(부분 충전층(Fp)의 형성), 단계 S16에 있어서의 발수제 공급, 및, 단계 S18에 있어서의 부분 충전층(Fp)의 제거에 의해 행해진다.
단계 S12에 있어서, 리세스(R)에 충전층(F)을 충전한다. 처리액 공급부(132)는, 기판(W)에 처리액을 공급한다. 이로 인해, 기판(W)의 리세스(R)에 충전층(F)이 충전된다. 또한, 전형적으로는, 처리액이 공급된 후, 기판 유지부(120)는, 기판(W)의 회전수를 증대하여, 기판(W)의 표면에 잉여로 남은 처리액을 기판(W)의 외방으로 떨쳐낸다.
단계 S14에 있어서, 충전층(F)의 일부를 제거한다. 예를 들면, 제거액 공급부(134)는, 기판(W)에 제거액을 소정 기간에 걸쳐 공급한다. 제거액(Ds)이 리세스(R)의 충전층(F)에 부여됨으로써, 충전층(F)을 부분적으로 용해하여 리세스(R) 내에 부분 충전층(Fp)이 형성된다. 제거액(Ds)을 부여하는 시간은, 리세스(R)의 충전층(F)을 부분적으로 제거하도록 설정된다. 이 때, 리세스(R)의 표면 측 부분(Rn)의 충전층(F)은 제거되는 한편, 리세스(R)의 심부(Rf)에는 부분 충전층(Fp)이 잔류한다.
혹은, 충전층(F)을 소정 기간 가열함으로써, 리세스(R) 내에 부분 충전층(Fp)을 형성해도 된다. 예를 들면, 충전층(F)이 승화성 물질을 포함하는 경우, 충전층(F)을 소정 기간 가열함으로써, 충전층(F)의 일부를 승화시켜, 리세스(R) 내에 부분 충전층(Fp)을 형성할 수 있다.
단계 S16에 있어서, 기판(W)에 발수제를 공급한다. 발수제 공급부(136)는, 기판(W)에 발수제를 공급한다. 심부(Rf)에 부분 충전층(Fp)이 형성된 리세스(R)에 대해, 발수제를 부여함으로써, 리세스(R) 중 부분 충전층(Fp)이 형성되어 있지 않은 표면 측 부분(Rn)에 발수제가 충전되어, 발수층이 형성된다. 이 때, 리세스(R)의 표면 측 부분(Rn)의 특성이 발수제에 의해 변화되어, 리세스(R)의 표면 측 부분(Rn)에 피복층(Ps)이 형성된다. 이와 같이, 발수제의 공급에 의해, 리세스(R)의 표면 측 부분(Rn)에, 발수층의 일부로서 피복층(Ps)이 형성된다.
단계 S18에 있어서, 부분 충전층(Fp)을 제거한다. 여기에서는, 발수제로부터 형성된 발수층 중 피복층(Ps) 이외의 부분을 제거하는 것과 더불어, 부분 충전층(Fp)을 제거한다. 예를 들면, 제거액 공급부(134)는, 기판(W)에 제거액을 공급함으로써, 부분 충전층(Fp)을 용해시키는 것과 더불어, 발수층 중 피복층(Ps) 이외의 부분을 치환한다. 이 때, 리세스(R)의 표면 측 부분(Rn)에는 피복층(Ps)으로 피복되는 한편, 리세스(R)의 심부(Rf)에는 적층 구조(L)가 노출된다.
혹은, 부분 충전층(Fp)을 소정 기간 가열함으로써, 부분 충전층(Fp)을 제거해도 된다. 예를 들면, 충전층(F)이 승화성 물질을 포함하는 경우, 충전층(F)을 가열함으로써, 충전층(F)의 일부를 승화시켜, 리세스(R)로부터 부분 충전층(Fp)을 제거할 수 있다.
다음에, 단계 S20에 있어서, 리세스의 심부(Rf)의 지름을 확장한다. 예를 들면, 약액 공급부(138)는, 기판(W)에 약액을 공급한다. 이로 인해, 리세스(R) 중 피복층(Ps)으로 피복되지 않은 심부(Rf)가 부분적으로 에칭되어, 리세스 지름이 넓어진다.
단계 Sb에 있어서, 기판(W)을 기판 처리 장치(100)로부터 반출한다. 그 후, 필요에 따라, 피복층(Ps)을 제거한다. 피복층(Ps)은, 자외선의 조사 또는 가열 처리에 의해 피복층(Ps)을 애싱함으로써 제거해도 된다. 이상과 같이 하여, 리세스 지름의 변동이 억제된 기판(W)을 형성할 수 있다.
또한, 도 8을 참조하여 상술한 설명에서는, 단계 S20에 있어서의 에칭은, 1종류의 에칭액으로 행해졌는데, 본 실시 형태는 이것으로 한정되지 않는다. 단계 S20에 있어서의 에칭은, 복수 종류의 에칭액으로 행해져도 된다. 예를 들면, 1종류의 에칭액으로는, 절연층(N)의 에칭량을 희생층(Sa)의 에칭량과 같게 할 수 없는 경우가 있다. 이 경우, 단계 S20에 있어서의 에칭은, 복수 종류의 에칭액으로 행하는 것이 바람직하다.
다음에, 도 1~도 3, 도 6, 도 9 및 도 10을 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 9는, 본 실시 형태의 기판 처리 장치(100)의 모식도이다. 도 9의 기판 처리 장치(100)는, 액체 공급부(130)가 린스액 공급부(137)를 더 구비하는 것과 더불어, 약액 공급부(138)가 제1 약액 공급부(138A) 및 제2 약액 공급부(138B)를 구비하는 점을 제외하고, 도 2에 나타낸 기판 처리 장치(100)와 동일한 구성을 갖고 있으며, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
기판 처리 장치(100)에 있어서, 액체 공급부(130)는, 린스액 공급부(137)를 더 구비한다. 린스액 공급부(137)는, 기판(W)에 린스액을 공급한다.
린스액 공급부(137)는, 기판(W)의 상면(Wa)에 린스액을 공급한다. 린스액을 이용한 린스 처리에 의해, 기판(W)의 상면(Wa)에 부착된 약액 및 불순물 등을 씻어 낼 수 있다. 린스액 공급부(137)로부터 공급되는 린스액은, 탈이온수(Deionized Water：DIW), 탄산수, 전해 이온수, 오존수, 암모니아수, 희석 농도(예를 들면, 10ppm~100ppm 정도)의 염산수, 또는, 환원수(수소수) 중 어느 하나를 포함해도 된다.
린스액 공급부(137)는, 배관(137a)과, 밸브(137b)와, 노즐(137n)을 포함한다. 노즐(137n)은, 기판(W)의 상면(Wa)에 린스액을 토출한다. 노즐(137n)은, 배관(137a)에 접속된다. 배관(137a)에는, 공급원으로부터 린스액이 공급된다. 밸브(137b)는, 배관(137a) 내의 유로를 개폐한다. 노즐(137n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
기판 처리 장치(100)에 있어서, 약액 공급부(138)는, 제1 약액 공급부(138A) 및 제2 약액 공급부(138B)를 구비한다. 제1 약액 공급부(138A)는, 기판(W)에 제1 약액을 공급한다. 제2 약액 공급부(138B)는, 기판(W)에 제2 약액을 공급한다.
제1 약액 공급부(138A)는, 기판(W)의 상면(Wa)에 제1 약액을 공급한다. 제1 약액을 이용한 약액 처리에 의해, 기판(W)의 상면(Wa)을 약액 처리할 수 있다. 제1 약액 공급부(138A)는, 배관(138a)과, 밸브(138b)와, 노즐(138n)을 포함한다. 노즐(138n)은 기판(W)의 상면(Wa)에 제1 약액을 토출한다. 노즐(138n)은, 배관(138a)에 접속된다. 배관(138a)에는, 공급원으로부터 제1 약액이 공급된다. 밸브(138b)는, 배관(138a) 내의 유로를 개폐한다. 노즐(138n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
제2 약액 공급부(138B)는, 기판(W)의 상면(Wa)에 제2 약액을 공급한다. 제2 약액을 이용한 약액 처리에 의해, 기판(W)의 상면(Wa)을 약액 처리할 수 있다. 제2 약액 공급부(138B)는, 배관(138c)과, 밸브(138d)와, 노즐(138m)을 포함한다. 노즐(138m)은, 기판(W)의 상면(Wa)에 제2 약액을 토출한다. 노즐(138m)은, 배관(138c)에 접속된다. 배관(138c)에는, 공급원으로부터 제2 약액이 공급된다. 밸브(138d)는, 배관(138c) 내의 유로를 개폐한다. 노즐(138m)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
제1 약액의 절연층(N)에 대한 희생층(Sa)의 에칭의 선택성은, 제2 약액의 절연층(N)에 대한 희생층(Sa)의 에칭의 선택성과는 상이하다. 예를 들면, 제1 약액의 절연층(N)에 대한 희생층(Sa)의 에칭비가 높은 경우, 제2 약액의 절연층(N)에 대한 희생층(Sa)의 에칭비가 낮다. 일례에서는, 제1 약액이 불산을 포함하는 경우, 제2 약액은, 물 또는 인산을 포함하는 것이 바람직하다. 이와 같이, 절연층(N)에 대한 희생층(Sa)의 에칭의 선택성이 상이한 제1 약액 및 제2 약액을 이용함으로써, 절연층(N)의 에칭량을 희생층(Sa)의 에칭량과 같게 할 수 있다.
제어부(102)는, 액체 공급부(130)의 밸브(137b, 138b, 138d)를 각각 개별적으로 제어하여, 밸브(137b, 138b, 138d)의 상태를 열린 상태와 닫힌 상태로 전환할 수 있다. 구체적으로는, 제어부(102)는, 액체 공급부(130)의 밸브(137b, 138b, 138d)를 제어하여, 밸브(137b, 138b, 138d)를 열린 상태로 함으로써, 노즐(137n, 138n, 138m)을 향해 배관(137a, 138a, 138c) 내를 흐르는 린스액, 제1 약액 및 제2 약액을 통과시킬 수 있다. 또, 제어부(102)는, 액체 공급부(130)의 밸브(137b, 138b, 138d)를 제어하여, 밸브(137b, 138b, 138d)를 닫힌 상태로 함으로써, 노즐(137n, 138n, 138m)을 향해 배관(137a, 138a, 138c) 내를 흐르는 린스액, 제1 약액 및 제2 약액의 공급을 각각 정지시킬 수 있다.
도 10은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다. 도 10의 플로차트는, 리세스(R)의 심부(Rf)의 에칭을 복수의 에칭액으로 행하는 점을 제외하고, 도 8의 플로차트와 동일하고, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
본 실시 형태에서는, 단계 S20에 있어서의 에칭은, 단계 S20a에 있어서의 제1 에칭, 단계 S20b에 있어서의 린스액 공급, 및, 단계 S20c에 있어서의 제2 에칭을 포함한다. 제1 에칭 및 제2 에칭에 대해서 절연층(N)에 대한 희생층(Sa)의 에칭의 선택성이 상이하다. 예를 들면, 제1 에칭에 대해서 절연층(N)에 대한 희생층(Sa)의 에칭비가 높은 경우, 제2 에칭에 대해서 절연층(N)에 대한 희생층(Sa)의 에칭비가 낮은 것이 바람직하다.
단계 S20a에 있어서, 제1 에칭은, 절연층(N) 및 희생층(Sa) 중 한쪽을 선택적으로 에칭한다. 예를 들면, 제1 약액 공급부(138A)는, 기판(W)의 상면(Wa)에 제1 약액을 공급한다. 또한, 절연층(N) 및 희생층(Sa) 중 절연층(N)를 선택적으로 에칭하는 경우, 제1 약액으로서, 불산을 이용하는 것이 바람직하다. 또, 절연층(N) 및 희생층(Sa) 중 희생층(Sa)을 선택적으로 에칭하는 경우, 제1 약액으로서, 온수 또는 인산을 이용하는 것이 바람직하다.
그 후, 단계 S20b에 있어서, 린스 처리를 한다. 린스액 공급부(137)는, 기판(W)의 상면(Wa)에 린스액을 공급한다.
단계 S20c에 있어서, 제2 에칭은, 절연층(N) 및 희생층(Sa) 중 다른 쪽을 선택적으로 에칭한다. 예를 들면, 제2 약액 공급부(138B)는, 기판(W)의 상면(Wa)에 제2 약액을 공급한다. 제1 에칭에 있어서 절연층(N) 및 희생층(Sa) 중 한쪽을 선택적으로 에칭한 경우, 제2 에칭에 있어서 절연층(N) 및 희생층(Sa) 중 다른 쪽을 선택적으로 에칭한다. 이상과 같이, 선택비가 상이한 2개의 에칭을 행함으로써, 절연층(N)의 에칭량을 희생층(Sa)의 에칭량과 같게 할 수 있다.
또한, 도 2, 도 6 및 도 7을 참조하여 상술한 바와 같이, 처리액 공급부(132)가 기판(W)에 처리액을 공급함으로써, 충전층(F)이 형성된다. 또한, 처리액이 용질 및 휘발성의 용매를 포함하는 경우, 처리액 공급부(132)가 기판(W)에 처리액을 공급한 후, 처리액을 가열하는 것이 바람직하다. 처리액을 가열함으로써, 충전층(F)을 신속하게 형성할 수 있다.
다음에, 도 11 및 도 12를 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 11은, 본 실시 형태의 기판 처리 장치(100)의 모식도이다. 도 11의 기판 처리 장치(100)는, 열 매체 공급부(140), 가스 공급부(142) 및 차폐 부재(150)를 더 구비하는 점을 제외하고, 도 2에 나타낸 기판 처리 장치(100)와 동일한 구성을 갖고 있으며, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
기판 처리 장치(100)는, 열 매체 공급부(140), 가스 공급부(142) 및 차폐 부재(150)를 더 구비한다. 열 매체 공급부(140)는, 기판(W)에 열 매체를 공급한다. 가스 공급부(142)는, 기판(W)에 가스를 공급한다. 차폐 부재(150)는, 기판(W)을 연직 상방측으로부터 차폐한다.
처리액 공급부(132)는, 용질 및 휘발성의 용매를 포함하는 처리액을 공급한다. 충전층(F)은, 용질 성분으로부터 형성된다.
열 매체 공급부(140)에 의해 공급되는 열 매체는, 액체 또는 기체 중 어느 쪽이어도 된다. 예를 들면, 열 매체는, 온수이다. 처리액 공급부(132)가 기판(W)의 상면(Wa)에 한창 처리액을 공급하고 있는 도중 또는 그 후에, 열 매체 공급부(140)는, 스핀 베이스(121) 및 척 부재(122)에 유지된 기판(W)을, 기판(W)의 이면(Wb) 측으로부터 가열하여, 기판(W)의 상면(Wa)에 충전층을 형성한다.
기판(W)이 회전하고 있을 때에, 열 매체 공급부(140)는, 기판(W)의 이면(Wb)의 중심 위치를 향해 열 매체를 공급한다. 공급된 열 매체는, 원심력의 작용에 의해 기판(W)의 이면(Wb)의 대략 전면(全面)에 널리 퍼진다. 이로 인해, 기판(W) 및 기판(W)의 상면(Wa)의 처리액이 가열되고, 처리액으로부터 용매가 휘발되어 충전층이 신속하게 형성된다.
열 매체 공급부(140)는, 배관(140a)과, 밸브(140b)와, 노즐(140n)을 포함한다. 노즐(140n)은, 기판(W)의 이면(Wb)에 대향한다. 노즐(140n)은 기판(W)의 이면(Wb)에 열 매체를 토출한다. 노즐(140n)은, 배관(140a)에 접속된다. 배관(140a)에는, 공급원으로부터 열 매체가 공급된다. 밸브(140b)는, 배관(140a) 내의 유로를 개폐한다.
가스 공급부(142)는, 기판(W)의 상면(Wa)에 가스를 공급한다. 가스 공급부(142)에 의해 공급되는 가스는, 불활성 가스를 포함하는 것이 바람직하다. 불활성 가스는, 질소 가스를 포함한다.
가스 공급부(142)는, 배관(142a)과, 밸브(142b)를 포함한다. 배관(142a)에는, 공급원으로부터 가스가 공급된다. 밸브(142b)는, 배관(142a) 내의 유로를 개폐한다.
차폐 부재(150)는, 기판 유지부(120)의 상방에 위치한다. 차폐 부재(150)는, 기판(W)에 대향한다. 여기에서는, 차폐 부재(150)의 적어도 일부의 수평 방향을 따른 외경은, 기판(W)의 외경과 거의 같다.
차폐 부재(150)는, 근접 위치와 퇴피 위치 사이에서, 기판(W)에 대해 이동한다. 차폐 부재(150)가 근접 위치에 위치하는 경우, 차폐 부재(150)는, 하강하여 기판(W)의 상면에 소정 간격을 두고 근접한다. 근접 위치에서는, 차폐 부재(150)는, 기판(W)의 표면을 덮어, 기판(W)의 상방을 차폐한다. 차폐 부재(150)가 퇴피 위치에 위치하는 경우는, 차폐 부재(150)는 근접 위치보다 연직 상방으로 떨어진 장소에 위치한다. 차폐 부재(150)가 근접 위치로부터 퇴피 위치로 변화될 때, 차폐 부재(150)는 상승하여 기판(W)으로부터 이격된다.
차폐 부재(150)는, 차폐판(152)과, 지축(154)과, 노즐(156)을 포함한다. 지축(154)은, 샤프트(123)의 회전축(Ax)의 선상에 위치한다. 차폐판(152)은, 지축(154)으로부터 수평 방향으로 연장된다. 여기에서는, 차폐판(152)은, 수평 방향으로 연장된 형상을 갖고 있다. 예를 들면, 차폐판(152)은, 대략 원판형이다.
노즐(156)에는, 제거액 공급부(134)의 배관(134a) 및 가스 공급부(142)의 배관(142a)이 연결되어 있다. 노즐(156)은, 제거액 공급부(134) 및 가스 공급부(142)의 노즐로서 기능한다.
제어부(102)는, 밸브(140b, 142b)를 각각 개별적으로 제어하여, 밸브(140b, 142b)의 상태를 열린 상태와 닫힌 상태로 전환할 수 있다. 구체적으로는, 제어부(102)는, 밸브(140b, 142b)를 제어하여, 밸브(140b, 142b)를 열린 상태로 함으로써, 노즐(140n, 156)을 향해 배관(140a, 142a) 내를 흐르는 열 매체 및 가스를 통과시킬 수 있다. 또, 제어부(102)는, 밸브(140b, 142b)를 제어하여, 밸브(140b, 142b)를 닫힌 상태로 함으로써, 노즐(140n, 156)을 향해 배관(140a, 142a) 내를 흐르는 열 매체 및 가스의 공급을 정지시킬 수 있다.
또, 제어부(102)는, 차폐 부재(150)를 제어하여 차폐 부재(150)를 근접 위치와 퇴피 위치 사이에서, 기판(W)에 대해 이동시킨다.
도 12는, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다. 도 12의 플로차트는, 충전층(F)의 형성이 복수의 공정으로 행해지는 점을 제외하고, 도 8의 플로차트와 동일하고, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
단계 S12에 있어서의 충전층(F)의 형성은, 단계 S12a에 있어서의 처리액 공급, 단계 S12b에 있어서의 스핀 오프, 및, 단계 S12c에 있어서의 가열을 포함한다.
단계 S12a에 있어서, 처리액을 공급한다. 처리액 공급부(132)는, 기판(W)의 상면(Wa)에 처리액을 공급한다. 이 때, 기판(W)의 회전수는, 10rm~100rpm이다.
단계 S12b에 있어서, 기판 유지부(120)는, 처리액을 공급한 후, 기판(W)의 회전수를 증가시켜 기판(W)의 상면(Wa)의 처리액을 스핀 오프한다. 예를 들면, 기판(W)의 회전수는, 300rm~1500rpm으로 증가시킨다.
단계 S12c에 있어서, 열 매체 공급부(140)는, 기판(W)의 이면(Wb)에 열 매체를 공급한다. 예를 들면, 처리액을 스핀 오프한 후, 기판(W)의 회전수는, 100 rm~1000rpm으로까지 저하시킨다. 기판(W)의 상면(Wa)의 처리액이 가열됨으로써, 처리액으로부터 충전층(F)을 신속하게 형성할 수 있다.
또한, 도 11 및 도 12를 참조한 설명에서는, 처리액은, 열 매체 공급부(140)로부터 공급되는 열 매체에 의해 가열되었는데, 본 실시 형태는 이것으로 한정되지 않는다. 기판 처리 장치(100)에, 램프 또는 전열 히터 등의 열원을 설치하고, 처리액은, 열원으로부터의 열을 이용하여 가열되어도 된다.
또한, 충전층(F) 및/또는 부분 충전층(Fp)을 제거하는 제거액을 공급하기 전에, 기판(W)에 박리액을 공급하는 것이 바람직하다.
다음에, 도 6, 도 13 및 도 14를 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 13은, 본 실시 형태의 기판 처리 장치(100)의 모식도이다. 도 13의 기판 처리 장치(100)는, 액체 공급부(130)가 린스액 공급부(137) 및 박리액 공급부(160)를 더 구비하는 점을 제외하고, 도 11에 나타낸 기판 처리 장치(100)와 동일한 구성을 갖고 있으며, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
본 실시 형태의 기판 처리 장치(100)에 있어서, 액체 공급부(130)는, 린스액 공급부(137) 및 박리액 공급부(160)를 더 구비한다. 린스액 공급부(137)는, 기판(W)에 린스액을 공급한다. 박리액 공급부(160)는, 기판(W)에 박리액을 공급한다.
린스액 공급부(137)는, 기판(W)에 린스액을 공급한다. 린스액 공급부(137)는, 배관(137a)과, 밸브(137b)를 포함한다. 배관(137a)에는, 공급원으로부터 린스액이 공급된다. 밸브(137b)는, 배관(137a) 내의 유로를 개폐한다.
차폐 부재(150)의 노즐(156)에는, 린스액 공급부(137)의 배관(137a)이 연결되어 있다. 노즐(156)은, 린스액 공급부(137)의 노즐로서 기능한다.
박리액 공급부(160)는, 기판(W)의 상면(Wa)에 박리액을 공급한다. 박리액은, 충전층(F)에 대한 박리성을 갖는다. 박리액의 공급에 의해, 그 후, 충전층(F)을 쉽게 제거할 수 있다. 예를 들면, 박리액은, DIW 및 SC1 중 적어도 한쪽을 포함한다. 박리액 공급부(160)에 의해 공급되는 박리액의 농도 및 처리 시간을 제어함으로써, 충전층(F)으로부터 부분 충전층(Fp)을 적절히 형성할 수 있다.
여기에서는, 박리액 공급부(160)는, 제1 박리액 공급부(162)와 제2 박리액 공급부(164)를 포함한다. 제1 박리액 공급부(162)는, 제1 박리액을 기판(W)의 상면(Wa)에 공급한다. 제2 박리액 공급부(164)는, 제2 박리액을 기판(W)의 상면(Wa)에 공급한다. 제1 박리액 공급부(162)는, 제2 박리액 공급부(164)와는 상이한 박리액을 기판(W)의 상면(Wa)에 공급한다.
제1 박리액 공급부(162)는, 배관(162a)과, 밸브(162b)를 포함한다. 배관(162a)에는, 공급원으로부터 제1 박리액이 공급된다. 밸브(162b)는, 배관(162a) 내의 유로를 개폐한다.
제2 박리액 공급부(164)는, 배관(164a)과, 밸브(164b)를 포함한다. 배관(164a)에는, 공급원으로부터 제2 박리액이 공급된다. 밸브(164b)는, 배관(164a) 내의 유로를 개폐한다.
박리액 공급부(160)는, 배관(160a)과, 노즐(160n)을 더 포함한다. 배관(160a)은, 배관(162a) 및 배관(164a)과 접속된다. 노즐(160n)은, 기판(W)의 상면(Wa)에 박리액을 토출한다. 노즐(160n)은, 배관(160a)에 접속된다. 노즐(160n)은, 기판(W)에 대해 이동 가능하게 구성되어 있는 것이 바람직하다.
제어부(102)는, 박리액 공급부(160)의 밸브(162b 및 164b)를 각각 개별적으로 제어하여, 밸브(162b 및 164b)의 상태를 열린 상태와 닫힌 상태로 전환할 수 있다. 구체적으로는, 제어부(102)는, 박리액 공급부(160)의 밸브(162b, 164b)를 제어하여, 밸브(162b 또는 164b)를 열린 상태로 함으로써, 노즐(160n)를 향해 배관(160a) 및 배관(162a 또는 164a) 내를 흐르는 제1 박리액 및 제2 박리액을 통과시킬 수 있다. 또, 제어부(102)는, 박리액 공급부(160)의 밸브(162b, 164b)를 제어하여, 밸브(162b 및 164b)를 닫힌 상태로 함으로써, 노즐(160n)을 향해 배관(160a) 및 배관(162a 또는 164a) 내를 흐르는 제1 박리액 및 제2 박리액의 공급을 각각 정지시킬 수 있다.
처리액이 용질로서 열 수용성 수지를 포함하는 경우, 처리액을 가열할 때에 감열 수용성 수지의 온도를 변질 온도 미만으로 하기 위해서는, 열 매체로서, 비점이 당해 변질 온도 미만인 열 매체를 이용하는 것이 바람직하다. 예를 들면, 변질 온도가 180℃인 감열 수용성 수지의 경우, 열 매체로서 DIW(비점：100℃) 등을 이용할 수 있다. 또한, 열 매체의 온도는, 용매의 비점 미만의 온도로 하는 것이 더 바람직하다. 처리액의 온도를, 용매의 비점 미만의 온도로 함으로써, 충전층 중에 용매를 잔류시킬 수 있다. 그리고, 충전층 중에 잔류한 용매와, 박리액의 상호 작용에 의해, 당해 충전층을, 기판(W)의 상면으로부터 박리하기 쉽게 할 수 있다.
도 14는, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다. 도 14의 플로차트는, 충전층 및 부분 충전층을 제거하기 위해 제거액을 공급하는 것과 더불어 제거액의 공급 전에 박리액을 공급하는 점을 제외하고, 도 12의 플로차트와 동일하며, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
단계 S12c에 있어서 기판(W)을 가열한 후, 단계 S13a에 있어서, 제1 박리액을 공급한다. 제1 박리액 공급부(162)는, 기판(W)에 제1 박리액을 공급한다. 예를 들면, 제1 박리액 공급부(162)는, 제1 박리액으로서 DIW를 공급한다.
단계 S13b에 있어서, 제2 박리액을 공급한다. 제2 박리액 공급부(164)는, 기판(W)에 제2 박리액을 공급한다. 예를 들면, 제2 박리액 공급부(164)는, 제2 박리액으로서 SC1을 공급한다.
단계 S13c에 있어서, 린스액을 공급한다. 예를 들면, 린스액 공급부(137)는, 기판(W)의 상면(Wa)에 린스액을 공급한다.
그 후, 단계 S14a에 있어서, 제거액에 의해 충전층(F)을 부분적으로 용해시켜 부분 충전층(Fp)을 형성한다. 제거액 공급부(134)는, 기판(W)에 제거액을 소정 기간에 걸쳐 공급한다. 제거액(Ds)이 리세스(R)의 충전층(F)에 부여됨으로써, 충전층(F)을 부분적으로 용해하여 리세스(R) 내에 부분 충전층(Fp)이 형성된다. 제1 박리액 공급부(162), 제2 박리액 공급부(164) 및 제거액 공급부(134)에 의해 공급되는 제1 박리액, 제2 박리액 및 제거액의 농도 및 처리 시간을 제어함으로써, 충전층(F)으로부터 부분 충전층(Fp)을 적절히 형성할 수 있다.
또, 단계 S16에 있어서 발수제를 공급한 후, 단계 S18a에 있어서 제거액을 공급하여, 피복층(Ps)을 제외한 발수제(P) 및 부분 충전층(Fp)을 제거한다. 그 후의 처리는 동일하다.
또한, 도 14에 나타낸 플로차트에서는, 제거액으로 충전층(F)을 부분적으로 용해하기 전에, 제1 박리액 및 제2 박리액을 공급했는데, 본 실시 형태는 이것으로 한정되지 않는다. 제1 박리액 및 제2 박리액은, 충전층(F)을 부분적으로 용해하기 전뿐만 아니라, 부분 충전층(Fp)을 용해하기 전에 공급되어도 된다. 혹은, 제1 박리액 및 제2 박리액은, 충전층(F)을 부분적으로 용해하기 전이 아니라, 부분 충전층(Fp)을 용해하기 전에 공급되어도 된다.
또, 도 14에 나타낸 플로차트에서는, 제1 박리액 및 제2 박리액을 공급했는데, 본 실시 형태는 이것으로 한정되지 않는다. 충전층(F) 및/또는 부분 충전층(Fp)을 용해하기 전에 제1 박리액 및 제2 박리액 중 한쪽만을 공급해도 된다.
또한, 도 13 및 도 14를 참조한 상술한 설명에서는, 충전층(F) 및/또는 부분 충전층(Fp)은, 박리액 및 제거액에 의해 제거되었는데, 본 실시 형태는 이것으로 한정되지 않는다. 충전층(F) 및/또는 부분 충전층(Fp)은, 가열에 의해 제거되어도 된다.
다음에, 도 6, 도 15 및 도 16을 참조하여 본 실시 형태의 반도체 소자 형성 방법을 설명한다. 도 15는, 본 실시 형태의 기판 처리 장치(100)의 모식도이다. 도 15의 기판 처리 장치(100)는, 처리액이 승화성 물질을 포함하는 것, 처리액으로부터 형성된 충전층을 냉각하는 점을 제외하고, 도 11에 나타낸 기판 처리 장치(100)와 동일한 구성을 갖고 있으며, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
본 실시 형태에서는, 처리액 공급부(132)는, 승화성 물질을 포함하는 처리액을 기판(W)의 상면(Wa)에 공급한다. 또, 융해 상태의 승화성 물질을 혼합시키는 경우, 용매로서는, 융해 상태의 승화성 물질에 대해 상용성을 나타내는 용매가 바람직하다. 또, 용질로서의 승화성 물질을 용해시키는 경우에는, 당해 승화성 물질에 대해 용해성을 나타내는 용매가 바람직하다.
기판 처리 장치(100)는, 냉매 공급부(144)를 더 구비한다. 냉매 공급부(144)는, 기판(W)에, 실온보다 낮은 냉매를 공급한다. 냉매는, 예를 들면, 실온보다 냉각된 DIW이다.
냉매 공급부(144)에 의해 공급되는 냉매는, 액체 또는 기체 중 어느 쪽이어도 된다. 처리액 공급부(132)가 기판(W)의 상면(Wa)에 처리액을 공급한 후에, 냉매 공급부(144)는, 스핀 베이스(121) 및 척 부재(122)에 유지된 기판(W)을, 기판(W)의 이면(Wb) 측으로부터 냉각한다.
기판(W)이 회전하고 있을 때에, 냉매 공급부(144)는, 기판(W)의 이면(Wb)의 중심 위치를 향해 냉매를 공급한다. 공급된 냉매는, 원심력의 작용에 의해 기판(W)의 이면(Wb)의 대략 전면에 널리 퍼진다. 이로 인해, 기판(W) 및 기판(W)의 상면(Wa)의 처리액이 냉각되어 응고되고, 처리액으로부터 충전층을 신속하게 형성할 수 있다.
냉매 공급부(144)는, 배관(144a)과, 밸브(144b)를 포함한다. 배관(144a)에는, 공급원으로부터 냉매가 공급된다. 밸브(144b)는, 배관(144a) 내의 유로를 개폐한다. 배관(144a)은, 열 매체 공급부(140)의 배관(140a)과 접속된다. 냉매는, 열 매체 공급부(140)의 노즐(140n)로부터 기판(W)의 이면(Wb)에 공급된다.
또한, 기판 처리 장치(100)는, 냉매 공급부(144)에 더하여 열 매체 공급부(140)를 구비하고 있다. 냉매 공급부(144)가 기판(W)의 이면(Wb)에 냉매를 공급하기 직전까지 열 매체 공급부(140)가 기판(W)의 이면(Wb)에 열 매체를 공급함으로써, 충전층(F)을 얇게 형성할 수 있다. 이 때문에, 충전층(F) 내에 생기는 내부 응력을 저감할 수 있다.
도 16은, 본 실시 형태의 반도체 소자 형성 방법의 플로차트이다. 도 16의 플로차트는, 처리액이 승화성 물질을 함유하고 있으며, 부분 충전층을 제거할 때에 가열하는 점을 제외하고, 도 8의 플로차트와 동일하고, 장황해지는 것을 피하기 위해 중복되는 기재를 생략한다.
단계 S12에 있어서 충전층(F)을 형성한다. 처리액 공급부(132)는, 기판(W)에 처리액을 공급한다. 여기서, 처리액은, 승화성 물질을 함유한다. 처리액 공급부(132)는, 승화성 물질을 함유하는 처리액을 기판(W)의 상면(Wa)에 공급한다.
충전층(F)을 형성할 때에, 냉매 공급부(144)는, 기판(W)의 이면(Wb)에 냉매를 공급한다. 이로 인해, 처리액은 응고되어 충전층(F)이 형성된다. 기판(W)의 이면(Wb)에 공급된 냉매는, 원심력의 작용에 의해, 기판(W)의 이면(Wb)의 대략 전역으로 널리 퍼진다. 이로 인해, 기판(W)의 상면(Wa)에 처리액의 냉각을 개시한다.
또, 단계 S18b에 있어서 부분 충전층(Fp)을 제거할 때에, 냉매 공급부(144)에 의한 냉매의 공급을 정지하고, 열 매체 공급부(140)에 의한 열 매체의 공급을 개시한다. 이로 인해, 부분 충전층(Fp)이 승화하기 때문에, 부분 충전층(Fp)을 제거할 수 있다.
또한, 도 1~도 16을 참조한 상술한 설명에서는, 기판 처리 장치(100)는 매엽식이며, 기판 처리 장치(100)는 1장마다 기판(W)을 처리했는데, 본 발명은 이것으로 한정되지 않는다. 기판 처리 장치는 배치(batch)식이어도 된다.
다음에, 도 17을 참조하여, 본 실시 형태의 기판 처리 장치(100)를 설명한다. 도 17은, 기판 처리 장치(100)의 모식도이다. 기판 처리 장치(100)는, 복수 장의 기판(W)을 묶어서 처리할 수 있다.
기판 처리 장치(100)는, 기판 유지부(120)와, 액체 공급부(130)를 구비한다. 액체 공급부(130)는, 처리액 공급부(132)와, 제거액 공급부(134)와, 발수제 공급부(136)와, 약액 공급부(138)를 포함한다. 처리액 공급부(132), 제거액 공급부(134), 발수제 공급부(136) 및 약액 공급부(138)는, 각각 액체를 저류한다.
처리액 공급부(132)는, 처리액 저류조(132t)를 포함한다. 처리액 저류조(132t)에는, 처리액이 저류된다. 처리액으로부터, 충전층이 형성된다. 예를 들면, 처리액은, 용질 및 휘발성을 갖는 용매를 포함한다. 혹은, 처리액은, 승화성 물질을 포함한다.
제거액 공급부(134)는, 제거액 저류조(134t)를 포함한다. 제거액 저류조(134t)에는, 제거액이 저류된다. 제거액에 의해, 처리액으로부터 형성된 충전층을 제거할 수 있다. 제거액을 공급하는 시간을 제어함으로써, 기판(W)으로부터 충전층을 선택적으로 제거할 수 있다.
제거액으로서는, 어느 하나의 수지에 대한 용해성을 갖는 임의의 용매를 이용할 수 있다. 제거액으로서는, 예를 들면 시너, 톨루엔, 아세트산에스테르류, 알코올류, 글리콜류 등의 유기 용매, 아세트산, 포름산, 히드록시아세트산 등의 산성액을 이용할 수 있다.
발수제 공급부(136)는, 발수제 저류조(136t)를 포함한다. 발수제 저류조(136t)에는, 액체의 발수제가 저류된다. 발수제에 의해, 기판(W)에 발수층을 형성한다. 발수제는, 실리콘(Si) 자체 및 실리콘을 포함하는 화합물을 소수화시키는 발수제이다. 발수제는, 예를 들면, 실란 커플링제이다. 실란 커플링제는, 예를 들면, HMDS(헥사메틸디실라잔), TMS(테트라메틸실란), 불소화 알킬클로로실란, 알킬디실라잔, 및 비클로로계 발수제 중 적어도 1개를 포함한다. 비클로로계 발수제는, 예를 들면, 디메틸실릴디메틸아민, 디메틸실릴디에틸아민, 헥사메틸디실라잔, 테트라메틸디실라잔, 비스(디메틸아미노)디메틸실란, N,N-디메틸아미노트리메틸실란, N-(트리메틸실릴)디메틸아민 및 오르가노실란 화합물 중 적어도 1개를 포함한다.
약액 공급부(138)는, 약액 저류조(38t)를 포함한다. 약액 저류조(38t)에는, 약액이 저류된다. 약액을 이용한 약액 처리에 의해, 기판(W)을 약액 처리할 수 있다. 약액 처리에 의해, 기판(W)에 대해, 에칭, 표면 처리, 특성 부여, 처리막 형성 및 막의 적어도 일부의 제거 중 어느 하나를 행하는 것이 가능하다. 전형적으로는, 약액은, 기판(W)의 에칭 처리에 이용되는 에칭액이다.
약액은, 불산을 포함한다. 예를 들면, 불산은, 40℃ 이상 70℃ 이하로 가열되어도 되고, 50℃ 이상 60℃ 이하로 가열되어도 된다. 단, 불산은, 가열되지 않아도 된다. 또, 약액은, 물 또는 인산을 포함해도 된다.
또한, 약액은, 과산화수소수를 더 포함해도 된다. 또, 약액은, SC1(암모니아과산화수소수 혼합액), SC2(염산과산화수소수 혼합액) 또는 왕수(농염산과 농질산의 혼합물)를 포함해도 된다.
기판 유지부(120)는, 기판(W)을 유지한다. 기판 유지부(120)에 의해 유지된 기판(W)의 주면의 법선 방향은 y 방향으로 평행하다. 기판 유지부(120)는, 복수의 기판(W)을 유지한 채로 기판(W)을 이동시킨다. 예를 들면, 기판 유지부(120)는, 기판(W)을 유지한 채로 연직 상방 또는 연직 하방으로 이동한다. 혹은, 기판 유지부(120)는, 기판(W)을 유지한 채로 수평 방향으로 이동해도 된다.
기판 유지부(120)는, 본체판(122b)과, 유지봉(124b)을 포함한다. 본체판(122b)은, 연직 방향(z 방향)으로 연장되는 판이다. 유지봉(124b)은, 본체판(122b)의 한쪽 주면으로부터 수평 방향(y 방향)으로 연장된다. 여기에서는, 2개의 유지봉(124b)이 본체판(122b)의 한쪽 주면으로부터 y 방향으로 연장된다. 복수의 기판(W)은, 지면(紙面)의 안쪽 앞방향으로 복수의 기판(W)을 배열한 상태에서, 복수의 유지봉(124b)에 의해 각 기판(W)의 하측 가장자리가 맞닿아 기립 자세(연직 자세)로 유지된다.
기판 처리 장치(100)는, 제어 장치(101)를 더 구비한다. 제어 장치(101)는, 제어부(102) 및 기억부(104)를 포함한다. 제어부(102)는, 기판 유지부(120)를 제어한다.
본 실시 형태의 기판 처리 장치(100)에 있어서, 제어부(102)는, 매엽식과 마찬가지로, 기판 유지부(120)에 유지되는 기판(W)을 상이한 액체로 처리함으로써, 매엽식에 대해서 도 6~도 16을 참조한 것과 마찬가지로, 기판(W)의 적층 구조(L)에 형성된 리세스의 지름을 조정할 수 있다.
또한, 도 1~도 17을 참조한 설명에서는, 기판(W)의 리세스(R)에는, 기억 소자(Se)가 배치되었는데, 본 실시 형태는 이것으로 한정되지 않는다. 기판(W)의 리세스(R)에는, 기억 소자(Se)와 동일한 구성을 갖지만, 기억 소자로서는 이용되지 않는 더미 기억 소자가 형성되어도 된다. 혹은, 기판(W)의 리세스(R)에는, 기억 소자(Se)와 전기적으로 접속하기 위한 컨택트 플러그가 형성되어도 된다.
다음에, 도 18을 참조하여 본 실시 형태의 반도체 소자 형성 방법으로 형성된 반도체 소자(300)를 설명한다. 도 18은, 반도체 소자(300)의 모식도이다.
반도체 소자(300)에는, 복수의 리세스(R)가 형성되어 있다. 복수의 리세스(R)는, 기억 소자(Se)가 배치된 메모리 리세스(Rs)에 더하여, 컨택트 플러그(Cp)가 배치된 컨택트 리세스(Rc)를 포함한다. 컨택트 리세스(Rc)는, 도전층(M)과 전기적으로 접속된다.
본 실시 형태의 반도체 소자 형성 방법에 의하면, 메모리 리세스(Rs)뿐만 아니라, 컨택트 리세스(Rc)의 지름도 표면 부분으로부터 심부에 걸쳐 균일화할 수 있다. 이 때문에, 컨택트 리세스(Rc)에 의한 반도체 소자를 지지하는 강도를 균일화할 수 있다.
이상, 도면을 참조하여 본 발명의 실시 형태를 설명했다. 단, 본 발명은, 상기의 실시 형태로 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 양태에 있어서 실시하는 것이 가능하다. 또, 상기의 실시 형태에 개시되는 복수의 구성 요소를 적절히 조합함으로써, 여러 가지 발명의 형성이 가능하다. 예를 들면, 실시 형태에 나타나는 전체 구성 요소로부터 몇 가지 구성 요소를 삭제해도 된다. 또한, 상이한 실시 형태에 걸친 구성 요소를 적절히 조합해도 된다. 도면은, 이해하기 쉽게 하기 위해, 각각의 구성 요소를 주체로 모식적으로 나타내고 있으며, 도시된 각 구성 요소의 두께, 길이, 개수, 간격 등은, 도면 작성의 형편상 실제와는 상이한 경우도 있다. 또, 상기의 실시 형태에서 나타내는 각 구성 요소의 재질, 형상, 치수 등은 일례이며, 특별히 한정되는 것이 아니고, 본 발명의 효과로부터 실질적으로 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
본 발명은, 반도체 소자 형성 방법 및 기판 처리 장치에 적합하게 이용된다.
100: 기판 처리 장치 110: 챔버
120: 기판 유지부 130: 액체 공급부
132: 처리액 공급부 134: 제거액 공급부
136: 발수제 공급부 138: 약액 공급부
W: 기판

Claims (12)

  1. 기재에 지지된 적층 구조에 형성된 리세스 중 표면 측에 위치하는 부분을 선택적으로 피복하는 피복층을 형성하는 공정과,
    상기 리세스 중 상기 피복층보다 심부의 지름을 넓히도록, 상기 리세스의 상기 심부를 약액으로 에칭하는 공정
    을 포함하는, 반도체 소자 형성 방법.
  2. 청구항 1에 있어서,
    상기 피복층을 형성하는 공정은,
    상기 리세스 중 심부를 부분적으로 충전하는 부분 충전층을 형성하는 공정과,
    상기 부분 충전층을 형성한 후에 발수제를 공급하는 공정과,
    상기 발수제를 공급하여 상기 리세스의 표면 측에 상기 피복층을 형성한 후에, 상기 부분 충전층 및 상기 발수제를 제거하는 공정
    을 포함하는, 반도체 소자 형성 방법.
  3. 청구항 2에 있어서,
    상기 부분 충전층을 제거하는 공정은, 제거액을 공급하여 상기 부분 충전층을 용해시키는 공정을 포함하는, 반도체 소자 형성 방법.
  4. 청구항 2에 있어서,
    상기 부분 충전층은, 승화성 물질을 포함하고,
    상기 부분 충전층을 제거하는 공정은, 상기 부분 충전층을 가열하는 공정을 포함하는, 반도체 소자 형성 방법.
  5. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    상기 부분 충전층을 형성하는 공정은,
    상기 리세스를 충전하는 충전층을 형성하는 공정과,
    상기 충전층을 형성한 후에 상기 충전층을 부분적으로 제거하는 공정
    을 포함하는, 반도체 소자 형성 방법.
  6. 청구항 5에 있어서,
    상기 충전층을 부분적으로 제거하는 공정은, 상기 충전층을 제거하는 제거액을 공급하는 공정을 포함하는, 반도체 소자 형성 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 에칭하는 공정에 있어서, 상기 약액은, 불산, 물 및 인산 중 어느 하나를 포함하는, 반도체 소자 형성 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 리세스에 복수의 기억 소자가 형성되는, 반도체 소자 형성 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 적층 구조에는 상기 리세스가 복수 형성되어 있으며,
    상기 리세스의 탑 지름의 차는 5% 이하인, 반도체 소자 형성 방법.
  10. 청구항 9에 있어서,
    상기 리세스는, 규칙 구조를 갖고 있는, 반도체 소자 형성 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 기재와 상기 적층 구조 사이에는 에칭 정지층이 배치되어 있는, 반도체 소자 형성 방법.
  12. 처리액을 공급하는 처리액 공급부와,
    상기 처리액으로부터 형성된 충전층을 제거하기 위한 제거액을 공급하는 제거액 공급부와,
    발수제를 공급하는 발수제 공급부와,
    약액을 공급하는 약액 공급부와,
    상기 처리액 공급부, 상기 제거액 공급부, 상기 발수제 공급부 및 상기 약액 공급부를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    (1) 상기 처리액을 공급하여 기재에 지지된 적층 구조에 형성된 리세스를 충전하는 충전층을 형성하고,
    (2) 상기 제거액을 공급하여 상기 리세스 내의 상기 충전층을 부분적으로 제거하고,
    (3) 상기 발수제를 공급하여 상기 리세스 중 상기 충전층으로 덮이지 않은 표면 측에 위치하는 부분을 선택적으로 피복하는 피복층을 형성하고,
    (4) 상기 약액을 공급하여 상기 리세스 중 상기 피복층보다 심부의 지름을 넓히도록,
    상기 처리액 공급부, 상기 제거액 공급부, 상기 발수제 공급부 및 상기 약액 공급부를 제어하는, 기판 처리 장치.
KR1020227008376A 2019-08-29 2020-06-26 반도체 소자 형성 방법 및 기판 처리 장치 KR20220041221A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-157007 2019-08-29
JP2019157007A JP7344049B2 (ja) 2019-08-29 2019-08-29 半導体装置形成方法および基板処理装置
PCT/JP2020/025291 WO2021039089A1 (ja) 2019-08-29 2020-06-26 半導体素子形成方法および基板処理装置

Publications (1)

Publication Number Publication Date
KR20220041221A true KR20220041221A (ko) 2022-03-31

Family

ID=74677732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227008376A KR20220041221A (ko) 2019-08-29 2020-06-26 반도체 소자 형성 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US20220310406A1 (ko)
JP (1) JP7344049B2 (ko)
KR (1) KR20220041221A (ko)
CN (1) CN114303243A (ko)
WO (1) WO2021039089A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023169532A (ja) * 2022-05-17 2023-11-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117894A (ja) 2017-12-27 2019-07-18 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190988B1 (en) * 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
JP2005136097A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR100744071B1 (ko) * 2006-03-31 2007-07-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
TW200837888A (en) * 2007-03-02 2008-09-16 Promos Technologies Inc Method for fabricating capacitor
US8759907B2 (en) * 2011-04-26 2014-06-24 Nanya Technology Corp. Memory device having buried bit line and vertical transistor and fabrication method thereof
TWI462274B (zh) * 2011-12-08 2014-11-21 Inotera Memories Inc 記憶體陣列與其製作方法
TWI506766B (zh) * 2013-03-27 2015-11-01 Inotera Memories Inc 半導體電子元件結構及其製造方法
JP2015084400A (ja) * 2013-09-18 2015-04-30 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117894A (ja) 2017-12-27 2019-07-18 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP7344049B2 (ja) 2023-09-13
WO2021039089A1 (ja) 2021-03-04
US20220310406A1 (en) 2022-09-29
JP2021034691A (ja) 2021-03-01
CN114303243A (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
US11921428B2 (en) Substrate processing method and substrate processing apparatus
US11367630B2 (en) Substrate cleaning method, substrate cleaning system, and memory medium
US10043652B2 (en) Substrate cleaning method, substrate cleaning system, and memory medium
JP6425517B2 (ja) 基板処理方法、基板処理装置および記憶媒体
US9953840B2 (en) Substrate processing method and substrate processing system
KR102340204B1 (ko) 기판 세정 방법, 기판 세정 시스템 및 기억 매체
JP5937632B2 (ja) 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
KR20100132000A (ko) 유전체 필름 처리 방법
US11551941B2 (en) Substrate cleaning method
JP6762378B2 (ja) 基板洗浄方法、基板洗浄システムおよび記憶媒体
KR20220041221A (ko) 반도체 소자 형성 방법 및 기판 처리 장치
JP6948840B2 (ja) 基板処理方法および基板処理装置
TWI809652B (zh) 基板處理方法及基板處理裝置
KR102152911B1 (ko) 기판 세정 조성물, 기판 처리 방법 및 기판 처리 장치
WO2022196384A1 (ja) 基板処理方法および基板処理装置
JP2022099686A (ja) 半導体素子形成方法および基板処理装置
KR102518117B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2023047532A (ja) 基板処理装置および基板処理方法
KR20240043072A (ko) 기판 처리 방법, 기판 처리 장치 및 기판 처리액
KR20230035396A (ko) 기판 처리 방법
KR20220130016A (ko) 기판 처리 방법 및 기판 처리 장치
CN117836907A (zh) 基板处理方法及基板处理装置