CN106154743B - 掩模及其形成方法 - Google Patents

掩模及其形成方法 Download PDF

Info

Publication number
CN106154743B
CN106154743B CN201510131864.1A CN201510131864A CN106154743B CN 106154743 B CN106154743 B CN 106154743B CN 201510131864 A CN201510131864 A CN 201510131864A CN 106154743 B CN106154743 B CN 106154743B
Authority
CN
China
Prior art keywords
layer
mask
substrate
shrinkage
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510131864.1A
Other languages
English (en)
Other versions
CN106154743A (zh
Inventor
邢滨
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510131864.1A priority Critical patent/CN106154743B/zh
Publication of CN106154743A publication Critical patent/CN106154743A/zh
Application granted granted Critical
Publication of CN106154743B publication Critical patent/CN106154743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种掩模及其形成方法,所述形成方法包括:提供基板;在基板上形成图形化的掩模层;在掩模层的侧壁形成收缩层,收缩层和掩模层共同构成掩模图形。本发明通过在掩模层侧壁设置收缩层,收缩层与掩模层共同构成掩模图形。掩模图形中的所述收缩层也遮挡部分基板,与掩模层相比,最终形成的掩模图形的临界尺寸更小,避免了现有技术中所形成掩模图形临界尺寸过大的问题。

Description

掩模及其形成方法
技术领域
本发明涉及半导体制造领域,特别设计涉及一种掩模及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更高的运算速度、更大的数据存储量以及更多的功能,半导体芯片向更高集成度方向发展,而半导体芯片集成度越高,半导体器件的特征尺寸(Critical Dimension, CD)越小。器件尺寸的缩小,对器件制造精度的要求也越来越严格。
在半导体工艺中,对器件质量精度影响最大的是光刻的质量。光刻,简单来说就是将掩模上的图形转移到晶圆上的工艺过程。因而,掩模的质量会直接影响光刻的质量。
参考图1和图2,示出了现有技术中一种掩模的形成方法的示意图。此处,以光掩模的形成方法为例进行说明。
如图1所示,首先提供基板10,在基板10上依次形成掩模材料层20和图形化的光刻胶层30。
如图2所示,以所述图形化的光刻胶30为掩模刻蚀所述掩模材料层20,之后去除所述光刻胶层30,形成掩模层21。所述掩模层21具有遮挡部分基板10的遮挡部,和露出部分基底10的透光部,其中露出部分基底10的透光部具有需要转移到晶圆上的掩模图形。
然而,采用所述现有技术形成的掩模容易出现临界尺寸CD过大的问题。
发明内容
本发明解决的问题是提供一种掩模及其形成方法,减小所形成的掩模出现临界尺寸过大的问题。
为了解决上述问题,本发明提供一种掩模的形成方法,包括:
提供基板;
在所述基板上形成图形化的掩模层;
在所述掩模层的侧壁形成收缩层,所述收缩层和掩模层共同构成掩模图形。
可选的,所述收缩层的材料与掩模层的材料相同。
可选的,掩模层的材料为铬。
可选的,在所述基板上形成掩模层的步骤包括:在基板上依次形成掩模材料层和图形化的光刻胶层;以所述图形化的光刻胶层为掩模对掩模材料层进行第一刻蚀,去除光刻胶层露出的掩模材料层,所述剩余的掩模材料层形成遮挡部分基板的掩模层。
可选的,对所述掩模材料层进行第一刻蚀的步骤包括:采用各向异性刻蚀方法对所述掩模材料层进行第一刻蚀。
可选的,采用各向异性刻蚀方法对所述掩模层进行第一刻蚀的步骤包括:采用等离子体干法刻蚀对所述掩模材料层进行第一刻蚀。
可选的,在基板上形成掩模材料层的步骤包括:采用化学气相沉积、物理气相沉积、原子层沉积的方式形成所述掩模材料层。
可选的,在所述掩模层的侧壁形成收缩层的步骤包括:
形成保形覆盖所述掩模层和基板的收缩材料层;
对所述收缩材料层进行第二刻蚀,去除所述掩模层表面和所述基板表面的收缩材料层,在所述掩模层侧壁形成收缩层。
可选的,形成保形覆盖所述掩模层和基板的收缩材料层的步骤包括:采用原子层沉积的方式形成所述收缩材料层。
可选的,对所述收缩材料层进行第二刻蚀的步骤包括:采用各向异性刻蚀方法对所述收缩材料层进行第二刻蚀。
可选的,采用各向异性刻蚀方法对所述收缩材料层进行第二刻蚀的步骤包括:采用等离子体干法刻蚀对所述收缩材料层进行第二刻蚀。
可选的,所述基板的材料为石英。
可选的,形成收缩层的步骤中,使收缩层的厚度为掩模层的掩模图形临界尺寸与掩模图形临界尺寸差值的一半。
本发明还提供一种掩模,包括:
基板;
位于基板上的掩模层,所述掩模层覆盖部分基板;
位于所述掩模层侧壁的收缩层,所述收缩层和所述掩模层共同构成掩模图形。
可选的,所述收缩层和所述掩模层材料相同。
可选的,所述掩模层的材料为铬。
可选的,所述收缩层的厚度为所述掩模层的掩模图形临界尺寸与所述掩模图形临界尺寸差值的一半。
可选的,所述基板的材料为石英。
与现有技术相比,本发明的技术方案具有以下优点:
本发明在形成掩模层的步骤之后,在所述掩模层的侧壁形成收缩层,所述收缩层和所述掩模层共同构成掩模图形。掩模图形中的所述收缩层也遮挡部分基板,与掩模层相比,最终形成的掩模图形的临界尺寸更小,避免了现有技术中所形成掩模图形临界尺寸过大的问题,提高了器件制造的良品率,降低了器件制造的成本。
可选方案中,先形成保形覆盖所述掩模层和基板的收缩材料层,之后去除所述掩模层表面和所述基板表面的收缩材料层,在所述掩模层侧壁形成收缩层,实际应用中,可以通过控制收缩材料层的厚度,控制收缩层的厚度,进而控制最终形成的掩模图形的临界尺寸,有效地提高了形成掩模的精度,降低了器件制造的难度,降低了器件制造的成本。
附图说明
图1和图2是现有技术中一种掩模的形成方法的示意图;
图3至图10是本发明掩模的形成方法一实施例的示意图。
具体实施方式
由背景技术可知,现有技术形成的掩模容易出现掩模图形临界尺寸过大的问题,结合现有技术掩模的形成过程分析问题原因:
如图1至图2所示,现有技术形成掩模图形的过程中,通过一次光刻,即形成需要转移到晶圆上的掩模图形(即形成图形化的掩模层21)。随着器件的集成度的提高,器件的密度越来越大,掩模图形的临界尺寸CD越来越小,因此对光刻工艺的要求也越来越高。一旦掩模图形的临界尺寸CD过大时,现有技术中只能重新制作掩模,会耗费大量的金钱和时间,从而提高了器件制造的成本。
为解决所述技术问题,本发明提供一种掩模的形成方法,包括如下步骤:
提供基板;在所述基板上形成图形化的掩模层;在所述掩模层的侧壁形成收缩层,所述收缩层和掩模层共同构成掩模图形。
本发明在形成掩模层的步骤之后,在所述掩模层的侧壁形成收缩层,所述收缩层和所述掩模层共同构成掩模图形。掩模图形中的所述收缩层也遮挡部分基板,与掩模层相比,最终形成的掩模图形的临界尺寸更小,避免了现有技术中所形成掩模图形临界尺寸过大的问题。此外,先形成保形覆盖所述掩模层和基板的收缩材料层,之后去除所述掩模层表面和所述基板表面的收缩材料层,在所述掩模层侧壁形成收缩层,实际应用中,可以通过控制收缩材料层的厚度,控制收缩层的厚度,进而控制最终形成的掩模图形的临界尺寸,有效地提高了形成掩模的精度,降低了器件制造的难度,降低了器件制造的成本。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明掩模的形成方法一实施例中各个步骤的结构示意图。需要说明的是,本实施例以形成光掩模为例进行说明,不应以此限制本发明。
参考图3,提供基板100。
所述基板100是后续工艺的工作平台,也是掩模图形附着的载体,后续在基板100上形成掩模层和收缩层以遮挡部分基板100,未被遮挡的部分形成可以使光通过的掩模图形,从而在曝光时可以在晶圆上形成与掩模图形相对应的图形。
所述基板100的材料为透明材料。具体的,本实施例中,所述基板100的材料为石英材料。
结合参考图4至图6,在所述基板100上形成图形化的掩模层201。
在所述基板100上形成掩模层201的步骤包括:在基板100上依次形成掩模材料层200和图形化的光刻胶层300。
具体的,继续参考图3,在基板100上依次形成掩模材料层200和光刻胶层300。
所述掩模材料层200用以形成遮挡部分基板100的掩模层201,所述掩模材料层200的材料一般为金属。本实施例中,所述掩模材料层材料为金属铬。可以采用化学气相沉积(Chemical vapor deposition,CVD)、物理气相沉积(Physical Vapor Deposition,PVD)以及原子层沉积(Atomic layer deposition,ALD)等方式形成所述掩模材料层200。
所述光刻胶层300用于定义掩模层201的位置,并且在后续形成图形化掩模层201的过程中起刻蚀掩模的作用。具体的,由于本实施例以形成光掩模为例进行说明,因此本实施例中,所述光刻胶层300为负性光刻胶,可以通过旋涂工艺在所述掩模材料层200表面涂布光刻胶层300。
结合参考图4至图5,形成所述图形化的光刻胶层301的步骤包括:
热处理所述光刻胶层300后,采用激光或电子束(图4中以e-表示)对所述光刻胶层300进行曝光,使光刻胶层300图形化,形成露出掩模材料层200的开口400,所述开口400定义所述掩模层201的掩模图形的位置;在曝光后再次热处理所述光刻胶,形成图形化的光刻胶层301。
结合参考图5和图6,在形成图形化的光刻胶301的步骤之后,以所述图形化光刻胶层301为掩模,对所述掩模材料层200进行第一刻蚀,去除光刻胶层301露出的掩模材料层200,所述剩余的掩模材料层200形成遮挡部分基板的掩模层201。所述掩膜层201具有遮挡部分基板100的遮挡部和露出部分基板100的透光部,其中露出部分基板100的透光部具有第一掩模图形。
具体的,对所述掩模材料层200进行第一刻蚀的步骤包括:采用各向异性刻蚀方法对所述掩模材料层200进行第一刻蚀。
由于掩模图形的质量会直接影响到光刻的质量,因此为了提高对第一刻蚀后形成的所述掩模图形的质量,本实施例中,采用等离子体干法刻蚀方法对所述掩模材料层200进行第一刻蚀,刻蚀气体包括氧气和氯气。刻蚀过程中发生的化学反应为:Cr+O2→CRO2;Cl2+e-→2Cl++e+以及CrO2+2Cl+→CrO2Cl2(↑)。
需要说明的是,参考图7,在第一刻蚀后形成掩模层201的第一掩模图形的临界尺寸CD1通常大于后续最终形成的掩模图形的临界尺寸CD2。
参考图8至图10,在所述掩模层201的侧壁形成收缩层501,所述收缩层501和掩模层201共同构成掩模图形。所述收缩层501遮挡部分第一掩模图形的透光部,所述第一掩模图形剩余的透光部具有需要转移到晶圆上的掩模图形。
需要说明的是,为了提高所述收缩层501和所述掩模层201之间的附着性,提高由所述收缩层501和所述掩模层201共同构成的掩模图形的稳定性,本实施例中,收缩层501和所述掩模层201的材料相同。具体的,所述收缩层501的材料也为铬,可以采用原子层沉积的方式形成所述收缩层501。
具体的,在所述掩模层201侧壁形成收缩层501的步骤包括:
参考图8,形成保形覆盖所述掩模层201和基板100的收缩材料层500。
所述收缩材料层500用于形成位于掩模层201侧壁上的收缩层501。
具体的,所述收缩层501的材料与所述掩模层201的材料相同。本实施例中,所述收缩层501的材料也为金属铬。
需要说明的是,所述收缩材料层500的厚度为所述掩模层的第一掩模图形临界尺寸与最终形成的所述掩模图形临界尺寸差值的一半。具体的,本实施例中,所述收缩材料层500的厚度ΔT根据在未被掩模层201覆盖的基板100处形成的第一掩模图形的临界尺寸CD1,与最终形成的掩模图形的临界尺寸CD2的差值获得:ΔT=(CD1-CD2)/2。
还需要说明的是,在形成收缩材料层500的步骤之前,所述形成方法还包括测量掩模层201的第一掩模图形的临界尺寸CD1。结合最终形成的掩模图形的临界尺寸CD2,根据所测量得到的第一掩模图形的临界尺寸CD1,获得所述牺牲材料层500的厚度ΔT。
进一步需要说明的是,由于后续在掩模层201侧壁形成的收缩层501的厚度与所述收缩材料层500的厚度ΔT相关,因此最终形成掩模图形的临界尺寸CD2也与所述收缩材料层500的厚度ΔT相关。因此为了很好的控制所形成的收缩材料层500的厚度ΔT,本实施例中,采用原子层沉积的方式形成所述收缩材料层500。
此外,对收缩材料层500厚度的良好控制,也能够实现对最终形成掩模图形临界尺寸CD2的控制,有利于提高形成掩模工艺的精度,有利于提高器件制造的良品率。
参考图9,结合参考图10,对所述收缩材料500进行第二刻蚀,去除所述掩模层201表面和所述基板100表面的收缩材料层500,在所述掩模层侧壁形成收缩层501。
对所述收缩材料层500进行第二刻蚀的步骤包括:采用各向异性刻蚀方法对所述收缩材料层500进行第二刻蚀。
由于掩模图形的质量会直接影响到光刻的质量,因此在第二刻蚀过程中,为了很好地控制最终形成的掩模图形的临界尺寸CD2并获得更好的掩模轮廓,本实施例中,采用等离子体干法刻蚀方法对所述收缩材料层500进行第二刻蚀。所述第二刻蚀采用的刻蚀气体包括氧气和氯气。刻蚀过程中发生的化学反应为:Cr+O2→CRO2;Cl2+e-→2Cl++e+以及CrO2+2Cl+→CrO2Cl2(↑)。
需要说明的是,参考图10,所述收缩层501和所述掩模层201共同构成掩模图形。所述收缩层501遮挡部分第一掩模图形的透光部,所述第一掩模图形剩余的透光部具有需要转移到晶圆上的掩模图形。所述最终形成的掩模图形的临界尺寸CD2与掩模层201的第一掩模图形的临界尺寸CD1和收缩层501的厚度相关ΔT:CD2=CD1-2×ΔT。因此,所述形成方法在形成了掩模层201之后,可以通过控制所形成收缩层501的厚度ΔT,控制最终形成的掩模图形的临界尺寸CD2。当掩模层201形成的掩模图形的临界尺寸CD1过大时,无需重新制作掩模,仅需通过控制收缩层501的厚度,使最终形成的掩模图形的临界尺寸CD2达到设计要求,降低掩模制造的难度,降低器件制造的成本
相应的,本发明还提供一种掩模,包括:
基板;位于基板上的掩模层,所述掩模层覆盖部分基板;位于所述掩模层侧壁的收缩层,所述收缩层和所述掩模层共同构成掩模图形。
请继续参考图10,示出了本发明掩模一实施例的示意图。
所述掩模包括:
基板100。
所述基板100是后续工艺的工作平台,也是掩模图形附着的载体,后续在基板100上图形化的掩模以遮挡部分基板100,未被遮挡的部分形成可以使光通过,从而在曝光时可以在晶圆上形成与未被被遮挡部分相对应的图形。
所述基板100的材料为透明材料。具体的,本实施例中,所述基板100的材料为石英材料。
位于基板上的掩模层201,所述掩模层201覆盖部分基板100。
所述的掩模层201,具有遮挡部分基板100的遮挡部和露出部分基板100的透光部,其中露出部分基板100的透光部具有第一掩模图形。所述掩模层201材料一般为金属。本实施例中,所述掩模层201材料为铬,可以采用化学气相沉积、物理气相沉积以及原子层沉积等方式形成所述掩模层201。
掩模层201形成的第一掩模图形的临界尺寸CD1大于最终形成的掩模图形的临界尺寸CD2。位于所述掩模层201侧壁的收缩层501,所述收缩层501和所述第一掩模层201共同构成掩模图形。所述收缩层501遮挡部分第一掩模图形的透光部,所述第一掩模图形剩余的透光部具有需要转移到晶圆上的掩模图形。
需要说明的是,为了提高掩模图形的稳定性,本实施例中,所述收缩层501的材料与所述掩模层201的材料相同。所述收缩层501的材料也为金属铬。
所述收缩层501的厚度为所述掩模层的第一掩模图形临界尺寸与所述掩模图形临界尺寸差值的一半。
所述收缩层501覆盖在所述掩模层201的侧壁,与所述掩模层201共同构成掩模图形,所述掩模图形遮盖部分第一掩模图形的透光部,剩余的透光部具有需要转移到晶圆上的掩模图形。因此最终形成的掩模图形的临界尺寸CD2与所述掩模图形的临界尺寸CD1以及所述收缩层501的厚度ΔT相关:CD2=CD1-2×ΔT。
需要说明的是,为了更好地控制所述收缩层501的厚度,本实施例中采用原子层沉积的方式在所述掩模层201的侧壁形成所述收缩层501。
综上,本发明在形成掩模层的步骤之后,在所述掩模层的侧壁形成收缩层,所述收缩层和所述掩模层共同构成掩模图形。掩模图形中的所述收缩层也遮挡部分基板,与掩模层相比,最终形成的掩模图形的临界尺寸更小,避免了现有技术中所形成掩模图形临界尺寸过大的问题。此外,先形成保形覆盖所述掩模层和基板的收缩材料层,之后去除所述掩模层表面和所述基板表面的收缩材料层,在所述掩模层侧壁形成收缩层,实际应用中,可以通过控制收缩材料层的厚度,控制收缩层的厚度,进而控制最终形成的掩模图形的临界尺寸,有效地提高了形成掩模的精度,降低了器件制造的难度,降低了器件制造的成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种掩模的形成方法,其特征在于,包括:
提供基板;
在所述基板上形成图形化的掩模层;
在所述掩模层的侧壁形成收缩层,所述收缩层和掩模层共同构成掩模图形,所述收缩层的材料与掩模层的材料相同。
2.如权利要求1所述的形成方法,其特征在于,掩模层的材料为铬。
3.如权利要求1所述的形成方法,其特征在于,在所述基板上形成掩模层的步骤包括:
在基板上依次形成掩模材料层和图形化的光刻胶层;
以所述图形化的光刻胶层为掩模对掩模材料层进行第一刻蚀,去除光刻胶层露出的掩模材料层,剩余的掩模材料层形成遮挡部分基板的掩模层。
4.如权利要求3所述的形成方法,其特征在于,对所述掩模材料层进行第一刻蚀的步骤包括:采用各向异性刻蚀方法对所述掩模材料层进行第一刻蚀。
5.如权利要求4所述的形成方法,其特征在于,采用各向异性刻蚀方法对所述掩模层进行第一刻蚀的步骤包括:采用等离子体干法刻蚀对所述掩模材料层进行第一刻蚀。
6.如权利要求3所述的形成方法,其特征在于,在基板上形成掩模材料层的步骤包括:采用化学气相沉积、物理气相沉积、原子层沉积的方式形成所述掩模材料层。
7.如权利要求1所述的形成方法,其特征在于,在所述掩模层的侧壁形成收缩层的步骤包括:
形成保形覆盖所述掩模层和基板的收缩材料层;
对所述收缩材料层进行第二刻蚀,去除所述掩模层表面和所述基板表面的收缩材料层,在所述掩模层侧壁形成收缩层。
8.如权利要求7所述的形成方法,其特征在于,形成保形覆盖所述掩模层和基板的收缩材料层的步骤包括:采用原子层沉积的方式形成所述收缩材料层。
9.如权利要求7所述的形成方法,其特征在于,对所述收缩材料层进行第二刻蚀的步骤包括:采用各向异性刻蚀方法对所述收缩材料层进行第二刻蚀。
10.如权利要求9所述的形成方法,其特征在于,采用各向异性刻蚀方法对所述收缩材料层进行第二刻蚀的步骤包括:采用等离子体干法刻蚀对所述收缩材料层进行第二刻蚀。
11.如权利要求1所述的形成方法,其特征在于,所述基板的材料为石英。
12.如权利要求1所述的形成方法,其特征在于,形成收缩层的步骤中,使收缩层的厚度为所述掩模层的掩模图形临界尺寸与所述收缩层和掩膜层共同构成的掩模图形临界尺寸差值的一半。
13.一种掩模,其特征在于,包括:
基板;
位于基板上的掩模层,所述掩模层覆盖部分基板;
位于所述掩模层侧壁的收缩层,所述收缩层和所述掩模层共同构成掩模图形,所述收缩层和所述掩模层材料相同。
14.如权利要求13所述的掩模,其特征在于,所述掩模层的材料为铬。
15.如权利要求13所述的掩模,其特征在于,所述收缩层的厚度为所述掩模层的掩模图形临界尺寸与所述收缩层和掩膜层共同构成的掩模图形临界尺寸差值的一半。
16.如权利要求13所述的掩模,其特征在于,所述基板的材料为石英。
CN201510131864.1A 2015-03-24 2015-03-24 掩模及其形成方法 Active CN106154743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510131864.1A CN106154743B (zh) 2015-03-24 2015-03-24 掩模及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510131864.1A CN106154743B (zh) 2015-03-24 2015-03-24 掩模及其形成方法

Publications (2)

Publication Number Publication Date
CN106154743A CN106154743A (zh) 2016-11-23
CN106154743B true CN106154743B (zh) 2019-11-01

Family

ID=57338919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510131864.1A Active CN106154743B (zh) 2015-03-24 2015-03-24 掩模及其形成方法

Country Status (1)

Country Link
CN (1) CN106154743B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832109A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 掩模的制造方法与图案化制造方法
CN101164143A (zh) * 2005-02-03 2008-04-16 兰姆研究有限公司 使用多个掩模步骤减小临界尺寸的方法
CN102236247A (zh) * 2010-05-06 2011-11-09 中芯国际集成电路制造(上海)有限公司 光掩膜的制作方法
CN103996604A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种采用双侧墙工艺形成超低尺寸图形的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566048B2 (ja) * 1990-04-19 1996-12-25 シャープ株式会社 光露光用マスク及びその製造方法
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
KR20050120876A (ko) * 2004-06-21 2005-12-26 주식회사 하이닉스반도체 노광용 마스크 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164143A (zh) * 2005-02-03 2008-04-16 兰姆研究有限公司 使用多个掩模步骤减小临界尺寸的方法
CN1832109A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 掩模的制造方法与图案化制造方法
CN102236247A (zh) * 2010-05-06 2011-11-09 中芯国际集成电路制造(上海)有限公司 光掩膜的制作方法
CN103996604A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种采用双侧墙工艺形成超低尺寸图形的方法

Also Published As

Publication number Publication date
CN106154743A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI620002B (zh) 遮罩基底及相移遮罩之製造方法
CN104937490B (zh) 相移掩膜的制造方法及相移掩膜
TWI452420B (zh) 光罩基板及光罩
KR102291478B1 (ko) 마스크 블랭크, 위상 시프트 마스크의 제조 방법, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법
CN101399188A (zh) 半导体装置的制造方法和装置、控制程序及程序存储介质
TWI605301B (zh) 遮罩基底及轉印用遮罩以及該等製造方法
EP1679741A1 (en) Method of quartz etching
TWI432886B (zh) 具有自罩層之光罩與其蝕刻方法
CN107168010B (zh) 光刻掩膜版的制造方法
TWI636318B (zh) Reflective reticle and method of manufacturing same
CN209044299U (zh) 掩膜板
US9921467B2 (en) Mask blank and mask and fabrication method thereof
KR102052465B1 (ko) 나노임프린트 몰드의 제조 방법
CN107290929A (zh) 具有多个屏蔽层的光掩模
JP6233873B2 (ja) 位相シフトマスクの製造方法
KR100604214B1 (ko) 포토마스크 블랭크용 기판의 선정방법
CN106154743B (zh) 掩模及其形成方法
JP6115245B2 (ja) ナノインプリント用テンプレートおよびその製造方法
JP6123242B2 (ja) パターン形成方法
CN100449695C (zh) 用于制造半导体器件的方法
CN106298507A (zh) 图案化方法
CN112782803A (zh) 改善硅基光波导工艺鲁棒性的方法
US20010016292A1 (en) Electron beam mask, production method thereof, and exposure method
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP6019966B2 (ja) パターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant