KR102307416B1 - 화소 전극의 패턴 형성 방법 및 형성 시스템 - Google Patents

화소 전극의 패턴 형성 방법 및 형성 시스템 Download PDF

Info

Publication number
KR102307416B1
KR102307416B1 KR1020150148085A KR20150148085A KR102307416B1 KR 102307416 B1 KR102307416 B1 KR 102307416B1 KR 1020150148085 A KR1020150148085 A KR 1020150148085A KR 20150148085 A KR20150148085 A KR 20150148085A KR 102307416 B1 KR102307416 B1 KR 102307416B1
Authority
KR
South Korea
Prior art keywords
resist
space portion
pixel electrode
pattern
electrode layer
Prior art date
Application number
KR1020150148085A
Other languages
English (en)
Other versions
KR20160048013A (ko
Inventor
나오키 후지타
히로시 이시다
슌이치 야히로
šœ이치 야히로
후미히코 이케다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160048013A publication Critical patent/KR20160048013A/ko
Application granted granted Critical
Publication of KR102307416B1 publication Critical patent/KR102307416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 IPS 방식, FFS 방식의 액정 구동 방식 등의 액정 표시 장치를 제조하는 데 있어서, 해상도가 낮은 종래 일반의 노광 장치를 이용해도, 한층 더한 화소 전극의 협피치화를 가능하게 하는 것을 목적으로 한다.
유리 기판(G) 상에 화소 전극의 패턴을 형성하는 방법으로서, 유리 기판(G) 상의 화소 전극층(1)의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트(2)를 형성하고, 그 후 희생막을 형성하며, 계속해서 잔치(殘置) 희생막(3a, 3b)을 남기고 희생막을 제거하여, 화소 전극층(1)의 상면에 상기 패턴의 제2 스페이스부(S2)를 형성한다. 그 후 레지스트(2)를 제거하여, 상기 패턴의 제2 스페이스부를 형성하고, 계속해서 상기 제1 스페이스부, 제2 스페이스부의 측방에, 컨택트부의 레지스트를 형성하며, 그 후 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거한다.

Description

화소 전극의 패턴 형성 방법 및 형성 시스템{METHOD AND SYSTEM FOR FORMING PATTERN OF PIXEL ELECTRODE}
본 발명은 화소 전극의 패턴 형성 방법 및 패턴 형성 시스템에 관한 것이다.
최근, 스마트폰이나 태블릿형 컴퓨터에 사용되는 화면 표시 장치의 액정 디스플레이는 고화상화가 진행되고 있으며, 시야각, 투과율의 관점에서, 이른바 IPS 방식(In Plane Switching), FFS 방식(Fringe Field Switching)이라고 불리는 액정 구동 방식이 많이 채용되고 있다(예컨대 특허문헌 1, 2).
이들의 액정 구동 방식을 채용하는 액정 표시 장치에 있어서도, 화소 전극을 형성하는 데 있어서는, 종래로부터의 일반적인 포토리소그래피 공정이 채용되고 있다.
[특허문헌 1] WO2014/7355호 공보 [특허문헌 2] 일본 특허 공개 제2011-164661호 공보
그런데 상기한 IPS 방식, FFS 방식의 액정 구동 방식의 액정 표시 장치에 있어서도, 한층 더한 고해상도가 요구되고 있으며, 그것을 실현하기 위해서는, 화소 전극의 파인 피치화가 필요하다.
그러나 현재 이러한 종류의 액정 표시 장치를 제조할 때에 사용되고 있는 노광 장치의 노광 해상도는, 2 ㎛가 한계이다. 따라서 화소 밀도가 500 ppi를 초과하는 액정 표시 장치에는 대응할 수 없게 되어 있다. 이것을 실현하기 위해서는, 반도체 디바이스용의 고성능 노광 장치를 사용하지 않으면 안 되지만, 반도체 디바이스용의 고성능 노광 장치는 매우 고가여서, 가격 경쟁에 몰두하는 스마트폰이나 태블릿형 컴퓨터의 화면 표시 장치의 제조에 이용하는 것은 현실 문제로서 곤란하다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, IPS 방식, FFS 방식의 액정 구동 방식 등의 액정 표시 장치를 제조하는 데 있어서, 종래의 노광 장치를 이용해도, 한층 더한 화소 전극의 협피치화를 가능하게 하는 것을 목적으로 하고 있다.
상기한 목적을 달성하기 위해서, 본 발명은, 기판 상에 화소 전극의 패턴을 형성하는 방법으로서, 기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그 후 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며, 그 후 상기 레지스트의 측부의 잔치(殘置) 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하고, 그 후 상기 레지스트를 제거하여, 상기 패턴의 제1 스페이스부를 형성하며, 그 후 상기 제1 스페이스부, 제2 스페이스부의 측방에, 컨택트부의 레지스트를 형성하고, 그 후 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하고 있다.
본 발명에 의하면, 통상의 포토레지스트 공정에 의해, 기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그 후 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며, 그 후 상기 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 이에 의해 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하도록 하고 있다. 따라서, 잔치 희생막 상호간에, 제2 스페이스부가 형성된다. 그 때문에, 포토리소그래피 공정은 1회 실시함으로써, 제1 스페이스부 상호간에, 또한 제2 스페이스부를 형성할 수 있다. 화소 전극에 필요한, 드레인 등과 도통(導通)하는 컨택트부에 대해서는, 제1 스페이스부, 제2 스페이스부를 형성한 후에, 예컨대 통상의 포토리소그래피 공정에 의해 레지스트를 형성하도록 하고 있다.
따라서, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거함으로써, 종래보다 협피치로 화소 전극을 기판 상에 형성할 수 있다.
다른 관점에 의한 본 발명은, 기판 상에 화소 전극의 패턴을 형성하는 방법으로서, 기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그때, 상기 컨택트부의 레지스트의 높이는, 제1 스페이스부의 레지스트보다 높게 형성하며, 그 후 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고, 그 후 상기 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하며, 그 후 컨택트부의 레지스트를 남기면서, 제1 스페이스부의 레지스트를 제거하여 상기 패턴의 제1 스페이스부를 형성하고, 그 후 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하고 있다.
본 발명에 의하면, 예컨대 이른바 하프 노광에 의해, 기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 패턴의 제1 스페이스부가 되는 부분의 레지스트를 형성하고, 상기 컨택트부의 레지스트의 높이를, 제1 스페이스부의 레지스트보다 높게 형성한다. 그 후, 상기한 발명과 마찬가지로, 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고, 계속해서 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성한다. 그리고 컨택트부의 레지스트는 남기면서, 제1 스페이스부의 레지스트를 제거함으로써 상기 패턴의 제1 스페이스부를 형성할 수 있다. 따라서, 그 때문에, 1회의 포토리소그래피 공정에 의해, 제1 스페이스부 상호간에, 또한 제2 스페이스부를 형성할 수 있다. 따라서, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거함으로써, 종래보다 협피치로 화소 전극을 기판 상에 형성할 수 있다.
또 다른 관점에 의하면, 본 발명은, 상기한 패턴 형성 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램이다.
또 다른 관점에 의하면, 본 발명은, 상기 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체이다.
또 다른 관점에 의하면, 본 발명은, 상기한 패턴 형성 방법을 실시하기 위한 기판 처리 시스템으로서, 기판 상에 레지스트막을 형성하는 레지스트막 형성 장치와, 상기 레지스트막 형성 장치에 의해 형성된 레지스트막을 노광하는 노광 장치와, 상기 노광 장치에 의해 노광된 레지스트막을 현상하여, 기판 상에 레지스트 패턴을 형성하는 현상 장치와, 상기 희생막을 제거하는 희생막 제거 장치와, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 화소 전극층 제거 장치를 갖는 것을 특징으로 하는 패턴 형성 시스템이다.
본 발명에 의하면, 종래의 액정 표시 장치의 제조에 사용되고 있는 노광 장치를 사용해도, 종래보다 협피치의 화소 전극의 패턴을 기판 상에 형성할 수 있다.
도 1은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 화소 전극층에 레지스트를 형성한 상태를 도시한 설명도이다.
도 2는 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 희생막을 형성한 상태를 도시한 설명도이다.
도 3은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 잔치(殘置) 희생막을 남기고 희생막을 제거한 상태를 도시한 설명도이다.
도 4는 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 레지스트를 제거한 상태를 도시한 설명도이다.
도 5는 도 4의 상태의 평면에서 본 설명도이다.
도 6은 도 4의 상태로부터 컨택트부에 레지스트를 형성한 상태를 도시한 설명도이다.
도 7은 도 4의 상태로부터 스페이스부의 화소 전극층을 제거한 상태를 모식적으로 도시한 종단면의 설명도이다.
도 8은 도 7의 상태로부터 잔치 희생막을 제거한 상태를 도시한 평면의 설명도이다.
도 9는 종래 기술에 따른 화소 전극의 평면의 설명도이다.
도 10은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 화소 전극층에 레지스트를 형성한 상태를 도시한 설명도이다.
도 11은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 희생막을 형성한 상태를 도시한 설명도이다.
도 12는 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 잔치 희생막을 남기고 희생막을 제거한 상태를 도시한 설명도이다.
도 13은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 컨택트부 이외의 레지스트를 제거한 상태를 도시한 설명도이다.
도 14는 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 도 13의 상태로부터 스페이스부의 화소 전극층을 제거한 상태를 모식적으로 나타낸 상태를 도시한 설명도이다.
도 15는 다른 실시형태에 따른 패턴 형성 방법에 의해 제조한 화소 전극의 평면에서 본 설명도이다.
도 16은 패턴 형성 시스템을 모식적으로 도시한 설명도이다.
도 17은 감압 건조 장치의 종단면을 모식적으로 도시한 설명도이다.
이하, 본 발명의 실시형태에 대해 설명한다. 도 1은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판(G)의 종단면을 모식적으로 도시한 것이며, 유리 기판(G)의 상면에는, 화소 전극층(1)이 형성되어 있다. 이 화소 전극층(1)으로서는, 공지의 전극 재료를 사용할 수 있으며, 이 실시형태에서는 ITO(Indium Thin Oxide)가 이용되고 있다.
본 실시형태에서는, 먼저 라인만의 전극 패턴을 형성하기 위한 처리를 행한다. 즉, 화소 전극층(1)의 상면에는, 포토리소그래피 공정에 의해 원하는 화소 전극의 패턴의 제1 스페이스부가 되는 부분에, 레지스트(2)가 형성된다. 이 예에서는, 스페이스:라인의 폭이, 1 ㎛:1 ㎛를 기도하고 있으며, 따라서, 레지스트(2)의 폭(L1)은, 1 ㎛일 필요가 있다. 한편 이미 서술한 바와 같이, 이러한 종류의 액정 표시 장치의 제조에 사용되는 일반적인 노광 장치의 해상도는, 선폭이 2 ㎛ 정도이다. 그러나, 노광 처리시에 오버도스(overdose)함으로써, 현상 처리시에 선폭을 가늘게 하여, 1 ㎛로 하는 것이 가능하다. 또한 그와 같이 하여 오버도스에 의해 선폭 1 ㎛의 레지스트(2) 상호간의 스페이스의 폭(L2)은, 예컨대 3 ㎛로 설정하고, 레지스트(2) 형성시의 마스크, 및 노광량을 조정해 둔다.
계속해서 도 2에 도시한 바와 같이, 레지스트(2)가 형성된 화소 전극층(1) 상에 희생막(3)을 형성한다. 희생막(3)의 재료는, 유기막, 무기막의 어느 것이어도 좋다. 또한 성막(成膜)시에는, 일반적인 성막 방법, 예컨대 공지의 화학적 기상 성장법(CVD)을 사용할 수 있다. 희생막으로서는, 예컨대 SiO2막을 예시할 수 있다.
계속해서 도 3에 도시한 바와 같이, 레지스트(2)의 상면을 노출시키면서, 레지스트(2)의 측부의 잔치(殘置) 희생막(3a, 3b)을 남기고 다른 희생막(3)을 제거한다. 희생막(3)의 제거시에는, 예컨대 드라이 에칭에 의해 이것을 행할 수 있다. 희생막으로서, 예컨대 SiO2막을 이용한 경우에는, 가스종으로서 예컨대 CF계 가스(CF4, C4F8, CH3F, CHF3, CH2F2 등)와 희가스(예컨대 Ar 가스)의 혼합 가스를 플라즈마화하여 드라이 에칭할 수 있다. 이때, 잔치 희생막(3a, 3b)의 폭(L3)이 1 ㎛가 되도록, 또한 이러한 희생막(3)의 제거에 의해 화소 전극층(1)이 노출되는 부분, 즉 제2 스페이스부(S2)의 폭(L4)도 1 ㎛가 되도록, 예컨대 에칭 처리의 시간, 레이트 등을 설정해 둔다.
계속해서 레지스트(2)를, 예컨대 애싱 처리에 의해 제거한다. 제거 후의 모습을 도 4에 도시하였다. 이에 의해, 화소 전극층(1) 상에, 제1 스페이스부(S1)와 상기한 제2 스페이스부(S2)가 형성된다(노출된다).
이 상태에서는, 도 5의 평면을 모식적으로 나타낸 도면에 도시한 바와 같이, 전극의 라인의 패턴만 잔치 희생막(3a, 3b)에 의해 화소 전극층(1)에 형성되어 있다. 따라서, 라인의 패턴의 측방에, 게이트, 드레인 등과 도통을 취하기 위한 컨택트부의 패턴을 형성할 필요가 있다.
그 때문에, 2회째의 포토리소그래피 공정에 의해, 도 6에 도시한 바와 같이, 잔치 희생막(3a, 3b)의 단부에 걸리도록, 제1 스페이스부(S1), 제2 스페이스부(S2)의 측방에, 컨택트부의 레지스트(4, 5)를 형성한다. 이에 의해 유리 기판(G) 상에 화소 전극의 패턴이 형성된다.
그 후, 잔치 희생막(3a, 3b) 및 레지스트(4, 5)를 마스크로 하여, 화소 전극층(1)을 제거한다. 제거시에는, 예컨대 웨트 에칭을 이용할 수 있다. 실시형태와 같이 화소 전극층(1)에 ITO를 사용하고 있는 경우, 웨트 에칭용의 처리액으로서는, 예컨대 염산과 질산의 혼합액, 염산과 아세트산의 혼합액, 질산과 황산의 혼합액 등을 이용할 수 있다.
그 후에는, 잔치 희생막(3a, 3b), 및 레지스트(4, 5)를 제거하면, 도 8에 도시한 바와 같이, 이른바 빗살형의 화소 전극(P)이 유리 기판(G) 상에 형성된다.
이와 같이 하여 형성된 화소 전극(P)은, 도 8에 도시한 바와 같이, 라인 전극(7)과 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭은, 각각 1 ㎛로 되어 있으며, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 사용해도, 종래보다 선폭이 좁고, 또한 협피치의 빗살형의 화소 전극(P)을 유리 기판(G) 상에 형성할 수 있다.
한편, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 이용하여, 1회의 포토리소그래피 공정으로, 같은 정도의 화소 전극(AP)을 제조한 경우, 도 9에 도시한 바와 같이, 오버도스를 이용함으로써, 라인 전극(7)의 선폭 자체는 1 ㎛ 정도로 할 수 있어도, 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭도 동일한 폭으로 하는 것, 즉 협피치로 하는 것은 불가능하였다. 따라서, 본 실시형태에 의하면, 동일한 해상도의 노광 장치를 이용해도, 종래보다 라인 전극의 선폭, 스페이스부 모두 가느다란 화소 전극을 제조할 수 있다.
또한 도 9에 도시한 바와 같이, 종래에는 1회의 노광에 의해 라인 전극(7) 및 컨택트부의 전극(8)의 패턴을 형성하고 있었으나, 상기한 바와 같이 노광 장치의 해상도의 문제에 의해, 라인 전극(7)과 컨택트부의 전극(8)이 꺾여 이루어지는 모서리부(AC)가, 만곡하거나, 둥그스름한 형상으로 되어 버리고 있었다. 그 때문에, 이러한 화소 전극을 이용하여 제조한 액정 표시 장치에 있어서는, 화면에 압력이 가해져 배향 흐트러짐이 발생했을 때에, 상기 흐트러짐이 회복되지 않는, 디스클리네이션(disclination)이라고 하는 현상이 발생하고 있었다.
이 점은, 실시형태에 따른 패턴 형성 방법에 의해 제조한 화소 전극(P)에 의하면, 직선형의 라인 전극(7)의 패턴을 형성한 후에, 2회째의 포토리소그래피 공정에 의해 상기 라인 전극(7)의 패턴의 단부에 걸리도록, 직선형의 컨택트부의 전극의 패턴을 형성하고 있기 때문에, 라인 전극(7)과 컨택트부의 전극(8)이 꺾여 이루어지는 모서리부(C)는, 매우 샤프하며, 굴곡 부분에서는 이른바 예리한 에지가 선 예각을 형성할 수 있다. 따라서, 종래와 같은 디스클리네이션은 방지되는 것이다.
한편 상기한 예에서는, 라인 전극(7), 제1 스페이스부(S1), 제2 스페이스부(S2) 모두 직선형의 패턴으로 구성한 것이었으나, 본 발명은 이들에 한하지 않고, 제1 스페이스부(S1), 제2 스페이스부(S2) 모두, 평면에서 보아 도중에서 굴절된 형상으로 하고, 전극 패턴도 그에 따른 굴절된 형상(예컨대 「く」자형)의 전극 패턴에도 적용할 수 있다.
다음으로 다른 실시형태에 대해 설명한다. 본 실시형태는, 라인 전극과 컨택트부의 전극을 동시에 형성하는 예이다.
도 10에 도시한 바와 같이, 이 예에서도, 유리 기판(G)의 화소 전극층(1)의 상면에는, 원하는 화소 전극의 패턴의 제1 스페이스부가 되는 부분에, 포토리소그래피 공정에 의해 레지스트(2)가 형성된다. 그리고 컨택트부가 되는 부분에도, 상기 포토리소그래피 공정에 의해 동시에 레지스트(4, 5)를 형성한다. 한편 도 10 내지 도 14에 있어서, (a)는 종단면을 모식적으로 도시하고 있고, (b)는 평면을 모식적으로 도시하고 있다.
도 10의 (a)에 도시한 바와 같이, 레지스트(2)보다 컨택트부의 레지스트[5(4)]의 높이는, 레지스트(2)보다 높이가 높아지도록 형성되어 있다. 이와 같이 높이가 상이한 레지스트를, 1회의 포토리소그래피 공정으로 실현하기 위해서는, 예컨대 하프 노광 처리라고 하는 처리에 의해 실현할 수 있다. 예컨대, 레지스트(2) 상의 마스크 부분은 투과율 50%, 스페이스부의 마스크 부분에는 투과율 100%, 레지스트[5(4)] 상의 마스크 부분에는 투과율 0%의 마스크를 이용하는 등 하여, 각 영역에 따라 상이한 투과율의 마스크를 이용함으로써 실현할 수 있다.
다음으로 도 11에 도시한 바와 같이, 레지스트(2), 레지스트(4, 5)가 형성된 화소 전극층(1) 상에 희생막(3)을 형성한다. 희생막(3)의 재료는, 유기막, 무기막의 어느 것이어도 좋다. 이 경우에도 성막시에는, 일반적인 성막 방법, 예컨대 상기한 화학적 기상 성장법(CVD)을 사용할 수 있다. 또한 희생막으로서는, 예컨대 SiO2막을 예시할 수 있다.
계속해서 도 12에 도시한 바와 같이, 레지스트(2), 레지스트(4, 5)의 각 상면을 노출시키면서, 레지스트(2), 레지스트(4, 5)의 각 측부의 잔치 희생막(3a, 3b)을 남기고 다른 희생막(3)을 제거하며, 또한 화소 전극층(1)이 노출되는 부분, 즉 제2 스페이스부(S2)를 형성한다. 희생막(3)의 제거시에는, 예컨대 상기한 드라이 에칭에 의해 이것을 행할 수 있다.
계속해서 도 13에 도시한 바와 같이, 레지스트(4, 5)를 남기면서, 레지스트(2)를 제거한다. 여기서 레지스트(4, 5)를 남긴다는 것은, 그대로 남긴다고 하는 의미가 아니라, 일부 제거되어 높이가 낮아져 있는 상태를 포함하는 것이다. 이러한 레지스트의 제거는, 예컨대 애싱 처리에 의해 실현하는 것이 가능하며, 원래 레지스트(2)와 레지스트(4, 5)는 높이가 상이하기 때문에, 레지스트(2)를 제거하는 최저한의 조건으로 애싱 처리하면, 레지스트(4, 5)는 레지스트(2)의 높이 분만큼 줄어든 높이의 것이 남는다.
계속해서 도 14에 도시한 바와 같이, 그 후, 잔치 희생막(3a, 3b) 및 레지스트(4, 5)를 마스크로 하여, 화소 전극층(1)을 제거한다. 제거시에는, 예컨대 웨트 에칭을 이용할 수 있다. 실시형태와 같이 화소 전극층(1)에 ITO를 사용하고 있는 경우, 웨트 에칭용의 처리액으로서는, 예컨대 염산과 질산의 혼합액, 염산과 아세트산의 혼합액, 질산과 황산의 혼합액 등을 이용할 수 있다.
그 후에는, 잔치 희생막(3a, 3b), 및 레지스트(4, 5)를 제거하면, 도 15에 도시한 바와 같이, 이른바 빗살형의 화소 전극(P)이 유리 기판(G) 상에 형성된다.
이와 같이 하여 형성된 화소 전극(P)은, 도 15에 도시한 바와 같이, 라인 전극(7)과 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭을, 각각 1 ㎛로 하는 것이 가능하며, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 사용해도, 종래보다 선폭이 좁고, 또한 협피치의 빗살형의 화소 전극(P)을 유리 기판(G) 상에 형성할 수 있다. 게다가 포토리소그래피 공정은 1회로 충분하다.
이상과 같은 각 패턴 형성 방법을 실시하는 경우, 예컨대 도 16에 도시한 패턴 형성 시스템(100)을 제안할 수 있다.
이 패턴 형성 시스템(100)은, 포토리소그래피 장치(110), 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 에칭 장치(150)를 갖고 있다. 이들 모두도 공지의 기술을 이용할 수 있다.
포토리소그래피 장치(110)는, 반입 반출부(111), 도포계 처리부(112), 노광 처리부(113), 현상계 처리부(114)를 가지며, 또한 도포계 처리부(112) 전후의 세정 장치, 열처리 장치, 건조 장치, 필요한 반송 장치부(모두 도시하지 않음)를 갖고 있다.
희생막 형성 장치(120)로서는, 예컨대 이른바 스핀 코트 방식의 성막 장치를 사용할 수 있다. 물론 이것에 한하지 않고, CVD 성막법에 의해 희생막을 형성하는 장치를 이용해도 좋다. 희생막 제거 장치(130)로서는, 예컨대 드라이 에칭 장치를 사용할 수 있다. 레지스트 제거 장치(140)로서는, 예컨대 애싱 장치를 사용할 수 있다. 그리고 에칭 장치(150)로서는, 웨트 에칭 장치를 사용할 수 있다. 한편 이들 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 화소 전극층을 제거하는 장치로서의 에칭 장치(150)는, 임의로 포토리소그래피 장치(110)에 편입시켜, 인라인의 장치로 해도 좋다.
또한 포토리소그래피 장치(110), 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 에칭 장치(150)는, 제어 장치(160)에 의해 필요한 제어가 행해진다. 제어 장치(160)는, 예컨대 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 상기 각 장치를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 전술한 각종 장치나 반송 장치부 등의 구동계의 동작을 제어하여, 패턴 형성 시스템(100)에 있어서의 상기한 패턴 형성 방법을 실현시키기 위한 프로그램도 저장되어 있다. 한편, 상기 프로그램은, 예컨대 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것이며, 상기 기억 매체로부터 제어 장치(160)에 인스톨된 것이어도 좋다.
도 16에 도시한 패턴 형성 시스템(100)에 의하면, 앞선 실시형태를 실시하는 경우에는, 도 16 중의 직선의 화살표로 나타낸 루트로 처리를 행한다. 한편 다른 실시형태를 실시하는 경우에는, 포토리소그래피 공정은 1회로 충분하기 때문에, 레지스트 제거 장치(140)에 의해 레지스트를 제거한 후에는, 도면 중의 파선의 화살표로 나타낸 바와 같이, 그대로 에칭 장치(150)로 유리 기판(G)을 반송하면 된다.
그런데, 포토리소그래피 장치(110)에 있어서 레지스트(2, 4, 5)를 형성하는 경우, 예컨대, 레지스트 패턴의 단면을 직사각형 형상으로 하는 것이 그 후의 처리, 예컨대 희생막(3)의 형성 처리나 그 후의 희생막(3)의 제거 처리, 화소 전극층(1)의 에칭 처리 등을 더 적절히 하여, 형상이 예쁜 협피치의 화소 전극을 형성할 수 있다.
그러한 요청에 부응하기 위해서, 예컨대 도 17에 도시한 감압 건조 장치(200)를 이용할 수 있다. 이 감압 건조 장치(200)는, 예컨대 포토리소그래피 장치(110)에 있어서의 도포계 처리부(112) 중의 레지스트 도포 장치의 후단에 배치할 수 있다. 이 레지스트 도포 장치(도시하지 않음)는, 슬릿형의 토출구로부터 레지스트액을 토출하는 슬릿 노즐을 갖고, 유리 기판 상에서 유리 기판과 평행한 도포 주사 방향으로 상대적으로 이동시켜, 유리 기판 상에 레지스트막을 형성하는 기능을 가지며, 공지의 레지스트 도포 장치를 이용할 수 있다.
이 감압 건조 장치(200)는, 처리 용기(201)를 갖고 있다. 이 처리 용기(201)의 내부 공간은, 배기부(203)로부터 배기함으로써, 감압 분위기로 할 수 있다. 또한 처리 용기(201)의 내부에 있어서 유리 기판(G)을 사이에 두고 배기부(203)와 대향하는 위치에는, 가스 공급부(204)가 설치되어 있다. 이에 의해 가스 공급부(204)로부터 불활성 가스를 공급하여, 유리 기판(G) 상에서 유리 기판(G)과 평행한 기류 통과 방향으로 불활성 가스의 기류를 통과시킬 수 있다. 한편 유리 기판(G)은, 승강 기구(205)에 의해 승강하는 배치부(206) 상에 유지되고, 덮개(201a)가 개방되었을 때에, 처리 용기(201) 밖으로 유리 기판(G)을 들어올릴 수 있다.
이 감압 건조 장치(200)의 감압 분위기 내에서, 유리 기판(G) 상의 레지스트막을 건조시킴으로써, 매우 균일한 레지스트막을 유리 기판(G) 상에 형성할 수 있고, 그 후의 노광 처리, 현상 처리를 거침으로써, 레지스트 패턴의 단면을 직사각형 형상으로 하는 것이 가능하다.
보다 상세히 서술하면, 노광 처리시에 오버도스(과노광)하면 회절광(노광 마스크를 통과한 광이 회절함)이 발생한다. 따라서 그대로이면 배선 패턴의 단면 형상이 사다리꼴이나 삼각형이 되어, 에칭 내성이 뒤떨어져 문제가 있다. 이 점은 상기한 감압 건조 장치(200)와 같이 일방향의 기류로 건조 처리하면, 레지스트막 표면 부분의 건조가 촉진되고, 그 결과 노광량이 적은 영역이나 회절광이 발생한 부분의 표층은 현상액에 대해 난용성을 갖고, 한편 노광량이 많은 부분에서는 현상시에 상기 표층 부분은 용이하게 용해된다. 따라서 오버도스가 있어도, 회절광에 의한 영향이 발생하기 어려워, 배선 패턴의 단면 형상을 직사각형으로 할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 대해 설명하였으나, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구의 범위에 기재된 사상의 범주 내에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 분명하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 양해된다.
1: 화소 전극층 2, 4, 5: 레지스트
3: 희생막 3a, 3b: 잔치 희생막
7: 라인 전극 8: 컨택트부의 전극
100: 패턴 형성 시스템 110: 포토리소그래피 장치
111: 반입 반출부 112: 도포계 처리부
113: 노광 처리부 114: 현상계 처리부
120: 희생막 형성 장치 130: 희생막 제거 장치
140: 레지스트 제거 장치 150: 에칭 장치
160: 제어 장치 G: 유리 기판
S1: 제1 스페이스부 S2: 제2 스페이스부

Claims (4)

  1. 기판 상에 화소 전극의 패턴을 형성하는 방법으로서,
    기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고,
    그 후, 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며,
    그 후, 상기 레지스트의 측부의 잔치(殘置) 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하고,
    그 후, 상기 레지스트를 제거하여, 상기 패턴의 제1 스페이스부를 형성하며,
    그 후, 상기 제1 스페이스부, 제2 스페이스부의 측방에, 컨택트부의 레지스트를 형성하고,
    그 후, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하는 화소 전극의 패턴 형성 방법.
  2. 기판 상에 화소 전극의 패턴을 형성하는 방법으로서,
    기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를, 1회의 포토리소그래피 공정으로 형성하고, 그때, 상기 컨택트부의 레지스트의 높이는, 제1 스페이스부의 레지스트보다 높게 형성하며,
    그 후, 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고,
    그 후, 상기 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하며,
    그 후, 컨택트부의 레지스트를 남기면서, 제1 스페이스부의 레지스트를 제거하여 상기 패턴의 제1 스페이스부를 형성하고,
    그 후, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하는 화소 전극의 패턴의 형성 방법.
  3. 제1항 또는 제2항에 기재된 패턴 형성 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체.
  4. 제1항 또는 제2항에 기재된 패턴 형성 방법을 실시하기 위한 기판 처리 시스템으로서,
    기판 상에 레지스트막을 형성하는 레지스트막 형성 장치와,
    상기 레지스트막 형성 장치에 의해 형성된 레지스트막을 노광하는 노광 장치와,
    상기 노광 장치에 의해 노광된 레지스트막을 현상하여, 기판 상에 레지스트 패턴을 형성하는 현상 장치와,
    상기 희생막을 제거하는 희생막 제거 장치와,
    상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 화소 전극층 제거 장치
    를 갖는 것을 특징으로 하는 패턴 형성 시스템.
KR1020150148085A 2014-10-23 2015-10-23 화소 전극의 패턴 형성 방법 및 형성 시스템 KR102307416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-216489 2014-10-23
JP2014216489A JP6481994B2 (ja) 2014-10-23 2014-10-23 画素電極のパターン形成方法および形成システム

Publications (2)

Publication Number Publication Date
KR20160048013A KR20160048013A (ko) 2016-05-03
KR102307416B1 true KR102307416B1 (ko) 2021-09-29

Family

ID=55828555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148085A KR102307416B1 (ko) 2014-10-23 2015-10-23 화소 전극의 패턴 형성 방법 및 형성 시스템

Country Status (4)

Country Link
JP (1) JP6481994B2 (ko)
KR (1) KR102307416B1 (ko)
CN (1) CN105549277B (ko)
TW (1) TWI618963B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133797A (ja) * 2009-12-25 2011-07-07 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11264993A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
WO2006075506A1 (ja) * 2005-01-11 2006-07-20 Idemitsu Kosan Co., Ltd. 透明電極及びその製造方法
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
TW200913013A (en) * 2007-07-30 2009-03-16 Hoya Corp Method of manufacturing a gray tone mask, gray tone mask, method of inspecting a gray tone mask, and method of transferring a pattern
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
JP5315689B2 (ja) * 2007-12-28 2013-10-16 東京エレクトロン株式会社 パターン形成方法、半導体製造装置及び記憶媒体
JP4719910B2 (ja) * 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
KR101586263B1 (ko) * 2009-09-11 2016-01-18 니혼샤신 인사츠 가부시키가이샤 협액자 터치 입력 시트와 그 제조 방법
JP2012008546A (ja) * 2010-05-24 2012-01-12 Hoya Corp 多階調フォトマスクの製造方法、及びパターン転写方法
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
KR101692407B1 (ko) * 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
KR20120133181A (ko) * 2011-05-30 2012-12-10 엘지디스플레이 주식회사 액정표시장치 어레이 기판의 제조 방법
JP5458059B2 (ja) 2011-06-02 2014-04-02 株式会社ジャパンディスプレイ 液晶パネル及び電子機器
CN103311109B (zh) * 2012-03-12 2016-02-10 上海华虹宏力半导体制造有限公司 侧墙的形成方法和用侧墙定义图形结构的方法
TWI488238B (zh) * 2012-03-29 2015-06-11 Powerchip Technology Corp 一種半導體線路製程
US9383613B2 (en) 2012-07-04 2016-07-05 Nlt Technologies, Ltd. Liquid-crystal display device
CN102945854B (zh) * 2012-11-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及阵列基板上扇出导线的制作方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133797A (ja) * 2009-12-25 2011-07-07 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造システム

Also Published As

Publication number Publication date
KR20160048013A (ko) 2016-05-03
TW201629604A (zh) 2016-08-16
CN105549277B (zh) 2019-12-17
JP6481994B2 (ja) 2019-03-13
TWI618963B (zh) 2018-03-21
JP2016085287A (ja) 2016-05-19
CN105549277A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
US10539836B2 (en) Display substrate, method of fabricating the same, and display device
US10001686B2 (en) Array substrate and fabrication method thereof, and display device
US20190101819A1 (en) Mask plate
JP2004302448A (ja) 液晶表示装置及びその製造方法
KR101246570B1 (ko) 액정표시장치의 제조방법
JP4959631B2 (ja) グレースケールマスク
US9483148B2 (en) Method for manufacturing touch substrate
CN105957867B (zh) 阵列基板母板及其制作方法、显示装置
US11145682B2 (en) Array substrate and method for fabricating the same, display panel, display device
JP7295808B2 (ja) アレイ基板、表示パネル及び表示装置
US9634045B2 (en) Method for forming thin film pattern
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
US20070001961A1 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
KR102307416B1 (ko) 화소 전극의 패턴 형성 방법 및 형성 시스템
US7508469B2 (en) Liquid crystal display and method of manufacturing the same
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
CN105446037A (zh) 显示基板及其制作方法、显示器件
US20160327840A1 (en) Array substrate, display device and method for manufacturing array substrate
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
CN109634006B (zh) Tft阵列基板的制作方法及tft阵列基板
KR102245004B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
CN105607357A (zh) 一种阵列基板、其制作方法及显示装置
CN106024641B (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
JP2008028156A (ja) ガラス基板端部のレジスト除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant