CN105900227A - 用于形成具有紧密间距的互连结构的互连层的方法 - Google Patents

用于形成具有紧密间距的互连结构的互连层的方法 Download PDF

Info

Publication number
CN105900227A
CN105900227A CN201480070660.5A CN201480070660A CN105900227A CN 105900227 A CN105900227 A CN 105900227A CN 201480070660 A CN201480070660 A CN 201480070660A CN 105900227 A CN105900227 A CN 105900227A
Authority
CN
China
Prior art keywords
groove
hard mask
trunk
layer
neighbouring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480070660.5A
Other languages
English (en)
Other versions
CN105900227B (zh
Inventor
C·J·杰泽斯基
J·S·沙瓦拉
K·J·辛格
A·M·迈尔斯
E·N·谭
R·E·申克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105900227A publication Critical patent/CN105900227A/zh
Application granted granted Critical
Publication of CN105900227B publication Critical patent/CN105900227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明描述了用于在电介质层内形成具有紧密间距的互连结构的互连层的工艺，其中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。该低纵横比可以降低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本文中的实施例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形成沟槽和过孔。

Description

用于形成具有紧密间距的互连结构的互连层的方法
技术领域
本说明书的实施例总体上涉及微电子器件制造的领域，并且更具体而言，涉及在电介质层内形成具有紧密间距的互连结构的互连层。用于形成互连结构的沟槽和过孔在金属化之前被制造成具有相对低的纵横比，其中，低纵横比降低或基本上消除了在沉积金属化材料时在金属化材料内形成孔隙(void)的可能性。
背景技术
微电子工业不断地努力以生产更快和更小的微电子器件来用于各种移动电子产品(例如，便携式计算机、电子平板电脑、蜂窝电话、数码相机等)中。随着这些目标被实现，对微电子器件的制造变得更加具有挑战性。一个这种具有挑战性的方面涉及互连层，该互连层用于连接微电子芯片上的个体器件和/或用于发送和/或接收(多个)个体器件外部的信号。互连层通常包括具有耦合到个体器件的导电互连件(线)的电介质材料，例如铜和铜合金。互连件(线)通常包括金属线部分和金属过孔部分，其中，金属线部分形成在电介质材料内的沟槽中并且金属过孔部分形成在过孔开口内，该过孔开口从沟槽延伸穿过电介质材料。要理解的是，可以形成多个互连层(例如，五个或六个层级)，以实现期望的电连接。
由于这些互连件以较小的间距(例如，较窄和/或彼此更加靠近)被制作，所以在期望的互连层内及其之间正确地对准沟槽和过孔变得越来越困难。具体而言，在制作期间，由于自然制作变化，过孔边缘相对于要接触的互连层或线的位置将会有所变化(例如，未对准)。然而，过孔必须允许一个互连层连接到期望的下层互连层或线，而不会错误地连接到不同的互连层或线。如果过孔未对准并且接触错误的金属特征(例如，错过下面的线和/或连接两条线)，则微电子芯片可能会短路从而导致电气性能下降。用于解决这个问题的一种解决方法是减小沟槽和过孔尺寸(例如，使过孔较窄)。然而，减小沟槽和过孔尺寸意味着沟槽和过孔的开口的纵横比可能是高的。对于本领域技术人员将理解的是，高纵横比可能会由于在沉积用于形成互连件的导电材料(金属化)期间的孔隙而导致潜在的产量降低。
附图说明
在本说明的总结部分中特别指出并且明确地要求保护本公开内容的主题。结合附图，根据以下描述和所附权利要求，本公开内容的前述特征和其它特征将变得更加充分地显而易见。要理解的是，附图仅描绘了根据本公开内容的若干实施例，并且因此不被认为是对其范围进行限制。将通过使用附图以附加特性和细节来描述本公开内容，以使得可以更加容易地确认本公开内容的优点，在附图中：
图1-28示出了根据本说明书的实施例形成互连层的方法的横截面视图。
图29是根据本说明书的实施例制造互连层的过程的流程图。
图30示出了根据本说明书的一个实施方式的计算设备。
具体实施方式
在以下具体实施方式中，参考了附图，该附图以例示的方式示出了其中可以实践所要求保护的主题的具体实施例。以足够的细节描述了这些实施例，以使本领域技术人员能够实践本主题。要理解的是，各个实施例尽管不同，但未必是相互排斥的。例如，本文中结合一个实施例所述的特定特征、结构或特性可以在其它实施例中被实施，而不脱离所要求保护的主题的精神和范围。在此说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例所描述的特定特征、结构、或特性包括在本说明内所涵盖的至少一个实施方式中。因此，对短语“一个实施例”或“在实施例中”的使用不一定指的是相同的实施例。另外，要理解的是，可以修改每个所公开的实施例内的个体要素的位置或布置，而不脱离所要求保护的主题的精神和范围。因此，不应以限制性意义理解以下具体实施方式，并且仅由所附权利要求书来限定主题的范围，适当地解释的情况下，与所附权利要求书的等同形式的整个范围来一起限定主题的范围。在附图中，遍及若干视图，类似的附图标记可以指代相同或相似的要素或功能，并且其中所描绘的要素不一定是彼此成比例的，而是可以放大或缩小个体要素以便于在本说明书的上下文中更加容易地理解要素。
如本文中所使用的术语“之上”、“到”、“之间”和“上”可以指的是一个层相对于其它层的相对位置。在另一层“之上”或“上”或者接合“到”另一层的一个层可以与其它层直接接触或者可以具有一个或多个居间层。在层“之间”的一个层可以与该层直接接触或者可以具有一个或多个居间层。
本说明书的实施例包括在电介质层内形成具有紧密间距互连结构的互连层，其中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。低纵横比可以降低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本说明书的实施例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形成沟槽和过孔。
图1示出了用于主干(backbone)图案化的叠置层。叠置层100可以包括形成在衬底102上的电介质层104、形成在电介质层104上的第一硬掩模层106、形成在第一硬掩模层106上的主干材料108、形成在主干材料108上的第二硬掩模层112、形成在第二硬掩模层112上的牺牲硬掩模层114、形成在牺牲硬掩模层114上的第一抗反射涂层116、以及被图案化在第一抗反射涂层116上的第一光致抗蚀剂材料118。可以通过任何公知技术来沉积叠置层100的部件，出于清楚和简洁的目的在本文中将不会对这些技术进行讨论。
衬底102可以是具有电路器件(未示出)、包括晶体管等的微电子芯片、晶圆衬底(例如，硅晶圆的部分)等，其中，接触部结构(示为第一接触部结构120A和第二接触部结构120B)可以与电路器件电连通。此外，衬底102可以是互连层，其中，接触部结构120A、120B如将讨论的可以是互连件。
在一个实施例中，电介质层104可以是例如介电常数(k)小于二氧化硅(SiO2)的介电常数的材料(例如，“低k”电介质材料)。代表性低k电介质材料包括包含硅、碳、和/或氧的材料，该材料可以被称为聚合物并且是本领域公知的。在一个实施例中，电介质层104可以是多孔的。
在一个实施例中，第一硬掩模层106、第二硬掩模层112、以及牺牲硬掩模层114可以是电介质材料。代表性电介质材料可以包括，但不限于，各种氧化物、氮化物、以及碳化物，例如氧化硅、氧化钛、氧化铪、氧化铝、氮氧化物、氧化锆、硅酸铪、氧化镧、氮化硅、氮化硼、非晶碳、碳化硅、氮化铝、以及其它类似的电介质材料。在一个实施例中，例如通过等离子体沉积工艺来将第一硬掩模层106沉积到一定厚度以用作下层电介质层104的掩模(例如，根据在接下来的工艺步骤中使用的能量来防止对电介质材料的不期望的改型)。在一个实施例中，代表性的厚度是不会显著影响组合的电介质层104和第一硬掩模层106的总介电常数但最多会轻微地影响这种总介电常数的厚度。在一个实施例中，代表性厚度大约为30埃在另一个实施例中，代表性厚度大约为2纳米到5纳米(纳米)。
主干材料108可以包括，但不限于，多晶硅、非晶硅、非晶碳、氮化硅、碳化硅、以及锗。
如图2中所示，可以蚀刻图1中的叠置层100，其中，第二硬掩膜层112用作蚀刻停止部。蚀刻导致第一光致抗蚀剂材料118图案被转移到牺牲硬掩模层114中。如图2中所示，可以去除第一光致抗蚀剂材料118和第一抗反射涂层116，产生经图案化的牺牲硬掩模结构122。
如图3中所示，可以在图2中所示的结构之上沉积共形间隔体材料层124。可以通过本领域公知的任何共形沉积技术来沉积该共形间隔体材料层124，并且该共形间隔体材料层124可以包括任何适当的材料，这些材料包括，但不限于，二氧化硅、氮化硅、碳化硅、以及非晶硅。如图4中所示，可以各向异性地蚀刻该共形间隔体材料层124，并且可以去除牺牲硬掩模结构122以形成第一间隔体126。
如图5中所示，可以蚀刻图4中的结构，其中，第一硬掩模层106用作蚀刻停止部。蚀刻导致第一间隔体126的图案被转移到主干材料108中，产生覆盖有第二硬掩模层112的部分的经图案化的主干结构128。在一个实施例中，第二硬掩模层112可以保留以在接下来的处理过程(例如，如将讨论的沟槽和过孔的形成)中保护主干材料108。在另一个实施例中，可以去除第二硬掩模层112。
如图6中所示，可以在图5中所示的结构之上沉积共形侧间隔体材料层132。可以通过本领域公知的任何共形沉积技术来沉积共形侧间隔体材料层132，并且共形侧间隔体材料层132可以包括任何适当的材料，这些材料包括，但不限于，二氧化硅、氮化硅、氧化钛、氧化铪、氧化锆、氮化铝、以及非晶硅。
如图7中所示，可以在共形侧间隔体材料层132之上沉积第三硬掩模134，可以在第三硬掩模134之上形成第二抗反射涂层136，并且可以将第二光致抗蚀剂材料138图案化在第二抗反射涂层136上。如图8中所示，可以蚀刻图7中的结构，以去除第三硬掩模134和第二抗反射涂层136的未受到经图案化的第二光致抗蚀剂材料138(参见图7)的保护的部分，其中，共形侧间隔体材料层132用作蚀刻停止部。如图9中所示，可以各向异性地蚀刻图8中的结构，而穿过在邻近的经图案化的主干结构128之间的共形侧间隔体材料132、穿过第一硬掩模层106的部分、并且到电介质层104中，由此在电介质层104内形成至少一个第一沟槽142，其中，可以通过经图案化的第三硬掩模134来保护共形侧间隔体材料层132的部分免于蚀刻。要理解的是，沟槽142可以从图9的平面垂直地延伸。对共形侧间隔体材料层132的蚀刻可以导致沿着经图案化的主干结构128的侧146而形成侧间隔体144。
如图10中所示，可以去除第三硬掩模134、第二抗反射涂层136、以及第二光致抗蚀剂材料138，并且可以沉积第四硬掩模152，可以在第四硬掩模152之上沉积第三抗反射涂层154，并且可以将第三光致抗蚀剂材料156图案化在第三抗反射涂层154上以使得其中的至少一个开口与相应的第一沟槽142对准。如图11和图12中所示，可以蚀刻第四硬掩模152的部分而穿过开口158，并且可以蚀刻电介质材料104的其它部分以形成第一过孔160，该第一过孔160从第一沟槽142延伸到相应的第一接触部结构120A。
如图13中所示，可以去除第四硬掩模152、第三抗反射涂层154、以及第三光致抗蚀剂材料156，并且可以沉积过孔硬掩模162。在一个实施例中，可以从材料中选择过孔硬掩模162，该材料是可以在存在用于电介质材料104和第一硬掩模层106的材料以及任何下层金属(例如，用于接触部结构120A、120B的材料)的情况下可选择性地去除的。在实施例中，如本领域技术人员将理解的，过孔硬掩模162可以是碳硬掩模，例如非晶碳材料。在另一个实施例中，过孔硬掩模162可以是金属或金属氮化物，例如氮化钛、钴、钌、或者其组合，这些金属或金属氮化物对于下层金属是可选择性地去除的。
如图14中所示，可以回蚀刻过孔硬掩模162，以从第一沟槽142中去除过孔硬掩模162的部分，而留下过孔硬掩模162的位于第一过孔160内的部分。要理解的是，过孔硬掩模162的部分可以保留在第一沟槽142中。
如图15中所示，可以在图14中的结构之上沉积牺牲材料164，其中，牺牲材料164被沉积在第一沟槽142内。在一个实施例中，可以从材料中选择牺牲材料164，该材料可以机械地和化学地经受其它处理步骤并且可以在存在用于电介质层104的材料和任何下层金属(例如，用于接触部结构120A、120B的材料)的情况下可选择性地去除的。在实施例中，牺牲材料164可以包括，但不限于，氧化钛、氮化钛、钌、以及钴。
如图16中所示，例如可以通过化学机械平面化对图15中的结构进行抛光，以去除牺牲材料164的部分和第二硬掩模层112(如果存在的话)并且暴露出主干结构128。
如图17中所示，可以在图16中的结构之上沉积第五硬掩模166(例如，碳硬掩模)，可以在第五硬掩模166之上沉积第四抗反射涂层168，并且可以将第四光致抗蚀剂材料172图案化在第四抗反射涂层168上以在其中具有至少一个开口174。如图18中所示，可以蚀刻第五硬掩模166以暴露出图17中的结构的期望的部分。如图19中所示，可以蚀刻掉主干结构128(参见图18)，其中，蚀刻继续穿过通过去除主干结构128而暴露出的第一硬掩模层106的部分并且到电介质层104中，由此在电介质层104内形成至少一个第二沟槽176。在一个实施例中，图19中的结构可以暴露于反应气体(例如，碳氟化合物、氧气、氯气和/或三氯化硼)的等离子体，其能够将主干结构128、第一硬掩模层106、以及电介质层104蚀刻至期望深度而不蚀刻侧间隔体144和牺牲材料164。
如图20中所示，可以去除保留的第五硬掩模166和第四抗反射涂层168，并且可以在图19中的结构之上沉积第六硬掩模178(例如，碳硬掩模)从而填充第二沟槽176，可以在第六硬掩模178之上沉积第五抗反射涂层182，并且可以将第五光致抗蚀剂材料184图案化在第五抗反射涂层182上，以使得其中的至少一个开口186与相应的第二沟槽176(参见图19)对准。如图21中所示，可以蚀刻第六硬掩模178的部分而穿过开口186，并且可以蚀刻电介质材料104的其它部分以形成第二过孔188，该第二过孔188从第二沟槽176延伸到相应的第二接触部结构120B。
如图22中所示，可以去除并且用填充材料192来替换第六硬掩模178、第五抗反射涂层182、以及第五光致抗蚀剂材料184(参见图20)，该填充材料192延伸到第二沟槽176和第二过孔188中(参见图21)。在一个实施例中，填充材料192可以包括碳硬掩模，例如非晶碳材料。如图23中所示，可以任选地回蚀刻填充材料192，以暴露出侧间隔体144而留下第八硬掩模192的位于第二沟槽176和第二过孔188内的部分(参见图21)。
如图24中所示，例如可以通过光学机械抛光对图23中的结构进行抛光，以暴露出第一硬掩模层106。如图25中所示，随后可以从第一沟槽142中选择性地去除牺牲材料164。如图26中所示，可以从第二沟槽176和第二过孔188中选择性地去除第八硬掩模192，并且可以从第一过孔160中去除过孔硬掩模162。在一个实施例中，在如先前所讨论的第八硬掩模192和过孔硬掩模162是碳硬掩模的情况下，可以利用单灰化和清洁工艺(如本领域公知的)来去除这些硬掩模。
如图27中所示，可以在图26中的结构之上沉积导电材料194，以填充第一沟槽142、第一过孔160、第二沟槽176、以及第二过孔188。导电材料194可以由诸如金属(包括，但不限于，铜、铝、钨、钴、钌等)之类的任何适当的导电材料组成，具有或不具有内衬材料(例如，钽、氮化钽、或氮化钛)。要理解的是，可以在沉积导电材料194之前去除第一硬掩模层106。
如图28中所示，可以对图27中的结构进行抛光，以去除导电材料194的部分和第一硬掩模层106(如果存在的话)从而暴露出电介质材料104，由此形成互连件196。互连件196例如可以是用于提供到器件和器件之间的连接的布线，该器件连接到其它互连层或线。互连件196可以具有类似的大小和尺寸，并且还可以互相平行。另外，互连件196的间距P(参见图23)可以相对小，以使得它们被认为具有紧密的间距，例如小于约80nm的互连件间距P。
再次参考图23，在如图24中所示进行抛光以去除第一硬掩模层106上方的侧间隔体144和其它结构之前，对于具有小于约40nm的间距P的沟槽，沟槽(参见图24中的第一沟槽142和第二沟槽176)的纵横比(即，高比宽)可以大于约8:1(例如，H1:W)，并且过孔(参见图26中的第一过孔160和第二过孔188)的纵横比可以大于约10:1(例如，H2:W)。如图24中所示，在抛光之后，沟槽的纵横比(即，高比宽)(例如，H1’:W)和过孔的纵横比(例如，H2’:W)可以小于约4:1。如先前所讨论的，低纵横比可以减少或基本上消除在沉积导电材料194时(参见图27)在导电材料194内形成孔隙的可能性。
图29是根据本说明书的实施例制造微电子结构的过程200的流程图。如方框202中所阐述的，可以在衬底上形成电介质层。如方框204中所阐述的，可以在电介质层上形成硬掩模层。如方框206中所阐述的，可以在硬掩模层上形成多个主干结构。如方框208中所阐述的，可以邻近多个主干结构中的每个结构的侧来形成侧间隔体。如方框210中所阐述的，可以在邻近的侧间隔体之间对第一硬掩模的部分和电介质层的部分进行蚀刻，以在电介质层中形成至少一个第一沟槽，该侧间隔体位于至少两个邻近的主干结构之间。如方框212中所阐述的，可以在至少一个第一沟槽中沉积牺牲材料。如方框214中所阐述的，可以去除至少一个主干结构并且可以对硬掩模层和电介质层的存在于主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽。如方框216中所阐述的，可以在至少一个第二沟槽中沉积填充材料。如方框218中所阐述的，可以去除侧间隔体。如方框220中所阐述的，可以从至少一个第一沟槽中去除牺牲材料。如方框222中所阐述的，可以从至少一个第二沟槽中去除填充材料。如方框224中所阐述的，在至少一个第一沟槽和至少一个第二沟槽中沉积导电材料。
图30示出了根据本说明书的一个实施方式的计算设备300。计算设备300容纳板302。板302可以包括多个部件，包括但不限于处理器304和至少一个通信芯片306A、306B。处理器304物理耦合和电耦合到板302。在一些实施方式中，至少一个通信芯片306A、306B也物理耦合和电耦合到板302。在其它实施方式中，通信芯片306A、306B是处理器304的一部分。
取决于其应用，计算设备300可以包括可以物理耦合和电耦合到板302的其它部件或者可以不物理耦合和电耦合到板302的其它部件。这些其它部件包括，但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片306A、306B实现了用于往来于计算设备300的数据传送的无线通信。术语“无线”及其派生词可以用于描述：可以通过使用经调制的电磁辐射经由非固体介质来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并非要暗示相关联的设备不包含任何导线，尽管在一些实施例中相关联的设备可以不包含任何导线。通信芯片306可以实施多个无线标准或协议中的任一种，这些标准或协议包括，但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的派生物、以及被命名为3G、4G、5G及更高代的任何其它无线协议。计算设备300可以包括多个通信芯片306A、306B。例如，第一通信芯片306A可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片306B可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
计算设备300的处理器304包括被封装在处理器304内的集成电路管芯。在本说明书的一些实施方式中，处理器的集成电路管芯可以连接到具有根据上述实施方式形成的一个或多个互连层的其它器件。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换为可以被存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片306A、306B还包括被封装在通信芯片306A、306B内的集成电路管芯。根据本说明书的另一个实施方式，通信芯片的集成电路管芯可以连接到具有根据上述实施方式形成的一个或多个互连层的其它器件。
在其它实施方式中，容纳在计算设备300内的另一个部件可以包含集成电路管芯，该集成电路管芯包括根据本说明书的实施例的互连件。
在各个实施方式中，计算设备300可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备300可以是对数据进行处理的任何其它电子设备。
要理解的是，本说明书的主题不必限于图1-图30中所示的具体应用。如本领域技术人员将理解的，该主题可以适用于其它微电子器件和组件应用以及任何适当的电子应用。
以下示例涉及其它实施例。示例中的细节可以用于一个或多个实施例中的任何地方。
在示例1中，一种形成微电子结构的方法，该方法可以包括：在衬底上形成电介质层；在电介质层上形成硬掩模层；在硬掩模层上形成多个主干结构；邻近该多个主干结构中的每个主干结构的侧形成侧间隔体；在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对第一硬掩模的部分和电介质层的部分进行蚀刻，以形成至少一个第一沟槽；在至少一个第一沟槽中沉积牺牲材料；去除至少一个主干结构，并且可以对硬掩模层和电介质层的存在于该至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；在该至少一个第二沟槽中沉积填充材料；去除侧间隔体；从该至少一个第一沟槽中去除牺牲材料；从该至少一个第二沟槽中去除填充材料；以及在该至少一个第一沟槽和该至少一个第二沟槽中沉积导电材料。
在示例2中，示例1的主题可以任选地包括形成多个主干结构，其包括：在第一硬掩模上沉积主干材料；对邻近主干材料的间隔体进行图案化；以及对主干材料进行蚀刻以将间隔体的图案转移到主干材料中。
在示例3中，示例2的主题可以任选地包括对邻近主干材料的间隔体进行图案化，其包括：对邻近主干材料的牺牲硬掩模结构进行图案化；在多个主干结构之上沉积共形间隔体材料层；对共形间隔体材料层进行各向异性蚀刻；以及去除牺牲硬掩模结构。
在示例4中，示例1至3中的任一示例的主题可以任选地包括邻近多个主干结构中的每个主干结构的侧而形成侧间隔体，其包括：在多个主干结构之上沉积共形侧间隔体材料层；以及对所述共形侧间隔体材料层进行各向异性蚀刻。
在示例5中，示例1至4中的任一示例的主题可以任选地包括去除侧间隔体，其包括将侧间隔体抛光掉。
在示例6中，示例1至5中的任一示例的主题可以任选地包括在至少一个第二沟槽中沉积牺牲材料，其包括对选自由氮化钛、钌、和钴构成的组的材料进行沉积。
在示例7中，示例1至6中的任一示例的主题可以任选地包括在至少一个第二沟槽中沉积填充材料，其包括在至少一个第二沟槽中沉积碳硬掩模。
在示例8中，示例1至7中的任一示例的主题可以任选地包括在衬底上形成电介质层，其包括形成低k电介质层。
在示例9中，示例1至8中的任一示例的主题可以任选地包括在硬掩模层上形成多个主干结构，其包括从选自由多晶硅、非晶硅、非晶碳、氮化硅和锗构成的组的材料来形成多个主干结构。
在示例10中，示例1至9中的任一示例的主题可以任选地包括在至少一个第一沟槽和至少一个第二沟槽中沉积导电材料，其包括沉积金属。
在示例11中，一种形成微电子结构的方法，该方法可以包括：在衬底上形成电介质层，其中，衬底包括第一接触部结构和第二接触部结构；在电介质层上形成硬掩模层；在硬掩模层上形成多个主干结构；邻近多个主干结构中的每个主干结构的侧而形成侧间隔体；在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对第一硬掩模的部分和电介质层的部分进行蚀刻，以形成至少一个第一沟槽；形成第一过孔，该第一过孔从至少一个第一沟槽延伸到衬底第一接触部结构；在至少一个第一沟槽中沉积牺牲材料；去除至少一个主干结构，并且对硬掩模层的和电介质层的存在于至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；形成第二过孔，该第二过孔从至少一个第二沟槽延伸到衬底第二接触部结构；在至少一个第二沟槽中沉积填充材料；去除侧间隔体；从至少一个第一沟槽中去除牺牲材料；从至少一个第二沟槽中去除填充材料；以及在至少一个第一沟槽、第一过孔、至少一个第二沟槽、以及第二过孔中沉积导电材料。
在示例12中，示例11的主题可以任选地包括形成所述多个主干结构，其包括：在第一硬掩模上沉积主干材料；对邻近主干材料的间隔体进行图案化；以及对主干材料进行蚀刻，以将间隔体的图案转移到主干材料中。
在示例13中，示例12的主题可以任选地包括对邻近主干材料的间隔体进行图案化，其包括：对邻近主干材料的牺牲硬掩模结构进行图案化；在多个主干结构之上沉积共形间隔体材料层；对共形间隔体材料层进行各向异性蚀刻；以及去除牺牲硬掩模结构。
在示例14中，示例11至13中的任一示例的主题可以任选地包括邻近多个主干结构中的每个主干结构的侧而形成侧间隔体，其包括：在多个主干结构之上沉积共形侧间隔体材料；以及对共形侧间隔体材料层进行各向异性蚀刻。
在示例15中，示例11至14中的任一示例的主题可以任选地包括去除侧间隔体，其包括将侧间隔体抛光掉。
在示例16中，示例11至15中的任一示例的主题可以任选地包括在至少一个第二沟槽中沉积牺牲材料，其包括对选自由氮化钛、钌、和钴构成的组的材料进行沉积。
在示例17中，示例11至16中的任一示例的主题可以任选地包括在至少一个第二沟槽中沉积填充材料，其包括在至少一个第二沟槽中沉积碳硬掩模。
在示例18中，示例11至17中的任一示例的主题可以任选地包括在衬底上形成电介质层，其包括形成低k电介质层。
在示例19中，示例11至18中的任一示例的主题可以任选地包括在硬掩模层上形成多个主干结构，其包括从选自由多晶硅、非晶硅、非晶碳、氮化硅和锗构成的组的材料来形成多个主干结构。
在示例20中，示例11至19中的任一示例的主题可以任选地包括在至少一个第一沟槽和至少一个第二沟槽中沉积导电材料，其包括沉积金属。
在示例21中，一种形成微电子结构的方法，该方法可以包括：在衬底上形成电介质层，其中，衬底包括第一接触部结构和第二接触部结构；在电介质层上形成硬掩模层；在硬掩模层上形成多个主干结构；邻近多个主干结构中的每个主干结构的侧而形成侧间隔体；在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对第一硬掩模的部分和电介质层的部分进行蚀刻，以形成至少一个第一沟槽；形成第一过孔，该第一过孔从至少一个第一沟槽延伸到衬底第一接触部结构；将过孔硬掩模材料沉积到第一过孔中；在至少一个第一沟槽中沉积牺牲材料；去除至少一个主干结构并且对硬掩模层的和电介质层的存在于至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；形成第二过孔，该第二过孔从至少一个第二沟槽延伸到衬底第二接触部结构；在至少一个第二沟槽中沉积填充材料；去除侧间隔体；从至少一个第一沟槽中去除牺牲材料；从第一过孔中去除过孔硬掩模材料；从至少一个第二沟槽中去除填充材料；以及在至少一个第一沟槽、第一过孔、至少一个第二沟槽、以及第二过孔中沉积导电材料。
在示例22中，示例21的主题可以任选地包括从第一过孔中去除过孔硬掩模材料并且从至少一个第二沟槽中去除填充材料，其包括同时从第一过孔中去除过孔硬掩模材料并且从至少一个第二沟槽中去除填充材料。
上文已经详细描述了本说明书的实施例，要理解的是，由所附权利要求限定的本说明书不受以上说明书中所阐述的特定细节限制，因为在不脱离其精神或范围的情况下，其许多明显的变型是可能的。

Claims (22)

1.一种形成微电子结构的方法，包括：
在衬底上形成电介质层；
在所述电介质层上形成硬掩模层；
在硬掩模层上形成多个主干结构；
邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体；
在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽；
在所述至少一个第一沟槽中沉积牺牲材料；
去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；
在所述至少一个第二沟槽中沉积填充材料；
去除所述侧间隔体；
从所述至少一个第一沟槽中去除所述牺牲材料；
从所述至少一个第二沟槽中去除所述填充材料；以及
在所述至少一个第一沟槽和所述至少一个第二沟槽中沉积导电材料。
2.根据权利要求1所述方法，其中，形成所述多个主干结构包括：
在所述第一硬掩模上沉积主干材料；
对邻近所述主干材料的间隔体进行图案化；以及
对所述主干材料进行蚀刻，以将所述间隔体的图案转移到所述主干材料中。
3.根据权利要求2所述的方法，其中，对邻近所述主干材料的间隔体进行图案化包括：
对邻近所述主干材料的牺牲硬掩模结构进行图案化；
在所述多个主干结构之上沉积共形间隔体材料层；
对所述共形间隔体材料层进行各向异性蚀刻；以及
去除所述牺牲硬掩模结构。
4.根据权利要求1所述的方法，其中，邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体包括：
在所述多个主干结构之上沉积共形侧间隔体材料层；以及
对所述共形侧间隔体材料层进行各向异性蚀刻。
5.根据权利要求1所述的方法，其中，去除所述侧间隔体包括：将所述侧间隔体抛光掉。
6.根据权利要求1所述的方法，其中，在所述至少一个第二沟槽中沉积所述牺牲材料包括：对选自由氮化钛、氧化钛、钌、和钴构成的组的材料进行沉积。
7.根据权利要求1所述的方法，其中，在所述至少一个第二沟槽中沉积所述填充材料包括：在所述至少一个第二沟槽中沉积碳硬掩模。
8.根据权利要求1所述的方法，其中，在所述衬底上形成所述电介质层包括：形成低k电介质层。
9.根据权利要求1所述的方法，其中，在所述硬掩模层上形成所述多个主干结构包括：从选自由多晶硅、非晶硅、非晶碳、碳化硅、氮化硅以及锗构成的组的材料来形成所述多个主干结构。
10.根据权利要求1所述的方法，其中，在所述至少一个第一沟槽和所述至少一个第二沟槽中沉积所述导电材料包括：沉积金属。
11.一种形成微电子结构的方法，包括：
在衬底上形成电介质层，其中，所述衬底包括第一接触部结构和第二接触部结构；
在所述电介质层上形成硬掩模层；
在硬掩模层上形成多个主干结构；
邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体；
在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽；
形成第一过孔，所述第一过孔从所述至少一个第一沟槽延伸到衬底第一接触部结构；
在所述至少一个第一沟槽中沉积牺牲材料；
去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；
形成第二过孔，所述第二过孔从所述至少一个第二沟槽延伸到衬底第二接触部结构；
在所述至少一个第二沟槽中沉积填充材料；
去除所述侧间隔体；
从所述至少一个第一沟槽中去除所述牺牲材料；
从所述至少一个第二沟槽中去除所述填充材料；以及
在所述至少一个第一沟槽、所述第一过孔、所述至少一个第二沟槽、以及所述第二过孔中沉积导电材料。
12.根据权利要求11所述的方法，其中，形成所述多个主干结构包括：
在所述第一硬掩模上沉积主干材料；
对邻近所述主干材料的间隔体进行图案化；以及
对所述主干材料进行蚀刻，以将所述间隔体的图案转移到所述主干材料中。
13.根据权利要求12所述的方法，其中，对邻近所述主干材料的间隔体进行图案化包括：
对邻近所述主干材料的牺牲硬掩模结构进行图案化；
在所述多个主干结构之上沉积共形间隔体材料层；
对所述共形间隔体材料层进行各向异性蚀刻；以及
去除所述牺牲硬掩模结构。
14.根据权利要求11所述的方法，其中，邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体包括：
在所述多个主干结构之上沉积共形侧间隔体材料层；以及
对所述共形侧间隔体材料层进行各向异性蚀刻。
15.根据权利要求11所述的方法，其中，去除所述侧间隔体包括：将所述侧间隔体抛光掉。
16.根据权利要求11所述的方法，其中，在所述至少一个第二沟槽中沉积所述牺牲材料包括：对选自由氮化钛、氧化钛、钌、和钴构成的组的材料进行沉积。
17.根据权利要求11所述的方法，其中，在所述至少一个第二沟槽中沉积所述填充材料包括：在所述至少一个第二沟槽中沉积碳硬掩模。
18.根据权利要求11所述的方法，其中，在所述衬底上形成所述电介质层包括：形成低k电介质层。
19.根据权利要求11所述的方法，其中，在所述硬掩模层上形成所述多个主干结构包括：从选自由多晶硅、非晶硅、非晶碳、碳化硅、氮化硅以及锗构成的组的材料来形成所述多个主干结构。
20.根据权利要求11所述的方法，其中，在所述至少一个第一沟槽和所述至少一个第二沟槽中沉积所述导电材料包括：沉积金属。
21.一种形成微电子结构的方法，包括：
在衬底上形成电介质层，其中，所述衬底包括第一接触部结构和第二接触部结构；
在所述电介质层上形成硬掩模层；
在硬掩模层上形成多个主干结构；
邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体；
在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽；
形成第一过孔，所述第一过孔从所述至少一个第一沟槽延伸到衬底第一接触部结构；
将过孔硬掩模材料沉积到所述第一过孔中；
在所述至少一个第一沟槽中沉积牺牲材料；
去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽；
形成第二过孔，所述第二过孔从所述至少一个第二沟槽延伸到衬底第二接触部结构；
在所述至少一个第二沟槽中沉积填充材料；
去除所述侧间隔体；
从所述至少一个第一沟槽中去除所述牺牲材料；
从所述至少一个过孔中去除所述过孔硬掩模材料；
从所述至少一个第二沟槽中去除所述填充材料；以及
在所述至少一个第一沟槽、所述第一过孔、所述至少一个第二沟槽、以及所述第二过孔中沉积导电材料。
22.根据权利要求21所述方法，其中，从所述第一过孔中去除所述过孔硬掩模材料并且从所述至少一个第二沟槽中去除所述填充材料包括：同时从所述第一过孔中去除所述过孔硬掩模材料并且从所述至少一个第二沟槽中去除所述填充材料。
CN201480070660.5A 2014-01-24 2014-12-09 用于形成具有紧密间距的互连结构的互连层的方法 Active CN105900227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/163,323 2014-01-24
US14/163,323 US9379010B2 (en) 2014-01-24 2014-01-24 Methods for forming interconnect layers having tight pitch interconnect structures
PCT/US2014/069355 WO2015112272A1 (en) 2014-01-24 2014-12-09 Methods for forming interconnect layers having tight pitch interconnect structures

Publications (2)

Publication Number Publication Date
CN105900227A true CN105900227A (zh) 2016-08-24
CN105900227B CN105900227B (zh) 2019-06-14

Family

ID=53679706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480070660.5A Active CN105900227B (zh) 2014-01-24 2014-12-09 用于形成具有紧密间距的互连结构的互连层的方法

Country Status (6)

Country Link
US (1) US9379010B2 (zh)
EP (1) EP3097582B1 (zh)
KR (1) KR102310801B1 (zh)
CN (1) CN105900227B (zh)
TW (1) TWI549245B (zh)
WO (1) WO2015112272A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379010B2 (en) 2014-01-24 2016-06-28 Intel Corporation Methods for forming interconnect layers having tight pitch interconnect structures
US9793164B2 (en) 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
CN109844905B (zh) * 2016-10-20 2023-01-13 东京毅力科创株式会社 减小通孔至栅格图案化中的套准误差的方法
US10163690B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D interconnections for integrated circuits
US11152254B2 (en) 2016-12-28 2021-10-19 Intel Corporation Pitch quartered three-dimensional air gaps
US10181420B2 (en) * 2017-02-06 2019-01-15 Globalfoundries Inc. Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias
JP7190814B2 (ja) 2017-02-13 2022-12-16 ラム リサーチ コーポレーション エアギャップの形成方法
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN109216163A (zh) * 2017-06-29 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
KR20200123482A (ko) 2018-03-19 2020-10-29 램 리써치 코포레이션 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices
US10741609B2 (en) 2019-01-08 2020-08-11 International Business Machines Corporation Pre-patterned etch stop for interconnect trench formation overlying embedded MRAM structures
US12087594B2 (en) 2020-12-17 2024-09-10 Intel Corporation Colored gratings in microelectronic structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features
CN1385889A (zh) * 2001-05-14 2002-12-18 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US20070281219A1 (en) * 2006-06-01 2007-12-06 Sandhu Gurtej S Masking techniques and contact imprint reticles for dense semiconductor fabrication
US20090239382A1 (en) * 2008-03-21 2009-09-24 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
CN102376566A (zh) * 2010-08-19 2012-03-14 三星电子株式会社 形成用于半导体器件的图案结构的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
DE102005047111B3 (de) * 2005-09-30 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung eines MIM-Kondensators
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
JP2009135219A (ja) * 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8058177B2 (en) * 2008-07-31 2011-11-15 Intel Corporation Winged vias to increase overlay margin
US7709396B2 (en) 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
US8084310B2 (en) 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
US8367544B2 (en) * 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
US8298954B1 (en) 2011-05-06 2012-10-30 International Business Machines Corporation Sidewall image transfer process employing a cap material layer for a metal nitride layer
US8846470B2 (en) * 2011-06-06 2014-09-30 International Business Machines Corporation Metal trench capacitor and improved isolation and methods of manufacture
KR101751476B1 (ko) 2011-10-17 2017-06-28 삼성전자주식회사 반도체 기억 소자의 형성 방법
KR20130047851A (ko) 2011-11-01 2013-05-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9379010B2 (en) 2014-01-24 2016-06-28 Intel Corporation Methods for forming interconnect layers having tight pitch interconnect structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429123B1 (en) * 2000-10-04 2002-08-06 Vanguard International Semiconductor Corporation Method of manufacturing buried metal lines having ultra fine features
CN1385889A (zh) * 2001-05-14 2002-12-18 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US20070281219A1 (en) * 2006-06-01 2007-12-06 Sandhu Gurtej S Masking techniques and contact imprint reticles for dense semiconductor fabrication
US20090239382A1 (en) * 2008-03-21 2009-09-24 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
CN102376566A (zh) * 2010-08-19 2012-03-14 三星电子株式会社 形成用于半导体器件的图案结构的方法

Also Published As

Publication number Publication date
KR20160110945A (ko) 2016-09-23
US9379010B2 (en) 2016-06-28
TW201539683A (zh) 2015-10-16
US20150214094A1 (en) 2015-07-30
EP3097582A4 (en) 2017-11-01
EP3097582B1 (en) 2019-05-22
EP3097582A1 (en) 2016-11-30
WO2015112272A1 (en) 2015-07-30
TWI549245B (zh) 2016-09-11
CN105900227B (zh) 2019-06-14
KR102310801B1 (ko) 2021-10-12

Similar Documents

Publication Publication Date Title
CN105900227A (zh) 用于形成具有紧密间距的互连结构的互连层的方法
TWI610365B (zh) 形成高密度，高短邊距，低電容之互連交替式凹溝的方法及其結構
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
CN107579038B (zh) 具有罩层的气隙互连以及形成的方法
US7338896B2 (en) Formation of deep via airgaps for three dimensional wafer to wafer interconnect
KR101583135B1 (ko) 하이브리드 카본-금속 상호연결 구조
TWI578438B (zh) 無電式填充傳導結構
US20160093668A1 (en) Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance
EP3440720A1 (en) Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
CN110098173A (zh) 具有选择性过孔接线柱的可缩放互连结构
CN105378897A (zh) 用引导过孔来接触紧密间距的导电层的方法和结构
TW201543614A (zh) 形成互連於多孔介電材料中的技術
US20140019716A1 (en) Plateable diffusion barrier techniques
TWI512893B (zh) 用於鑲嵌式圖案化之ａｖｄ硬遮罩
CN108369923A (zh) 防止过孔穿通的无掩模气隙
TW201735303A (zh) 用於形成具有改善的調正及電容降低之導電特徵的技術
CN105575884B (zh) 一种混合互连结构及其制造方法、电子装置
TW202336871A (zh) 半導體結構及其形成方法
TW201735302A (zh) 用於形成具有改進的對準及電容降低的導電特徵的技術

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant