TWI479659B - 形成半導體裝置的方法與其半導體結構 - Google Patents

形成半導體裝置的方法與其半導體結構 Download PDF

Info

Publication number
TWI479659B
TWI479659B TW101149774A TW101149774A TWI479659B TW I479659 B TWI479659 B TW I479659B TW 101149774 A TW101149774 A TW 101149774A TW 101149774 A TW101149774 A TW 101149774A TW I479659 B TWI479659 B TW I479659B
Authority
TW
Taiwan
Prior art keywords
fin
hard mask
gate
mask layer
etching
Prior art date
Application number
TW101149774A
Other languages
English (en)
Other versions
TW201344910A (zh
Inventor
Ritesh Jhaveri
Bernhard Sell
Tahir Ghani
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201344910A publication Critical patent/TW201344910A/zh
Application granted granted Critical
Publication of TWI479659B publication Critical patent/TWI479659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

形成半導體裝置的方法與其半導體結構
本發明的實施例係關於半導體裝置的領域，特別關於製程期間使用硬遮罩蝕刻停止來保存鰭部高度以形成鰭部為基礎的電晶體結構。
半導體製造技術的進步導致在單一積體電路(IC)上集成數十億個例如電晶體之電路元件。為了在將數目愈來愈多的電路元件集成在積體電路上，需要降低電晶體的尺寸。非平面型、鰭部為基礎的金屬氧化物半導體場效電晶體(MOSFET)對於較小的裝置面積能夠增加性能。纏繞式閘極導因於例如寄生電容及關閉狀態漏電等短通道效應的更高控制。更高的鰭部能夠造成更大的驅動電流，但是鰭部高度會因製程期間導因於其它裝置組件的蝕刻而對鰭部的上表面所造成的傷害而降低。
將說明具有高鰭部的鰭部為基礎的電晶體之形成方法。參考特定細節，說明本發明，以助於完整瞭解本發明。沒有這些特定細節，習於此技藝者仍可瞭解本發明。在其它情形中，未特別詳細說明習知的製程及設備，以免不必要地模糊本發明。此外，圖式中所示的各式各樣實施例是說明用的表示且不一定依比例繪製。
本發明的實施例提供具有高鰭部的鰭部為基礎的電晶體之形成方法，其中，在其它裝置組件的蝕刻期間，高鰭部的頂部由硬遮罩蝕刻停止部保護。在一實施例中，在半導體基底的表面上形成雙硬遮罩。使用上方第二硬遮罩以在基底表面上界定高鰭部。在形成鰭部之後，移除第二硬遮罩，以及，將下方第一硬遮罩層固持以在後續製程期間保護鰭部的上表面。舉例而言，在蝕刻材料以形成用於更換閘極製程的閘極結構之期間，第一硬遮罩層防止鰭部的上表面凹陷。此外，在從鰭部的側壁移除保護側壁間隔器期間，第一硬遮罩層保護鰭部的上表面。因此，第一硬遮罩層保存鰭部的高度及上表面的原始本質。從通道區移除第一硬遮罩層，以便形成接觸鰭表面的功能閘極結構。第一硬遮罩層也從鰭部的源極和汲極區移除以形成源極和汲極接點。
在另一實施例中，藉由在鰭部上形成介電材料、拋光介電材料至與鰭部的上表面是齊平的、使鰭部選擇性凹陷以形成溝槽、以及在溝槽內形成硬遮罩蝕刻停止結構，使硬遮罩蝕刻停止結構在鰭部的上表面自行對準。硬遮罩蝕刻停止結構包括單一硬遮罩材料，或是其包括使溝槽的底表面及側表面對齊的硬遮罩層、以及形成在硬遮罩層上的犠牲填充材料。硬遮罩蝕刻停止結構遮蓋鰭部的上表面，在製程的後續蝕刻步驟期間保護及它及保存鰭部高度。硬遮罩蝕刻停止結構在閘極形成期間從鰭部的通道區移除、以及在源極和汲極接點的形成期間從鰭部的源極和汲極區 移除。
圖1A-1H顯示根據本發明的實施例之用於形成鰭部為基礎的半導體裝置結構之製程中步驟的二維剖面視圖。圖1A-1F顯示延著鰭部的長度的視圖，而圖1G-1H顯示垂直於鰭部的長度及平行於閘極結構的視圖。雖然以二鰭部為例說明，但是，須瞭解，可以形成更多或更少的鰭部。
如圖1A所示，設置基底102。基底102由藉由施加外部電接點而從絕緣狀態反向改變成導電狀態之任何習知的材料形成。在實施例中，基底102是塊體單晶基底。基底102可為任何習知的半導體材料，例如但不限於矽、鍺、矽鍺、及包含GaAs、InSb、GaP、及GaSb的III-V結合。在另一實施例中，基底102是絕緣體上半導體(SOI)基底，其包括塊體下基底、中間絕緣層、及上單晶層。上單晶層包括上述用於塊體單晶基底的任何材料。
第一硬遮罩層104覆蓋地沈積於基底表面上。在實施例中，第一硬遮罩層104是可抵抗用以蝕刻後續形成的假閘極電極材料之蝕刻處理的材料。在實施例中，第一硬遮罩層104是二氧化矽或是高k金屬氧化物介電質，例如氧化鈦、氧化鉿、或氧化鋁。第一硬遮罩材料可以是1至10 nm厚。在實施例中，第一硬遮罩層104是3 nm厚。第一硬遮罩層104由例如化學汽相沈積(CVD)、物理汽相沈積(PVD)或原子層沈積(ALD)等任何適當製程形成。
第二硬遮罩層106覆蓋地沈積於第一硬遮罩層104上。第二硬遮罩層106是可抵抗用以蝕刻基底102材料以 形成鰭部110之蝕刻處理的材料。在實施例中，第二硬遮罩層106是與第一硬遮罩層104具有不同的蝕刻特性之材料。在實施例中，第二硬遮罩層106是氮化矽。第二硬遮罩層106材料可以是10至100 nm厚。在實施例中，第二硬遮罩層106是50 nm厚。第二硬遮罩層可由例如化學汽相沈積(CVD)、物理汽相沈積(PVD)或原子層沈積(ALD)等任何適當製程形成。
如圖1B所示般，接著將第二硬遮罩層106圖型化以在基底102的表面上形成界定眾多高型態比的線之遮罩。如同此技藝中熟知般，使用微影術，將第二硬遮罩層106圖型化。在實施例中，第一硬遮罩層104與第二硬遮罩層106對齊地被圖型化。
接著，如圖1B所示之實施例中所顯示般，基底102與遮罩對齊地被蝕刻以在基部基底108上形成眾多鰭部110。在實施例中，在基底102是SOI基底的情形中，鰭部110由上單晶層形成。基底102由例如乾蝕刻或濕蝕刻等任何適當的製程蝕刻。
在實施例中，如圖1C中所示般，介電材料112覆蓋地沈積於鰭部上。介電材料112完全地填充鰭部110之間的間隙以及形成在鰭部110上的第二硬遮罩層106的上表面上。在實施例中，介電材料112可為任何適於使相鄰裝置絕緣以及防止從鰭部漏電的材料。在實施例中，介電材料112是二氧化矽。介電材料112可以由例如CVD、ALD及其它方法等任何適當的製程沈積。
在實施例中，如圖1D中所示，將介電材料112拋光以與第一硬遮罩層104的表面齊平。在實施例中，以拋光製程，移除第二硬遮罩層106。在拋光製程中，移除部份第一硬遮罩層104。以例如化學機械拋光(CMP)等任何適當的製程，拋光介電材料112及第二硬遮罩層106。
接著，如圖1E中所示般，介電材料112凹陷以曝露鰭部110的一部份。在實施例中，凹陷的介電材料112形成淺溝槽隔離(STI)區114。在實施例中，鰭部110的曝露部份將用以形成電晶體的主動部。曝露在STI區114上方的鰭部110的量將決定驅動電流、閘極寬度、及其它電晶體特徵。確切而言，如圖1E中所示般，介電材料112凹陷的程度由STI區114的表面上方之所需鰭部高度Hf 決定。如圖1E中所示，各鰭部110的基部藉由STI區域114而與鄰近鰭部隔離。SIT區域114也防止鄰近鰭部之間的串擾及漏電。在實施例中，藉由對第一硬遮罩層104有選擇性的蝕刻處理，使介電材料112凹陷。
在實施例中，鰭部110具有高型態比。鰭部110的型態比也被界定為SIT區上的鰭110高度Hf 對鰭部寬度Wf 之比例，亦即，Hf ：Wf 。鰭部110具有從50-150 nm的高度Hf 以及從5-15 nm厚的寬度Wf 。確切而言，鰭部110具有從約5：1-20：1的型態比。
在實施例中，閘極介電材料覆蓋地沈積於鰭部上至均勻的厚度。在實施例中，閘極介電材料在各鰭部110的表面上形成犠牲閘極介電質。在另一實施例中，閘極介電材 料在各鰭部110的表面上形成功能閘極介電層。閘極介電材料可為任何習知的閘極介電材料。在實施例中，閘極介電材料是二氧化矽、氧氮化矽、氮化矽、或例如五氧化鉭、氧化鈦、及氧化鉿等高k材料。閘極介電材料可以形成為5-20 A厚。
然後，如圖1F所示，閘極材料118覆蓋地沈積於閘極介電材料上。閘極材料118與鰭部的側壁表面及第一硬遮罩層104的上表面相符。在實施例中，閘極材料118沈積至厚度大於鰭部110的上表面上的第一硬遮罩層104的高度。閘極材料118是例如二氧化矽、氮化矽、多晶矽、或金屬等作為功能閘極或犠牲閘極之任何習知材料。
接著，根據本發明的實施例，如圖1G所示，蝕刻閘極材料118以界定閘極結構120。在實施例中閘極結構120包括閘極介電層及閘極材料118。在實施例中，閘極結構120纏繞各鰭部110的側壁及上表面。閘極結構120具有走向垂直於鰭部110的長度方向的成對側壁。閘極結構120界定配置在鰭部110中之在閘極結構之下的通道區、以及在通道區的相對側上的源極和汲極區。
在實施例中，在界定閘極結構120的蝕刻處理期間，第一硬遮罩層104保護鰭部110的上表面。閘極材料118由對第一硬遮罩層104高度選擇的任何製程蝕刻。導因於非常高的鰭部110之高度，在移除STI區114的表面上方的閘極材料118之前，蝕刻處理將閘極材料118從鰭部110上方移除。在實施例中，閘極材料118蝕刻對第一硬 遮罩層104高度選擇，以便當從STI區114的表面上方蝕刻閘極材料118時，防止蝕刻鰭部110的上表面。在實施例中，蝕刻處理對於閘極材料118對形成第一硬遮罩層104之材料具有大於10：1的選擇性。在閘極材料118的蝕刻處理期間，可以移除部份第一硬遮罩層104。
接著，保形間隔器材料覆蓋地沈積於閘極結構120、第一硬遮罩層104、及鰭部110上。如圖1G所示，在實施例中，從水平表面蝕刻保形間隔器材料以形成閘極側壁間隔器122及鰭部側壁間隔器116。在實施例中，在間隔器蝕刻之前，保護層形成於閘極上，以在間隔器過蝕刻以從鰭部移除間隔器材料的期間，有助於保護閘極側壁間隔器。在實施例中，在鰭部的源極和汲極區之選加摻雜期間，閘極側壁間隔器122保護通道區。在另一實施例中，閘極側壁間隔器122將閘極與後續從鰭部110的源極和汲極區的表面生長的磊晶材料相隔離。在實施例中，間隔器蝕刻也將側壁間隔器116從鰭部110的側壁移除。以對第一硬遮罩層104高度選擇的任何製程，蝕刻閘極側壁間隔器122及鰭部側壁間隔器116，以致於第一硬遮罩層104保護鰭部110的上表面。以例如乾式各向異性離子蝕刻等任何適當的製程，蝕刻間隔器材料。
接著，在實施例中，從源極和汲極區中鰭部110的上表面，移除第一硬遮罩層104。在實施例中，導因於製造製程的先前步驟期間第一硬遮罩層104的保護，鰭部110的上表面是原始的。鰭部110的上表面的原始本質便於從 鰭部110的上表面生長選加的高品質磊晶半導體層。磊晶半導體層也從鰭部側壁生長。
在本發明的實施例中，閘極結構120是功能閘極電極，形成雙閘極裝置，其中，鰭部110的各側壁形成電晶體的主動區。如圖1G中所示，在實施例中，第一硬遮罩層104將鰭部的上表面與閘極結構相隔離。
如圖1H所示，在另一實施例中，閘極結構120是犠牲閘極結構，其中，功能閘極結構將由更換閘極製程形成。在此實施例中，層間介電(ILD)材料134形成於結構的表面上。ILD材料134可為任何適合減輕後續形成的裝置層之間的串擾之材料。ILD材料134包括例如摻雜碳的氧化物、多孔介電質、摻雜氟的氧化物、等等低k材料。此外，ILD材料134也用以形成裝置的下一層。在實施例中，將ILD材料134拋光以曝露閘極結構120的上表面。
接著，移除閘極結構120以曝露通道區內的鰭部110的上表面上的第一硬遮罩層104。然後，從通道區蝕刻第一硬遮罩層104，以曝露鰭部110的上表面。在實施例中，閘極介電層124覆蓋地沈積至符合通道區，如同由閘極間隔器122以及鰭部110的頂部及側壁表面所界定。閘極介電層124可為任何習知的閘極介電層，例如，二氧化矽、氧氮化矽、或是氮化矽。
然後，將閘極電極130沈積於閘極介電層124上。閘極電極130包括任何習知的閘極電極材料，例如多晶矽或 金屬，包含鎢、鉭、鈦、及它們的氮化物。在實施例中，閘極電極130包括功函數設定材料及非功函數設定材料。一起地，閘極介電層124及閘極電極130形成功能閘極結構。
電晶體具有在閘極結構的相對立側上之形成於鰭部110中的源極區和汲極區。在實施例中，在ILD層134中蝕刻接觸開口以曝露鰭部110的上表面上的第一硬遮罩層104。然後，蝕刻第一硬遮罩層104以曝露鰭部110的上表面。如圖1H中所示，在實施例中，一部份的第一硬遮罩層104餘留在閘極側壁間隔器122之下的鰭部110的上表面上。
在實施例中，在鰭部110的表面上直接形成源極和汲極接點。在另一實施例中，在生長於鰭部110上的磊晶材料上，形成源極和汲極接點。在實施例中，源極和汲極接點包括金屬物。以CVD或PVD，沈積源極和汲極接點。
如此，形成具有很高的鰭部之鰭部為基礎的電晶體，其中，以形成於鰭部的上表面上的第一硬遮罩層，在製造製程中的步驟期間，保存鰭部的高度。
圖2A-2J顯示形成具有很高鰭部的鰭部為基礎的電晶體之製程中步驟的二維視圖。圖2A-2I顯示延著鰭部的長度之視圖，而圖2J-2K顯示垂直於鰭部的長度及平行於閘極結構之視圖。雖然以舉例說明的方式說明二鰭部，但是，須瞭解，可以形成更多或更少的鰭部。
如圖2A所示，設置塊體基底202。塊體基底202具 有同於參考圖1A之上述所述的塊體基底102的成分及特徵。如圖2A中所示，硬遮罩層206覆蓋地沈積於基底表面上。硬遮罩層206具有同於參考圖1A之上述中也說明的第二硬遮罩層106的成分及特徵。
在實施例中，將硬遮罩層206圖型化以在基底202的表面上形成界定眾多高型態比的線之遮罩。如同此技藝中熟知般，使用微影術，將硬遮罩層206圖型化。接著，如圖2B所示之實施例中所示般，基底202與遮罩對齊地被蝕刻以在基部基底208上形成眾多鰭部210。基底202由例如乾蝕刻或濕蝕刻等任何適當的製程蝕刻。
接著，如圖2C中所示般，介電材料212覆蓋地沈積於鰭部上。在實施例中，介電材料212填充鰭部210之間的間隙以及遮蓋硬遮罩層206的上表面。在實施例中，介電材料212可為任何適於使相鄰裝置絕緣以及防止從鰭部漏電的材料。在實施例中，介電材料212是二氧化矽。介電材料212可以由例如CVD等任何適當的製程沈積。在實施例中，如圖2D中所示，將介電材料212拋光以與鰭部210的上表面齊平。在實施例中，以拋光製程，移除硬遮罩層206。以例如化學機械拋光(CMP)等任何適當的製程，拋光介電材料212及硬遮罩層206。
接著，鰭部210的一剖份凹陷在介電材料212的上表面下方以形成溝槽234。鰭部210可以凹陷在介電材料212的表面下方約5-10 nm。以任何對介電材料212有選擇性的製程，使鰭部210凹陷。
接著，在介電材料212及鰭部210的表面上覆蓋地沈積保護硬遮罩層226，符合溝槽234。保護硬遮罩層226可為任何適合的硬遮罩層材料，例如二氧化矽、氧化鈦、氧化鉿、氧化鋁及其它介電膜。保護硬遮罩層226可以為從50至100厚。以例如CVD等任何適當的製程，沈積保護硬遮罩層226。
然後，如圖2F所示，將犠牲材料228覆蓋地沈積於保護硬遮罩層226上。犠牲材料228可為任何良好地平坦化的材料，例如碳更遮罩、光阻、介電材料、底部抗反射塗層(BARC)、氮化物、或氧化物。犠牲材料228沈積至厚度足以填充溝槽234。
接著，如圖2G所示，將犠牲材料228及保護硬遮罩層226拋光至與介電材料212的最高表面齊平。在一實施例中，以化學機械拋光(CMP)進行拋光。在另一實施例中，以電漿蝕刻，進行拋光。在實施例中，餘留在溝槽234中的保護硬遮罩層226及犠牲材料228。
接著，如圖2H中所示，介電材料212凹陷至曝露鰭部210的側壁的一部份。在實施例中，凹陷的介電材料212形成淺溝槽隔離(STI)區214。在實施例中，鰭部210的曝露部份將用以形成電晶體的主動部。曝露在STI區214上方的鰭部210的量將決定驅動電流、閘極寬度、及其它電晶體特徵。確切而言，如圖2H中所示般，介電材料212凹陷的程度由STI區214的表面上方之所需鰭部高度Hf 決定。各鰭部210的基部藉由STI區域214而與 鄰近鰭部隔離。SIT區域214也防止鄰近鰭部之間的串擾及漏電。藉由對形成保護硬遮罩226的材料及犠牲材料228有選擇性的任何蝕刻處理，使介電材料212凹陷。
在實施例中，鰭部210具有高型態比。鰭部210的型態比也被界定為SIT區214上方的鰭210高度Hf 對鰭部寬度Wf 之比例，亦即，Hf ：Wf 。鰭部210具有從50-150 nm的高度Hf 以及從5-15 nm厚的寬度Wf 。確切而言，鰭部210具有從約5：1-20：1的型態比。
在實施例中，閘極介電材料覆蓋地沈積於鰭部上至均勻的厚度。在實施例中，閘極介電材料在各鰭部210的表面上形成犠牲閘極介電質。在另一實施例中，閘極介電材料在各鰭部210的表面上形成功能閘極介電層。閘極介電材料可為任何習知的閘極介電材料。在實施例中，閘極介電材料是二氧化矽、氧氮化矽、氮化矽、或例如五氧化鉭、氧化鈦、及氧化鉿等高k材料。閘極介電材料可以形成為5-20 A厚。
然後，如圖1F所示，閘極材料218覆蓋地沈積於閘極介電材料上。閘極材料218與鰭部的側壁表面及硬遮罩結構的上表面相符，硬遮罩結構包括保護硬遮罩層226及犠牲材料228。閘極材料218是例如二氧化矽、氮化矽、多晶矽、或金屬等作為功能閘極或犠牲閘極之任何習知材料。
接著，如圖21所示，蝕刻閘極材料218以界定閘極電極。以例如濕或乾蝕刻等任何適當的製程，蝕刻閘極材 料218。然後，與閘極電極對齊地，從膜210的表面蝕刻曝露的閘極介電材料。在實施例中，閘極介電層及閘極電極界定閘極結構220。在實施例中，閘極結構220纏繞各鰭部210的側壁及上表面。閘極結構220具有走向垂直於鰭部210的長度方向的成對側壁。閘極結構220界定配置在閘極結構之下的各鰭部210中之通道區、以及在通道區的相對側上的源極和汲極區。
在界定閘極結構220的蝕刻處理期間，保護硬遮罩層226及犠牲材料228保護鰭部210的上表面。導因於非常高的鰭部210之高度，在移除STI區214的表面上方的閘極材料218之前，閘極結構蝕刻處理將閘極材料218從鰭部210上方移除。在實施例中，藉由閘極電極蝕刻處理，將閘極介電材料從保護硬遮罩層226及犠牲材料228移除。在實施例中，藉由閘極電極蝕刻處理，移除部份保護硬遮罩層226及犠牲材料228，防止蝕刻鰭部210的上表面，以致於蝕刻處理進行至從STI區214的表面移除閘極材料218。
接著，保形間隔器材料覆蓋地沈積於閘極結構220、包含保護硬遮罩層226及犠牲材料228的自行對準接點結構、及鰭部210上。在實施例中，如圖2J所示，從水平表面蝕刻保形間隔器材料以形成閘極側壁間隔器222及鰭部側壁間隔器216。在實施例中，在間隔器蝕刻之前，保護層形成於閘極上，以在間隔器過蝕刻以從鰭部移除間隔器材料的期間，有助於保護閘極側壁間隔器。在實施例 中，在鰭部的源極和汲極區之選加摻雜期間，閘極側壁間隔器222保護通道區。在另一實施例中，閘極側壁間隔器222將閘極與後續從鰭部210的源極和汲極區的表面生長的磊晶材料相隔離。在本發明的實施例中，以間隔器蝕刻，將鰭部側壁間隔器216從鰭部210的側壁移除。以例如乾式離子各向異性蝕刻等任何適當的製程，蝕刻間隔器材料。
在實施例中，在間隔器蝕刻處理期間，由保護硬遮罩層226及犠牲材料228組成的自行對準接點結構保護鰭部210的上表面。在實施例中，以間隔器蝕刻處理，移除自行對準的接點結構之一部份。
接著，從鰭部210的源極和汲極區，移除自行對準的接點結構，以曝露鰭部210的上表面。舉例而言，以濕式清潔，移除保護硬遮罩層226及犠牲材料228。在實施例中，在製造製程的先前步驟期間，保護硬遮罩層226及犠牲材料228保存鰭部210的高度。在實施例中，導因於製造製程的先前步驟期間保護硬遮罩層226及犠牲材料228的保護，鰭部210的上表面是原始的。磊晶半導體層從鰭部210的上表面生長。鰭部210的上表面的原始本質便於生長高品質磊晶半導體層。磊晶半導體層也從鰭部側壁生長。
在本發明的實施例中，閘極結構220是功能閘極電極，形成雙閘極裝置，其中，鰭部210的各側壁形成電晶體的主動區。如圖2J中所示，在實施例中，保護硬遮罩 層226及犠牲材料228將鰭部210的上表面與閘極結構220相隔離。
如圖2K所示，在另一實施例中，閘極結構220是犠牲閘極結構，其中，功能閘極結構將由更換閘極製程形成。在此實施例中，如同參考圖1H之上述所述般，層間介電(ILD)材料234形成於結構的表面上。接著，移除閘極結構220以曝露通道區內的鰭部210的上表面上的保護硬遮罩層226及犠牲材料228。然後，從通道區蝕刻保護硬遮罩層226及犠牲材料228，以曝露鰭部210的上表面。在實施例中，如同參考圖1H中閘極介電質124和閘極電極130之上述所述般，閘極介電質224和閘極電極230形成於閘極區中。此外，從鰭部210的上表面移除保護硬遮罩層226及犠牲材料228，以形成對鰭部的上表面之源極和汲極接點。
如此，形成具有很高的鰭部之鰭部為基礎的電晶體，其中，以形成於鰭部的上表面上的自行對準的硬遮罩層，在製造製程中的步驟期間，保存鰭部的高度。
圖3A-3B顯示包括很高的鰭部之鰭部為基礎的電晶體結構的二維視圖。基底308具有形成於其上的高鰭部310。鰭部310的基部由STI區314圍繞。閘極結構330纏繞鰭部310的上表面及側壁。閘極結構330具有相對立的側壁，而以閘極側壁間隔器322形成於其上。在實施例中，第一硬遮罩層304遮蓋在各閘極側壁間隔器322之下的鰭部的上表面。在實施例中，第一硬遮罩層304接觸閘 極結構330的側壁。在實施例中，第一硬遮罩層304的成分與第一硬遮罩層104有關的上述所述相同。
圖3B顯示具有很高的鰭部310之電晶體的另一實施例，其中，硬遮罩結構位於鰭部310的上表面與各閘極側壁間隔器322之間，接觸閘極結構330的側壁。在實施例中，硬遮罩結構包括u形硬遮罩層326，符合由鰭部310的上表面及側壁間隔器322界定的硬遮罩結構的三側。在實施例中，硬遮罩層326的成分與保護硬遮罩層226有關的上述所述相同。在實施例中，犠牲材料328填充由硬遮罩層326界定的u形。在實施例中，犠牲材料328的成分如同犠牲材料228有關的上述所述般。
圖4顯示根據本發明的一實施之計算裝置400。計算裝置400容納主機板402。主機板402包含多個組件，多個組件包括但不限於處理器404及至少一通訊晶片406。處理器404實體地及電地耦合至主機板402。在某些實施中，至少一通訊晶片406也實體地及電地耦合至主機板402。在另外的實施中，通訊晶片406是處理器404的一部份。
取決於其應用，計算裝置400包含可以或不可以實體地及電地耦合至主機板402的其它組件。這些其它組件包含但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控幕顯示器、觸控幕控制器、電池、音頻編解碼、視頻編解 碼、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚音器、相機、及大量儲存裝置(例如硬碟機、光碟(CD)、數位多樣式光碟(DVD)、等等)。
通訊晶片406能夠無線通訊以用於對計算裝置400傳輸資料。「無線」一詞及其衍生詞用以說明經由使用通過非固體介質之調變的電磁輻射來傳輸資料的電路、裝置、系統、方法、技術、通訊通道、等等。此詞並非意指相關連裝置未含有任何接線，但是，在某些實施例中，它們可能未含任何接線。通訊晶片406可以實施任何無線標準或是通信協定，包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長程演化(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生、以及以3G、4G、5G、及更新的世代來標示的任何其它無線通信協定。計算裝置400包含眾多通訊晶片406。舉例而言，第一通訊晶片406可以專用於較短範圍的無線通訊，例如Wi-Fi及藍芽，而第二通訊晶片406可以專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
計算裝置400的處理器404包含封裝在處理器404之內的積體電路晶粒。在本發明的某些實施中，處理器的積體電路晶粒包含根據本發明的實施例之具有高鰭部的一或更多鰭部為基礎的電晶體。「處理器」一詞意指處理來自暫存器及/或記憶體的電子資料以將電子資料轉換成儲存 在暫存器及/或記憶體中的其它電子資料之任何裝置或裝置的一部份。
通訊晶片406也包含封裝於通訊晶片406之內的積體電路晶粒。根據本發明的另一實施，通訊晶片的積體電路晶粒包含根據本發明的實施例之具有高鰭部的一或更多鰭部為基礎的電晶體。
在其它實施中，容納於計算裝置400之內的另一組件含有積體電路晶粒，積體電路晶粒包含根據本發明的實施例之具有高鰭部的一或更多鰭部為基礎的電晶體。
在各式各樣的實施中，計算裝置400可以是膝上型電腦、筆記型電腦、超薄筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、及超薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或是數位攝影機。在又其它實施中，計算裝置400可為處理資料的任何其它電子裝置。
102‧‧‧基底
104‧‧‧第一硬遮罩層
106‧‧‧第二硬遮罩層
108‧‧‧基部基底
110‧‧‧鰭部
112‧‧‧介電材料
114‧‧‧淺溝槽隔離區
116‧‧‧鰭部側壁間隔器
118‧‧‧閘極材料
120‧‧‧閘極結構
122‧‧‧閘極側壁間隔器
124‧‧‧閘極介電層
130‧‧‧閘極電極
134‧‧‧層間介電材料
202‧‧‧塊體基底
206‧‧‧硬遮罩層
208‧‧‧基部基底
210‧‧‧鰭部
212‧‧‧介電材料
214‧‧‧淺溝槽隔離區
216‧‧‧鰭部側壁間隔器
218‧‧‧閘極材料
220‧‧‧閘極結構
222‧‧‧閘極側壁間隔器
224‧‧‧閘極介電質
226‧‧‧保護硬遮罩層
228‧‧‧犠牲材料
230‧‧‧閘極電極
234‧‧‧溝槽
304‧‧‧第一硬遮罩層
308‧‧‧基底
310‧‧‧鰭部
314‧‧‧淺溝槽隔離區
322‧‧‧閘極側壁間隔器
326‧‧‧硬遮罩層
328‧‧‧犠牲材料
330‧‧‧閘極結構
400‧‧‧計算裝置
402‧‧‧主機板
404‧‧‧處理器
406‧‧‧通訊晶片
圖1A-H顯示用於形成具有很高的鰭部之鰭部為基礎的電晶體之製程中步驟的二維視圖。
圖2A-K顯示根據本發明的實施例之用於形成鰭部為基礎的半導體裝置結構之製程中步驟的二維剖面視圖。
圖3A-B顯示根據本發明的實施例之鰭部為基礎的半導體結構之三維立體視圖。
圖4顯示根據本發明的一實施例之計算裝置。
104‧‧‧第一硬遮罩層
108‧‧‧基部基底
110‧‧‧鰭部
114‧‧‧淺溝槽隔離區
116‧‧‧鰭部側壁間隔器
120‧‧‧閘極結構
122‧‧‧閘極側壁間隔器

Claims (20)

  1. 一種形成半導體裝置的方法，包括：設置基底，其中，該基底包含單晶半導體材料；在該基底上，覆蓋地沈積第一硬遮罩層；在該第一硬遮罩層上，覆蓋地沈積第二硬遮罩層；蝕刻該第一硬遮罩層及第二硬遮罩層以形成遮罩；與該遮罩對齊地蝕刻該基底以形成鰭部；在該鰭部上，覆蓋地沈積介電材料；將該介電材料拋光至與該第一硬遮罩層的上表面齊平，其中，在該拋光製程中移除該第二硬遮罩層；透過保護該鰭部的該上表面不受蝕刻的該第一硬遮罩層，蝕刻該介電材料以曝露該鰭部的主動區；覆蓋地沈積閘極結構材料；以及蝕刻該閘極結構材料以形成閘極結構，其中，該閘極結構纏繞該鰭部以界定該鰭部的通道區以及在該通道區的相對立側上的源極/汲極區。
  2. 如申請專利範圍第1項之方法，又包括：在該閘極結構、該鰭部及該第一硬遮罩層上，覆蓋地沈積側壁間隔器層；蝕刻該側壁間隔器層，以在該閘極結構的側壁上形成閘極側壁間隔器，以及在該鰭部的該側壁上形成鰭部側壁間隔器，其中，在該蝕刻處理期間，該第一硬遮罩層保護該鰭部的該上表面。
  3. 如申請專利範圍第2項之方法，又包括： 蝕刻該第一硬遮罩層以曝露該鰭部的該源極/汲極區的該上表面；以及從該鰭部的該上表面生長磊晶半導體層。
  4. 如申請專利範圍第1項之方法，又包括：在該閘極結構及該鰭部上，覆蓋地沈積層間介電材料；將該層間介電材料拋光以曝露該閘極結構的該表面；蝕刻以移除該閘極結構；蝕刻以移除該第一硬遮罩層以曝露該通道區之內的該鰭部的該上表面；將閘極介電層沈積於該通道區內；以及在該通道區內的該閘極介電層上，沈積閘極電極。
  5. 如申請專利範圍第4項之方法，其中，沈積該閘極電極包括：沈積功函數金屬層；以及沈積填充金屬。
  6. 如申請專利範圍第1項之方法，又包括：蝕刻以從該鰭部的該源極/汲極區移除該第一硬遮罩層；以及在該鰭部的源極/汲極區的該上表面上，形成源極/汲極接點。
  7. 一種形成半導體裝置的方法，包括：設置基底，該基底具有鰭部配置於其上，其中，該鰭部具有基部以及主動部，以及，其中，該主動部具有上表 面及側壁表面；在該鰭部的該上表面上，覆蓋地沈積介電材料；拋光該介電材料以曝露該鰭部的該上表面；蝕刻以使該鰭部的該上表面凹陷以形成溝槽；在該介電材料上及該溝槽之內，覆蓋地沈積硬遮罩；拋光該硬遮罩至與該介電材料的該表面齊平；透過保護該鰭部的該上表面不受蝕刻的硬遮罩，蝕刻該介電材料，以曝露該鰭部的該主動部的該側壁；在該鰭部上，覆蓋地沈積閘極材料；蝕刻該閘極材料以形成閘極結構，其中，該閘極結構纏繞該鰭部以界定該鰭部內的通道區以及在該通道區的相對立側上的源極/汲極區。
  8. 如申請專利範圍第7項之方法，其中，沈積硬遮罩包括：覆蓋地沈積第一硬遮罩層，其中，該第一硬遮罩層符合該溝槽；以及在該第一硬遮罩層上，覆蓋地沈積犠牲材料。
  9. 如申請專利範圍第7項之方法，又包括：在該閘極結構、該鰭部及該硬遮罩上，覆蓋地沈積側壁間隔器層；蝕刻該側壁間隔器層，以在該閘極結構的側壁上形成閘極側壁間隔器，以及在該鰭部的該側壁上形成鰭部側壁間隔器，其中，在該蝕刻處理期間，該硬遮罩層保護該鰭部的該上表面。
  10. 如申請專利範圍第9項之方法，又包括：蝕刻該硬遮罩層以曝露該鰭部的該源極/汲極區的該上表面；以及從該鰭部的該上表面生長磊晶半導體層。
  11. 如申請專利範圍第7項之方法，又包括：在該閘極結構及該鰭部上，覆蓋地沈積側壁層間介電材料；將該層間介電材料拋光以曝露該閘極結構的該表面；蝕刻以移除該閘極結構；蝕刻以移除該硬遮罩以曝露該通道區之內的該鰭部的該上表面；將閘極介電層沈積於該通道區內；以及在該通道區內的該閘極介電層上，沈積閘極電極。
  12. 如申請專利範圍第7項之方法，又包括：蝕刻以從該鰭部的該源極/汲極區移除該硬遮罩層；以及在該鰭部的源極/汲極區的該上表面上，形成源極/汲極接點。
  13. 一種半導體結構，包括：基底，具有鰭部，其中，該鰭部具有基部以及主動部，以及，其中，該主動部具有上表面以及第一和第二側壁表面；隔離區，圍繞該鰭部的該基部；閘極結構，纏繞該鰭部的該第一側壁表面、該上表面 及該第二側壁表面，其中，該閘極結構具有閘極側壁；側壁間隔器，形成於該閘極側壁上；以及在該鰭部的該上表面與該側壁間隔器之間的硬遮罩蝕刻停止部。
  14. 如申請專利範圍第13項之半導體結構，其中，該硬遮罩蝕刻停止部包括硬遮罩材料。
  15. 如申請專利範圍第14項之半導體結構，其中，該硬遮罩材料選自二氧化矽、氧化鈦、氧化鉿、氧化鋁、及其它介電膜組成的族群。
  16. 如申請專利範圍第13項之半導體結構，其中，該硬遮罩蝕刻停止部包括：第一硬遮罩層；以及犠牲填充材料，形成於該第一硬遮罩層上。
  17. 如申請專利範圍第16項之半導體結構，其中，該硬遮罩層選自二氧化矽、氧化鈦、氧化鉿、氧化鋁、及其它介電膜組成的族群。
  18. 如申請專利範圍第16項之半導體結構，其中，該犠牲填充材料選自碳硬遮罩、光阻、介電材料、底部抗反射塗層、氮化物、或氧化物組成的族群。
  19. 如申請專利範圍第13項之半導體結構，其中，該鰭部的該主動部具有在該隔離區上方的鰭部高度、鰭部寬度、及型態比，其中，該型態比是該鰭部高度對該鰭部寬度的比例。
  20. 如申請專利範圍第19項之半導體結構，其中，該 型態比大於10：1。
TW101149774A 2011-12-31 2012-12-25 形成半導體裝置的方法與其半導體結構 TWI479659B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068269 WO2013101237A1 (en) 2011-12-31 2011-12-31 Hard mask etch stop for tall fins

Publications (2)

Publication Number Publication Date
TW201344910A TW201344910A (zh) 2013-11-01
TWI479659B true TWI479659B (zh) 2015-04-01

Family

ID=48698469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149774A TWI479659B (zh) 2011-12-31 2012-12-25 形成半導體裝置的方法與其半導體結構

Country Status (4)

Country Link
US (2) US9048260B2 (zh)
CN (1) CN104011842B (zh)
TW (1) TWI479659B (zh)
WO (1) WO2013101237A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8809920B2 (en) * 2012-11-07 2014-08-19 International Business Machines Corporation Prevention of fin erosion for semiconductor devices
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9343412B2 (en) 2014-02-12 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Method of forming MOSFET structure
KR102245136B1 (ko) 2015-02-24 2021-04-28 삼성전자 주식회사 반도체 소자 형성 방법
US9583599B2 (en) 2015-04-22 2017-02-28 International Business Machines Corporation Forming a fin using double trench epitaxy
KR102395073B1 (ko) 2015-06-04 2022-05-10 삼성전자주식회사 반도체 소자
US10038096B2 (en) * 2015-09-08 2018-07-31 Globalfoundries Inc. Three-dimensional finFET transistor with portion(s) of the fin channel removed in gate-last flow
CN106571383B (zh) * 2015-10-08 2020-04-28 联华电子股份有限公司 半导体元件及其制作方法
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US9406566B1 (en) * 2015-12-04 2016-08-02 International Business Machines Corporation Integration of III-V compound materials on silicon
EP3394883A4 (en) * 2015-12-22 2019-08-14 Intel Corporation PRUDENT INTEGRATION III-V / CMOS IF OR GE-BASED FIN
US9728622B1 (en) 2016-05-09 2017-08-08 International Business Machines Corporation Dummy gate formation using spacer pull down hardmask
US10950505B2 (en) 2017-01-23 2021-03-16 International Business Machines Corporation Multiple finFET formation with epitaxy separation
US9984933B1 (en) 2017-10-03 2018-05-29 Globalfoundries Inc. Silicon liner for STI CMP stop in FinFET
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
US10991584B2 (en) 2017-12-19 2021-04-27 International Business Machines Corporation Methods and structures for cutting lines or spaces in a tight pitch structure
US11563119B2 (en) * 2017-12-27 2023-01-24 Intel Corporation Etchstop regions in fins of semiconductor devices
US11227932B2 (en) * 2018-05-16 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with a fin top hardmask
US10998421B2 (en) 2018-07-16 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing pattern loading in the etch-back of metal gate
CN111446211B (zh) * 2019-01-17 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
EP4052307A4 (en) * 2019-10-28 2022-12-28 The Regents of the University of California FABRICATION OF MICROLED MESA STRUCTURES WITH ATOMIC LAYER DEPOSITION PASSIVATED SIDEWALLS, SELF-ALIGNED DIELECTRIC THROUGH TO TOP ELECTRICAL CONTACT AND PLASMA DAMAGE FREE TOP CONTACT
US11757021B2 (en) * 2020-08-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with fin-top hard mask and methods for fabrication thereof
CN116828842A (zh) * 2022-03-21 2023-09-29 长鑫存储技术有限公司 存储器及其形成方法
TWI820996B (zh) * 2022-11-02 2023-11-01 華邦電子股份有限公司 半導體結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173759A1 (en) * 2004-02-05 2005-08-11 Keun-Nam Kim Fin FET and method of fabricating same
US20070145498A1 (en) * 2005-12-27 2007-06-28 Intel Corporation Device with scavenging spacer layer
TW200729407A (en) * 2005-09-28 2007-08-01 Intel Corp Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070241414A1 (en) * 2004-06-10 2007-10-18 Mitsuru Narihiro Semiconductor Device and Manufacturing Process Therefor
CN101355102A (zh) * 2007-07-25 2009-01-28 台湾积体电路制造股份有限公司 一种半导体装置及形成该半导体装置的方法
TW201110352A (en) * 2009-09-01 2011-03-16 Taiwan Semiconductor Mfg Accumulation type FinFET, circuits and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885055B2 (en) 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US7018551B2 (en) 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
KR100618900B1 (ko) * 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
US7544576B2 (en) * 2005-07-29 2009-06-09 Freescale Semiconductor, Inc. Diffusion barrier for nickel silicides in a semiconductor fabrication process
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7399664B1 (en) * 2007-02-28 2008-07-15 International Business Machines Corporation Formation of spacers for FinFETs (Field Effect Transistors)
US7923337B2 (en) * 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US7476578B1 (en) * 2007-07-12 2009-01-13 International Business Machines Corporation Process for finFET spacer formation
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US8466034B2 (en) 2010-03-29 2013-06-18 GlobalFoundries, Inc. Method of manufacturing a finned semiconductor device structure
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8994123B2 (en) * 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8426277B2 (en) * 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173759A1 (en) * 2004-02-05 2005-08-11 Keun-Nam Kim Fin FET and method of fabricating same
US20070241414A1 (en) * 2004-06-10 2007-10-18 Mitsuru Narihiro Semiconductor Device and Manufacturing Process Therefor
TW200729407A (en) * 2005-09-28 2007-08-01 Intel Corp Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070145498A1 (en) * 2005-12-27 2007-06-28 Intel Corporation Device with scavenging spacer layer
CN101355102A (zh) * 2007-07-25 2009-01-28 台湾积体电路制造股份有限公司 一种半导体装置及形成该半导体装置的方法
TW201110352A (en) * 2009-09-01 2011-03-16 Taiwan Semiconductor Mfg Accumulation type FinFET, circuits and fabrication method thereof

Also Published As

Publication number Publication date
WO2013101237A1 (en) 2013-07-04
TW201344910A (zh) 2013-11-01
CN104011842B (zh) 2016-10-26
US20140191300A1 (en) 2014-07-10
US9048260B2 (en) 2015-06-02
US9923054B2 (en) 2018-03-20
US20150287779A1 (en) 2015-10-08
CN104011842A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
TWI479659B (zh) 形成半導體裝置的方法與其半導體結構
US12046600B2 (en) Techniques for achieving multiple transistor fin dimensions on a single die
US11563081B2 (en) Self-aligned gate edge and local interconnect
US11114538B2 (en) Transistor with an airgap spacer adjacent to a transistor gate
JP6411550B2 (ja) ドープサブフィン領域があるオメガフィンを有する非プレーナ型半導体デバイスおよびそれを製造する方法
TWI587479B (zh) 具有多個電晶體之裝置及其製造方法
TWI727950B (zh) 替代通道鰭式場效電晶體中之子鰭側壁鈍化
TWI567943B (zh) 具有電介質襯裡之高電壓三維裝置
KR102099195B1 (ko) 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들
TWI735582B (zh) 具有包括低k介電材料的混合式閘極間隔件之場效電晶體
US11799009B2 (en) Gate-all-around integrated circuit structures having adjacent structures for sub-fin electrical contact
CN107636834A (zh) 具有子鳍状物层的晶体管
US20240347539A1 (en) Integrated circuit structures having cut metal gates
US20140008731A1 (en) Field-effect-transistor with self-aligned diffusion contact
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
US20240096881A1 (en) Integrated circuit structures having gate cut plug removed from trench contact using angled directional etch
US20230299165A1 (en) Fabrication of gate-all-around integrated circuit structures having pre-spacer-deposition wide cut gates with non-merged spacers
CN107785259B (zh) 一种半导体器件及制备方法、电子装置