CN104011842B - 用于高鳍状物的硬掩模蚀刻停止层 - Google Patents

用于高鳍状物的硬掩模蚀刻停止层 Download PDF

Info

Publication number
CN104011842B
CN104011842B CN201180075954.3A CN201180075954A CN104011842B CN 104011842 B CN104011842 B CN 104011842B CN 201180075954 A CN201180075954 A CN 201180075954A CN 104011842 B CN104011842 B CN 104011842B
Authority
CN
China
Prior art keywords
fin
hard mask
top surface
mask layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180075954.3A
Other languages
English (en)
Other versions
CN104011842A (zh
Inventor
R·雅韦里
B·B·塞尔
T·加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104011842A publication Critical patent/CN104011842A/zh
Application granted granted Critical
Publication of CN104011842B publication Critical patent/CN104011842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

在高鳍状物的顶表面上形成硬掩模蚀刻停止层，以在晶体管制造过程的蚀刻步骤期间保持鳍状物高度并保护鳍状物的顶表面以避免受损。在一个实施例中，使用双硬掩模系统形成硬掩模蚀刻停止层，其中，在衬底的表面之上形成硬掩模蚀刻停止层，第二硬掩模层用于借助鳍状物顶表面上的硬掩模蚀刻停止层对鳍状物进行图案化。去除第二硬掩模层，同时保留硬掩模蚀刻停止层，以在后续制造步骤过程中保护鳍状物的顶表面。

Description

用于高鳍状物的硬掩模蚀刻停止层
技术领域
本发明的实施例涉及半导体设备领域，更具体地，涉及用于在制造过程中使用硬掩模蚀刻停止层以保持鳍状物高度来形成基于鳍状物的晶体管结构的方法。
背景技术
半导体制造技术的发展已经导致诸如晶体管的数十亿个电路元件集成在单个集成电路(IC)上。为了将越来越多数量的电路元件集成在集成电路上，必需减小晶体管的尺寸。非平面、基于鳍状物的MOSFET对于较小设备占用面积已经实现了增大的性能。环绕栅极由于短沟道的较高控制导致例如寄生电容和截止状态泄漏。较高的鳍状物实现了较大的驱动电流，但由于其他设备组件的蚀刻而在制造过程期间使鳍状物的上表面遭受的损坏会减小鳍状物高度。
附图说明
图1A-H示出了根据本发明实施例的用于形成基于鳍状物的半导体设备结构的过程中的步骤的二维横截面图。
图2A-K示出了根据本发明实施例的用于形成基于鳍状物的半导体设备结构的过程中的步骤的二维横截面图。
图3A-B示出了根据本发明实施例的基于鳍状物的半导体设备结构的三维透视图。
图4示出了根据本发明一个实施例的计算设备。
具体实施方式
描述了用于形成具有高鳍状物的基于鳍状物的晶体管的方法。相关于特定细节描述了本发明，以便提供对本发明的透彻理解。本领域普通技术人员会意识到，可以无需这些特定细节来实施本发明。在其他实例中，没有特别详细地说明公知的半导体工艺和设备，以避免不必要地使得本发明模糊不清。另外，附图中所示的多个实施例是说明性表示，不一定按照比例绘制。
本发明的实施例提供了用于形成具有高鳍状物的基于鳍状物的晶体管的方法，其中，在其他设备组件的蚀刻过程中由硬掩模蚀刻停止层保护高鳍状物的顶部。在一个实施例中，在半导体衬底的表面之上形成双硬掩模。顶部第二硬掩模用于限定衬底表面上的高鳍状物。在形成鳍状物后去除第二硬掩模，保留较低的第一硬掩模层以在后续制造过程中保护鳍状物的顶表面。例如，在用以为替代栅极工艺形成栅极结构的材料的蚀刻过程中，第一硬掩模层防止鳍状物的顶表面的凹陷。另外，在从鳍状物的侧壁去除保护性侧壁间隔物的过程中，第一硬掩模层可以保护鳍状物的顶表面。因而，第一硬掩模层保持鳍状物的较高高度和顶表面的原始本质。从沟道区去除第一硬掩模层，以便形成与鳍状物表面接触的功能栅极结构。也可以从鳍状物的源极区和漏极区去除第一硬掩模，以便形成源极触点和漏极触点。
在另一个实施例中，通过在鳍状物之上形成电介质材料、抛光电介质材料以与鳍状物的顶表面在同一平面上、选择性地使鳍状物凹陷以形成沟槽、以及在沟槽内形成硬掩模蚀刻停止结构，而使硬掩模蚀刻停止结构在鳍状物的顶表面上自对准。硬掩模蚀刻停止结构可以包括单一硬掩模材料，或者它可以包括内衬沟槽的底表面和侧表面的硬掩模层，以及形成于硬掩模层之上的牺牲填充材料。硬掩模蚀刻停止结构覆盖鳍状物的顶表面，从而在制造工艺的后续蚀刻步骤过程中保护其并保持鳍状物高度。硬掩模蚀刻停止结构可以在形成栅极的过程中从鳍状物的沟道区去除，并在形成源极触点和漏极触点的过程中从鳍状物的源极区和漏极区去除。
图1A-H示出了用于形成具有极高鳍状物的基于鳍状物的晶体管的过程中的步骤的二维视图。图1A-F示出了沿鳍状物的长度的视图，而图1G-H示出了垂直于鳍状物的长度且平行于栅极结构的视图。尽管示例性地示出了两个鳍状物，但应理解，可以形成更多或更少的鳍状物。
如图1A所示地，提供衬底102。衬底102可以由任何公知的材料形成，可以通过施加外部电控制使该材料相反地从绝缘状态改变到导电状态。在一个实施例中，衬底102是大块(bulk)单晶体衬底。衬底102可以是任何公知的半导体材料，例如但不限于，硅、锗、硅锗、和III-V族组合，包括GaAs、InSb、GaP和GaSb。在另一个实施例中，衬底102是绝缘体上半导体(SOI)衬底，包括大块下衬底、中间绝缘层和上单晶体层。上单晶体层可以包括以上列出的用于大块单晶体衬底的任何材料。
第一硬掩模层104均厚(blanket)沉积在衬底表面之上。在一个实施例中，第一硬掩模层104是可以抵抗用于蚀刻后续形成的虚拟栅极电极材料的蚀刻过程的材料。在一个实施例中，第一硬掩模材料104是二氧化硅或高k金属氧化物电介质，例如氧化钛、氧化铪、或氧化铝。第一硬掩模材料可以是1到10nm厚。在一个实施例中，第一硬掩模104是3nm厚。第一硬掩模层104可以借助任何适合的过程来形成，例如化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)。
第二硬掩模层106均厚沉积在第一硬掩模层104之上。第二硬掩模层106可以是可抵抗用于蚀刻衬底102材料以形成鳍状物110的蚀刻过程的任何材料。在一个实施例中，第二硬掩模层106是具有与第一硬掩模层104不同的蚀刻特性的材料。在一个实施例中，第二硬掩模层106是氮化硅。第二硬掩模层106可以是10到100nm厚。在一个实施例中，第二硬掩模层106是50nm厚。第二硬掩模层可以借助任何适合的过程来形成，例如CVD、PVD或ALD。
在一个实施例中，如图1B中所示地随后对第二硬掩模层106进行图案化，以形成掩模，其限定衬底102表面上的多条高纵横比线。可以使用光刻法来对第二硬掩模层106进行图案化，如本领域中公知的。在一个实施例中，与第二硬掩模层106对准地对第一硬掩模层104进行图案化。
接下来，与掩模对准地蚀刻衬底102，以在基底衬底108上形成多个鳍状物110，如图1B示出的实施例中所示的。在衬底102是SOI衬底的实施例中，由上单晶体层形成鳍状物110。衬底102可以借助任何适合的过程来蚀刻，例如干法蚀刻或湿法蚀刻。
在一个实施例中，将电介质材料112均厚沉积在鳍状物之上，如图1C所示的。电介质材料112完全填充在鳍状物110之间的间隙，形成于鳍状物110上的第二硬掩模106的顶表面之上。在一个实施例中，电介质材料112可以是适合于隔离相邻设备并防止来自鳍状物的泄漏的任何材料。在一个实施例中，电介质材料112是二氧化硅。电介质材料112可以借助任何适合的过程来沉积，例如CVD、ALD及其他方法。
在一个实施例中，对电介质材料112抛光以与第一硬掩模层104的表面在同一平面，如图1D所示的。在一个实施例中，通过抛光处理去除第二硬掩模层106。在抛光处理中可以去除一部分第一硬掩模层104。电介质材料112和第二硬掩模层106可以借助任何适合的过程来抛光，例如化学机械抛光(CMP)。
接下来，使电介质材料112凹陷以暴露出鳍状物110的一部分侧壁，如图1E所示的。在一个实施例中，凹陷的电介质材料112形成浅沟槽隔离(STI)区114。在一个实施例中，鳍状物110的暴露部分将用于形成晶体管的有源部分分。在STI区114之上暴露出的鳍状物110的量将确定驱动电流、栅极宽度及其他晶体管特性。因而，电介质材料112凹陷的程度由在STI区114的表面上方的期望的鳍状物高度Hf来确定，如图1E所示的。每一个鳍状物110的基底由STI区114与相邻鳍状物隔离，如图1E所示的。STI区114还可以防止相邻鳍状物之间的泄漏和串扰。在一个实施例中，借助对第一硬掩模层104的选择性蚀刻过程使电介质材料112凹陷。
在一个实施例中，鳍状物110具有高纵横比。将鳍状物110的纵横比定义为在STI区上方的鳍状物110高度Hf与鳍状物宽度Wf的比，即Hf:Wf。鳍状物110可以具有从50-150nm的高度Hf，和从5-15nm厚的宽度Wf。因而鳍状物110可以具有从约5:1–20:1的纵横比。
在一个实施例中，以一致的厚度将栅极电介质材料均厚沉积在鳍状物之上。在一个实施例中，栅极电介质材料在每一个鳍状物110的表面之上形成牺牲栅极电介质。在另一个实施例中，栅极电介质材料在每一个鳍状物110的表面之上形成功能栅极电介质层。栅极电介质材料可以是任何公知的栅极电介质材料。在一个实施例中，栅极电介质材料是二氧化硅、氮氧化硅、氮化硅或高k材料，例如，五氧化二钽、氧化钛、和氧化铪。可以形成5－20A厚的栅极电介质材料。
随后将栅极材料118均厚沉积在栅极电介质材料上，如图1F所示的。栅极材料118与鳍状物的侧壁表面和第一硬掩模层104的顶表面共形。在一个实施例中，将栅极材料118沉积至大于在鳍状物110的顶表面上的第一硬掩模104的高度的厚度。栅极材料118可以任何公知的材料，其可以用作功能栅极或牺牲栅极，例如二氧化硅、氮化硅、多晶硅或金属。
接下来，根据本发明的实施例，如图1G所示的，蚀刻栅极材料118以限定栅极结构120。在一个实施例中，栅极结构120包括栅极电介质层和栅极材料118。在一个实施例中，栅极结构120环绕每一个鳍状物110的侧壁和顶表面。栅极结构120具有一对侧壁，其在垂直于鳍状物110的长度的方向上伸展。栅极结构120限定布置在鳍状物110中的栅极结构下面的沟道区，和在沟道区的相反侧上的源极区和漏极区。
在一个实施例中，在限定栅极结构120的蚀刻过程中，第一硬掩模层104保护鳍状物110的顶表面。借助对于第一硬掩模层104有高选择性的任何过程来蚀刻栅极材料118。由于鳍状物110极高的高度，在去除STI区114的表面之上的栅极材料118之前，蚀刻过程将从鳍状物110之上去除栅极材料118。在一个实施例中，栅极材料118蚀刻对于第一硬掩模104具有高选择性，以便在从STI区114的表面上方蚀刻栅极材料118的同时，避免鳍状物110的顶表面的蚀刻。在一个实施例中，蚀刻过程具有栅极材料118相对于形成第一硬掩模104的材料的大于10:1的选择性。在栅极材料118的蚀刻过程中可以去除第一硬掩模层104的一部分。
接下来，将共形间隔物材料均厚沉积在栅极结构120、第一硬掩模层104和鳍状物110上。在一个实施例中，从水平表面蚀刻共形间隔物材料以形成栅极侧壁间隔物122和鳍状物侧壁间隔物116，如图1G所示的。在一个实施例中，在间隔物蚀刻之前可以在栅极之上形成保护层，以便在间隔物过蚀刻以从鳍状物去除间隔物材料的过程中帮助保护栅极侧壁间隔物。在一个实施例中，在鳍状物的源极区与漏极区的可选的掺杂过程中，栅极侧壁间隔物122保护沟道区。在另一个实施例中，栅极侧壁间隔物122将栅极与后续从鳍状物110的源极区与漏极区的表面生长的外延材料隔离。在一个实施例中，间隔物蚀刻还从鳍状物110的侧壁去除鳍状物侧壁间隔物116。栅极侧壁间隔物122和鳍状物侧壁间隔物116可以借助对于第一硬掩模层104具有高选择性的任何过程来蚀刻，以使得第一硬掩模层104保护鳍状物110的顶表面。间隔物材料可以借助任何适合的过程来蚀刻，例如干法各向异性离子蚀刻。
接下来，在一个实施例中，从源极区和漏极区中的鳍状物110的顶表面去除第一硬掩模层104。在一个实施例中，由于在制造过程的在前步骤过程中的第一硬掩模层104的保护，鳍状物110的顶表面是原始的。鳍状物110的顶表面的该原始本质促进了可选的高质量外延半导体层从鳍状物110的顶表面的生长。外延半导体层也可以从鳍状物侧壁生长。
在本发明的一个实施例中，栅极结构120是功能栅极电极，形成双栅极设备，其中，鳍状物110的每一个侧壁形成晶体管的有源区。在一个实施例中，第一硬掩模层104将鳍状物的顶表面与栅极结构隔离，如图1G所示的。
在另一个实施例中，栅极结构120是牺牲栅极结构，其中，功能栅极结构借助替代栅极工艺来形成，如图1H所示的。在这个实施例中，在结构的表面之上形成层间(interlayer)电介质(ILD)材料136。ILD材料136可以是适合于减轻在后续形成的设备层之间的串扰的任何材料。ILD材料136可以包括低k材料，例如碳掺杂的氧化物、多孔电介质、氟掺杂的氧化物等。另外，ILD材料136可以用于形成设备的下一层。在一个实施例中，抛光ILD材料136以暴露出栅极结构120的顶表面。
接下来，去除栅极结构120，以暴露出在沟道区内的鳍状物110的顶表面上的第一硬掩模层104。随后从沟道区蚀刻第一硬掩模层104以暴露出鳍状物110的顶表面。在一个实施例中，均厚沉积栅极电介质层124以符合按照由栅极间隔物122和鳍状物110的顶表面与侧壁表面限定的沟道区。栅极电介质层124可以是任何公知的栅极介质层，例如二氧化硅、氮氧化硅、或氮化硅。
随后在栅极介质层124之上沉积栅极电极130。栅极电极130包括任何公知的栅极电极材料，例如多晶硅或金属，包括钨、钽、钛、及其氮化物。在一个实施例中，栅极电极130包括功函数设定材料和非功函数设定材料。栅极电介质层124与栅极电极130一起形成功能栅极结构。
晶体管具有在栅极结构的相反侧上的鳍状物110中形成的源极区和漏极区。在一个实施例中，在ILD层136中蚀刻接触窗口，以暴露出在鳍状物110的顶表面上的第一硬掩模层104。随后蚀刻第一硬掩模层104，以暴露出鳍状物110的顶表面。在一个实施例中，一部分第一硬掩模104保留在栅极侧壁间隔物122之下的鳍状物110的顶表面上，如图1H所示的。
在一个实施例中，直接在鳍状物110的表面上形成源极和漏极触点。在另一个实施例中，在鳍状物110上生长的外延材料之上形成源极和漏极触点。在一个实施例中，源极和漏极触点包括金属物料。源极和漏极触点可以借助CVD或PVD来沉积。
因而，可以形成具有极高鳍状物的基于鳍状物的晶体管，其中，在制造过程的步骤期间由在鳍状物顶表面上形成的第一硬掩模层保持鳍状物的高度。
图2A-2J示出了用于形成具有极高鳍状物的基于鳍状物的晶体管的过程中的步骤的二维图。图2A-2I示出了沿鳍状物的长度的视图，而图2J-2K示出了垂直于鳍状物的长度且平行于栅极结构的视图。尽管示例性地示出了两个鳍状物，但会理解，可以形成更多或更少的鳍状物。
如图2A所示的，提供大块衬底202。大块衬底202可以具有与如上相对于图1A所述的大块衬底102相同的成分和特性。将硬掩模层206均厚沉积在衬底的表面之上，如图2A所示的。硬掩模层206可以具有与如上相对于图1A所述的第二硬掩模层106相同的成分和特性。
在一个实施例中，随后对硬掩模层206进行图案化以形成掩模，从而限定衬底202表面上的多条高纵横比线。可以使用光刻法，对硬掩模层206进行图案化，如本领域中公知的。接下来，与掩模对准地蚀刻衬底202，以在基底衬底208上形成多个鳍状物210，如图2B示出的实施例中所示的。衬底202可以借助任何适合的过程来蚀刻，例如干法蚀刻或湿法蚀刻。
接下来，将电介质材料212均厚沉积在鳍状物上，如图2C所示的。在一个实施例中，电介质材料212填充在鳍状物210之间的间隙，并覆盖硬掩模层206的顶表面。在一个实施例中，电介质材料212可以是适合于隔离相邻设备并防止来自鳍状物的泄漏的任何材料。在一个实施例中，电介质材料212是二氧化硅。电介质材料212可以借助任何适合的过程来沉积，例如CVD。在一个实施例中，抛光电介质材料212以与鳍状物210的顶表面在同一平面，如图2D所示的。在一个实施例中，通过抛光处理去除硬掩模层206。电介质材料212和硬掩模层206可以借助任何适合的过程来抛光，例如化学机械抛光(CMP)。
接下来，使得一部分鳍状物210凹陷以低于电介质材料212的顶表面，以形成沟槽234。可以使鳍状物210凹陷以低于电介质材料212的表面约5－10nm。可以通过对于电介质材料212有选择性的任何工艺使鳍状物210凹陷。
接下来，将保护性硬掩模层226均厚沉积在电介质材料212和鳍状物210的表面上，以与沟槽234共形。保护性硬掩模层226可以是任何适合的硬掩模材料，例如二氧化硅、氧化钛、氧化铪、氧化铝及其他电介质膜。保护性硬掩模层226可以是50到厚。保护性硬掩模层226可以借助任何适合的过程来沉积，例如CVD。
随后在保护性硬掩模层226之上均厚沉积牺牲材料228，如图2F所示的。牺牲材料228可以是平面化良好的任何材料，例如碳硬掩模、光致抗蚀剂、电介质材料、底部抗反射涂层(BARC)、氮化物或氧化物。将牺牲材料228沉积至足以填充沟槽234的厚度。
随后抛光牺牲材料228和保护性硬掩模层226以与电介质材料212的最上表面在同一平面，如图2G所示的。在一个实施例中，借助化学机械抛光(CMP)进行抛光。在另一个实施例中，借助等离子体蚀刻进行抛光。在一个实施例中，沟槽234中剩余的保护性硬掩模层226和牺牲材料228形成自对准硬掩模结构。
接下来，使电介质材料212凹陷以暴露出鳍状物210的一部分侧壁，如图2H所示的。在一个实施例中，凹陷的电介质材料212形成浅沟槽隔离(STI)区214。在一个实施例中，鳍状物210的暴露部分将用于形成晶体管的有源部分分。在STI区214之上暴露出的鳍状物210的量将确定驱动电流、栅极宽度及其他晶体管特性。因而，电介质材料212凹陷的程度由在STI区214的表面之上的期望的鳍状物高度Hf来确定，如图2H所示的。每一个鳍状物210的基底由STI区214与相邻鳍状物隔离。STI区214还可以防止相邻鳍状物之间的泄漏和串扰。借助对形成保护性硬掩模226和牺牲材料228的材料有选择性的任何蚀刻过程来使电介质材料212凹陷。
在一个实施例中，鳍状物210具有高纵横比。将鳍状物210的纵横比定义为在STI区214之上的鳍状物210高度Hf与鳍状物宽度Wf的比，即Hf:Wf。鳍状物210可以具有从50-150nm的高度Hf，和从5-15nm的宽度Wf。因而鳍状物210可以具有从约5:1–20:1的纵横比。
在一个实施例中，以一致的厚度将栅极电介质材料均厚沉积在鳍状物上。在一个实施例中，栅极电介质材料在每一个鳍状物210的表面之上形成牺牲栅极电介质。在另一个实施例中，栅极电介质材料在每一个鳍状物210的表面之上形成功能栅极电介质层。栅极电介质材料可以是任何公知的栅极电介质材料。在一个实施例中，栅极电介质材料是二氧化硅、氮氧化硅、氮化硅或高k材料，例如，五氧化二钽、氧化钛、和氧化铪。可以形成厚的栅极电介质材料。
随后将栅极材料218均厚沉积在栅极电介质材料之上，如图1F所示的。栅极材料218与鳍状物的侧壁表面和包括保护性硬掩模层226和牺牲材料228的硬掩模结构的顶表面共形。栅极材料118可以任何公知的材料，其可以用作功能栅极或牺牲栅极，例如二氧化硅、氮化硅、多晶硅或金属。
接下来，如图2I所示的，蚀刻栅极材料218以限定栅极电极。栅极材料218可以借助任何适合的过程来蚀刻，例如干法蚀刻或湿法蚀刻。随后与栅极电极对准地从鳍状物210的表面蚀刻所暴露的栅极电介质材料。在一个实施例中，栅极电介质层和栅极电极限定栅极结构220。在一个实施例中，栅极结构220环绕每一个鳍状物210的侧壁和顶表面。栅极结构220具有一对侧壁，其在垂直于鳍状物210的长度的方向上伸展。栅极结构220限定布置在栅极结构下面的每一个鳍状物210中的沟道区，和在沟道区的相反侧上的源极和漏极区。
在限定栅极结构220的蚀刻过程中，保护性硬掩模层226和牺牲材料228保护鳍状物210的顶表面。由于鳍状物210极高的高度，在去除STI区214的表面之上的栅极材料218之前，栅极结构蚀刻过程将去除鳍状物210之上的栅极材料218。在一个实施例中，借助栅极电极蚀刻过程从保护性硬掩模层226和牺牲材料228的表面去除栅极电介质材料。在一个实施例中，借助栅极电极蚀刻过程去除一部分保护性硬掩模层226和牺牲材料228，防止蚀刻鳍状物210的顶表面，以使得蚀刻过程可以继续进行从STI区214的表面去除栅极材料218。
接下来，将共形间隔物材料均厚沉积在栅极结构220、包括保护性硬掩模层226和牺牲材料228的自对准接触结构和鳍状物210上。在一个实施例中，从水平表面蚀刻共形间隔物材料以形成栅极侧壁间隔物222和鳍状物侧壁间隔物216，如图2J所示的。在一个实施例中，在间隔物蚀刻之前可以在栅极上形成保护层，以便在间隔物过蚀刻以从鳍状物去除间隔物材料的过程中有助于保护栅极侧壁间隔物。在一个实施例中，在鳍状物的源极区与漏极区的可任选的掺杂过程中，栅极侧壁间隔物222保护沟道区。在另一个实施例中，栅极侧壁间隔物222将栅极与后续从鳍状物210的源极区与漏极区的表面生长的外延材料隔离。在本发明的一个实施例中，通过间隔物蚀刻工艺可以从鳍状物210的侧壁去除鳍状物侧壁间隔物216。间隔物材料可以借助任何适合的过程来蚀刻，例如干法离子各向异性蚀刻。
在一个实施例中，由保护性硬掩模层226和牺牲材料228构成的自对准接触结构在间隔物蚀刻过程中保护鳍状物210的顶表面。在一个实施例中，由间隔物蚀刻过程去除一部分自对准接触结构。
接下来，从鳍状物210的源极区和漏极区去除自对准接触结构，以暴露出鳍状物210的顶表面。例如可以借助湿法清洗去除保护性硬掩模层226和牺牲材料228。在一个实施例中，在制造过程的在前步骤过程中，保护性硬掩模层226和牺牲材料228保持鳍状物210的高度。在一个实施例中，由于在制造过程的在前步骤过程中的保护性硬掩模层226和牺牲材料228的保护，鳍状物210的暴露的顶表面是原始的。可以从鳍状物210的顶表面生长外延半导体层。鳍状物210的顶表面的该原始本质促进了高质量外延半导体层的生长。外延半导体层也可以从鳍状物侧壁生长。
在本发明的一个实施例中，栅极结构220是功能栅极电极，形成双栅极设备，其中，鳍状物210的每一个侧壁都形成晶体管的有源区。在一个实施例中，保护性硬掩模层226和牺牲材料228将鳍状物210的顶表面与栅极结构220隔离，如图2J所示的。
在另一个实施例中，栅极结构220是牺牲栅极结构，其中，功能栅极结构将借助替代栅极工艺来形成，如图2K所示的。在这个实施例中，在结构的表面之上形成层间电介质(ILD)材料236，如同以上相对于图1H所述的。接下来，去除栅极结构220，以暴露出在沟道区内的鳍状物210的顶表面上的保护性硬掩模层226和牺牲材料228。随后从沟道区蚀刻保护性硬掩模层226和牺牲材料228以暴露出鳍状物210的顶表面。随后可以如上相对于图1H中的栅极电介质124和栅极电极130所述的，在栅极区中形成栅极电介质224和栅极电极230。另外，可以从鳍状物210的顶表面去除保护性硬掩模层226和牺牲材料228，以便形成到鳍状物的顶表面的源极触点和漏极触点。
因而，可以形成具有极高鳍状物的基于鳍状物的晶体管，其中，在制造过程的步骤期间由在鳍状物顶表面上形成的自对准硬掩模结构保持鳍状物的高度。
图3A-3B示出了包括极高鳍状物的基于鳍状物的晶体管结构的二维视图。衬底308具有形成于其上的高鳍状物310。鳍状物310的基底部分由STI区314围绕。栅极结构330环绕鳍状物310的侧壁和顶表面。栅极结构330具有相对的侧壁，具有形成于其上的栅极侧壁间隔物322。在一个实施例中，在每一个栅极侧壁间隔物322下面，第一硬掩模层304覆盖鳍状物的顶表面。在一个实施例中，第一硬掩模层304接触栅极结构330的侧壁。在一个实施例中，第一硬掩模层304的成分与以上相对于第一硬掩模层104所述的相同。
图3B示出了具有极高鳍状物310的晶体管的另一个实施例，其中，硬掩模结构位于鳍状物310的顶表面与每一个栅极侧壁间隔物322之间，接触栅极结构330的侧壁。在一个实施例中，硬掩模结构包括u形硬掩模层326，与由鳍状物310的顶表面和侧壁间隔物322限定的硬掩模结构的三个侧表面共形。在一个实施例中，硬掩模结构326的成分与以上相对于保护性硬掩模层226所述的相同。在一个实施例中，牺牲材料328填充由硬掩模层326限定的u形。在一个实施例中，牺牲材料328的成分与以上相对于牺牲材料228所述的相同。
图4示出了根据本发明的一个实现方式的计算设备400。计算设备400容纳板402。板402可以包括多个组件，包括但不限于，处理器404和至少一个通信芯片406。处理器404物理且电耦合到板402。在一些实现方式中，至少一个通信芯片406也物理且电耦合到板402。在进一步的实现方式中，通信芯片406是处理器404的部分。
取决于其应用，计算设备400可以包括其他组件，其会或不会物理且电耦合到板402。这些其他组件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)(未示出)、数字多用途盘(DVD)等等)。
通信芯片406实现了无线通信，用于往来于计算设备400传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片406可以实施多个无线或有线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于短距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片406可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备400的处理器404包括封装在处理器404内的集成电路晶片。在本发明的一些实现方式中，处理器的集成电路晶片包括根据本发明的实现方式的一个或多个具有高鳍状物的基于鳍状物的晶体管。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
通信芯片406也包括封装在通信芯片406内的集成电路晶片。根据本发明的另一个实现方式，通信芯片的集成电路晶片包括根据本发明的实现方式的一个或多个具有高鳍状物的基于鳍状物的晶体管。
在进一步的实现方式中，容纳在计算设备400内的另一个组件可以包含集成电路晶片，其包括根据本发明的实现方式的一个或多个具有高鳍状物的基于鳍状物的晶体管。
在多个实现方式中，计算设备400可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实现方式中，计算设备400可以是处理数据的任何其他电子设备。

Claims (20)

1.一种用于形成半导体设备的方法，包括：
提供衬底，其中，所述衬底包括单晶半导体材料；
在所述衬底之上均厚沉积第一硬掩模层；
在所述第一硬掩模层之上均厚沉积第二硬掩模层；
蚀刻所述第一硬掩模层和所述第二硬掩模层以形成掩模；
与所述掩模对准地蚀刻所述衬底以形成鳍状物；
在所述鳍状物之上均厚沉积电介质材料；
对所述电介质材料抛光，以与所述第一硬掩模层的顶表面在同一平面，其中，在抛光过程中去除所述第二硬掩模层；
蚀刻所述电介质材料，以暴露出所述鳍状物的有源区；
均厚沉积栅极结构材料；以及
蚀刻所述栅极结构材料以形成栅极结构，其中，所述栅极结构围绕所述鳍状物的侧壁和顶表面，以限定所述鳍状物内的沟道区以及在所述沟道区的相对侧上的源极区/漏极区，并且其中，所述第一硬掩模层保护所述鳍状物的顶表面以避免所述顶表面被蚀刻。
2.根据权利要求1所述的方法，进一步包括：
在所述栅极结构、所述鳍状物和所述第一硬掩模层之上均厚沉积侧壁间隔物层；
蚀刻所述侧壁间隔物层以形成在所述栅极结构的侧壁上的栅极侧壁间隔物和在所述鳍状物的侧壁上的鳍状物侧壁间隔物，其中，所述第一硬掩模层在蚀刻过程中保护所述鳍状物的顶表面。
3.根据权利要求2所述的方法，进一步包括：
蚀刻所述第一硬掩模层，以暴露出所述鳍状物的源极区/漏极区的顶表面；以及
从所述鳍状物的顶表面生长外延半导体层。
4.根据权利要求1所述的方法，进一步包括：
在所述栅极结构和所述鳍状物之上均厚沉积层间电介质材料；
对所述层间电介质材料抛光，以暴露出所述栅极结构的表面；
蚀刻以去除所述栅极结构；
蚀刻以去除所述第一硬掩模层，以暴露出在所述沟道区内的所述鳍状物的顶表面；
在所述沟道区内沉积栅极电介质层；以及
在所述沟道区内的所述栅极电介质层之上沉积栅极电极。
5.根据权利要求4所述的方法，其中，沉积所述栅极电极包括：
沉积功函数金属层；以及
沉积填充金属。
6.根据权利要求1所述的方法，进一步包括：
蚀刻以从所述鳍状物的源极区/漏极区去除所述第一硬掩模层；以及
在所述鳍状物的源极区/漏极区的顶表面上形成源极触点/漏极触点。
7.一种用于形成半导体设备的方法，包括：
提供具有布置于其上的鳍状物的衬底，其中，所述鳍状物具有基底部分和有源部分，并且其中，所述有源部分具有顶表面和侧壁表面；
在所述鳍状物的顶表面之上均厚沉积电介质材料；
对所述电介质材料抛光以暴露出所述鳍状物的顶表面；
蚀刻以使所述鳍状物的顶表面凹陷，以形成沟槽；
在所述电介质材料之上并且所述沟槽内均厚沉积硬掩模；
对所述硬掩模抛光，以与所述电介质材料的表面在同一平面；
蚀刻所述电介质层，以暴露出所述鳍状物的所述有源部分的侧壁；
在所述鳍状物之上均厚沉积栅极材料；
蚀刻所述栅极材料以形成栅极结构，其中，所述栅极结构围绕所述鳍状物的侧壁和顶表面，以限定所述鳍状物内的沟道区和在所述沟道区的相对侧上的源极区/漏极区，并且其中，所述硬掩模保护所述鳍状物的顶表面以避免所述顶表面被蚀刻。
8.根据权利要求7所述的方法，其中，沉积硬掩模包括：
均厚沉积第一硬掩模层，其中，所述第一硬掩模层与所述沟槽共形；以及
在所述第一硬掩模层之上均厚沉积牺牲材料。
9.根据权利要求7所述的方法，进一步包括：
在所述栅极结构、所述鳍状物和所述硬掩模之上均厚沉积侧壁间隔物层；
蚀刻所述侧壁间隔物层以形成在所述栅极结构的侧壁上的栅极侧壁间隔物和在所述鳍状物的侧壁上的鳍状物侧壁间隔物，其中，所述硬掩模在蚀刻过程期间保护所述鳍状物的顶表面。
10.根据权利要求9所述的方法，进一步包括：
蚀刻所述硬掩模以暴露出所述鳍状物的源极区/漏极区的顶表面；以及
从所述鳍状物的顶表面生长外延半导体层。
11.根据权利要求7所述的方法，进一步包括：
在所述栅极结构和所述鳍状物之上均厚沉积层间电介质材料；
对所述层间电介质材料抛光，以暴露出所述栅极结构的表面；
蚀刻以去除所述栅极结构；
蚀刻以去除所述硬掩模，以暴露出所述沟道区内的所述鳍状物的顶表面；
在所述沟道区内沉积栅极电介质层；以及
在所述沟道区内的栅极电介质层之上沉积栅极电极。
12.根据权利要求7所述的方法，进一步包括：
蚀刻以从所述鳍状物的源极区/漏极区去除所述硬掩模；以及
在所述鳍状物的源极区/漏极区的顶表面上形成源极触点/漏极触点。
13.一种晶体管结构，包括：
衬底，所述衬底具有鳍状物，其中，所述鳍状物具有基底部分和有源部分，并且其中，所述有源部分具有顶表面以及相对的第一和第二侧壁表面；
隔离区，所述隔离区围绕所述鳍状物的基底；
栅极结构，所述栅极结构环绕所述鳍状物的第一侧壁表面、顶表面和第二侧壁表面，其中，所述栅极结构具有栅极侧壁；
侧壁间隔物，所述侧壁间隔物形成于所述栅极侧壁上；以及
硬掩模蚀刻停止层，所述硬掩模蚀刻停止层位于所述鳍状物的顶表面与所述侧壁间隔物之间。
14.根据权利要求13所述的晶体管结构，其中，所述硬掩模蚀刻停止层包括硬掩模材料。
15.根据权利要求14所述的晶体管结构，其中，所述硬掩模材料选自由以下项构成的组中：二氧化硅、氧化钛、氧化铪、氧化铝及其他电介质膜。
16.根据权利要求13所述的晶体管结构，其中，所述硬掩模蚀刻停止层包括：
第一硬掩模层；以及
牺牲填充材料，所述牺牲填充材料形成于所述第一硬掩模层之上。
17.根据权利要求16所述的晶体管结构，其中，所述硬掩模层选自由以下项构成的组中：二氧化硅、氧化钛、氧化铪、氧化铝及其他电介质膜。
18.根据权利要求16所述的晶体管结构，其中，所述牺牲填充材料选自由以下项构成的组中：碳硬掩模、光致抗蚀剂、电介质材料、底部抗反射涂层(BARC)、氮化物或氧化物。
19.根据权利要求13所述的晶体管结构，其中，所述鳍状物的有源部分具有在所述隔离区以上的鳍状物高度、鳍状物宽度和纵横比，其中，所述纵横比是所述鳍状物高度与所述鳍状物宽度的比率。
20.根据权利要求19所述的晶体管结构，其中，所述纵横比大于10:1。
CN201180075954.3A 2011-12-31 2011-12-31 用于高鳍状物的硬掩模蚀刻停止层 Active CN104011842B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068269 WO2013101237A1 (en) 2011-12-31 2011-12-31 Hard mask etch stop for tall fins

Publications (2)

Publication Number Publication Date
CN104011842A CN104011842A (zh) 2014-08-27
CN104011842B true CN104011842B (zh) 2016-10-26

Family

ID=48698469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075954.3A Active CN104011842B (zh) 2011-12-31 2011-12-31 用于高鳍状物的硬掩模蚀刻停止层

Country Status (4)

Country Link
US (2) US9048260B2 (zh)
CN (1) CN104011842B (zh)
TW (1) TWI479659B (zh)
WO (1) WO2013101237A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8809920B2 (en) * 2012-11-07 2014-08-19 International Business Machines Corporation Prevention of fin erosion for semiconductor devices
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9343412B2 (en) 2014-02-12 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Method of forming MOSFET structure
KR102245136B1 (ko) 2015-02-24 2021-04-28 삼성전자 주식회사 반도체 소자 형성 방법
US9583599B2 (en) * 2015-04-22 2017-02-28 International Business Machines Corporation Forming a fin using double trench epitaxy
KR102395073B1 (ko) 2015-06-04 2022-05-10 삼성전자주식회사 반도체 소자
US10038096B2 (en) * 2015-09-08 2018-07-31 Globalfoundries Inc. Three-dimensional finFET transistor with portion(s) of the fin channel removed in gate-last flow
CN106571383B (zh) * 2015-10-08 2020-04-28 联华电子股份有限公司 半导体元件及其制作方法
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US9406566B1 (en) * 2015-12-04 2016-08-02 International Business Machines Corporation Integration of III-V compound materials on silicon
CN108369925B (zh) * 2015-12-22 2023-10-31 英特尔公司 基于鳍的iii-v/si或ge cmos sage集成
US9728622B1 (en) 2016-05-09 2017-08-08 International Business Machines Corporation Dummy gate formation using spacer pull down hardmask
US10950505B2 (en) 2017-01-23 2021-03-16 International Business Machines Corporation Multiple finFET formation with epitaxy separation
US9984933B1 (en) 2017-10-03 2018-05-29 Globalfoundries Inc. Silicon liner for STI CMP stop in FinFET
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
EP3718142A4 (en) * 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT
US10991584B2 (en) 2017-12-19 2021-04-27 International Business Machines Corporation Methods and structures for cutting lines or spaces in a tight pitch structure
US11563119B2 (en) * 2017-12-27 2023-01-24 Intel Corporation Etchstop regions in fins of semiconductor devices
US10998421B2 (en) 2018-07-16 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing pattern loading in the etch-back of metal gate
CN111446211B (zh) * 2019-01-17 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2021086935A1 (en) * 2019-10-28 2021-05-06 The Regents Of The University Of California Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact
US11757021B2 (en) * 2020-08-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with fin-top hard mask and methods for fabrication thereof
CN116828842A (zh) * 2022-03-21 2023-09-29 长鑫存储技术有限公司 存储器及其形成方法
TWI820996B (zh) * 2022-11-02 2023-11-01 華邦電子股份有限公司 半導體結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292346A (zh) * 2005-09-28 2008-10-22 英特尔公司 在块状衬底上集成平面型与非平面型cmos晶体管的工艺及用此工艺制作的器件
CN102208349A (zh) * 2010-03-29 2011-10-05 格罗方德半导体公司 制造鳍状半导体器件结构的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885055B2 (en) 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US7018551B2 (en) * 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets
KR100577562B1 (ko) 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7989855B2 (en) 2004-06-10 2011-08-02 Nec Corporation Semiconductor device including a deflected part
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
KR100618900B1 (ko) * 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
US7544576B2 (en) * 2005-07-29 2009-06-09 Freescale Semiconductor, Inc. Diffusion barrier for nickel silicides in a semiconductor fabrication process
US7226831B1 (en) 2005-12-27 2007-06-05 Intel Corporation Device with scavenging spacer layer
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7399664B1 (en) * 2007-02-28 2008-07-15 International Business Machines Corporation Formation of spacers for FinFETs (Field Effect Transistors)
US7923337B2 (en) * 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US7476578B1 (en) * 2007-07-12 2009-01-13 International Business Machines Corporation Process for finFET spacer formation
US7812370B2 (en) 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8994123B2 (en) * 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8426277B2 (en) * 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292346A (zh) * 2005-09-28 2008-10-22 英特尔公司 在块状衬底上集成平面型与非平面型cmos晶体管的工艺及用此工艺制作的器件
CN102208349A (zh) * 2010-03-29 2011-10-05 格罗方德半导体公司 制造鳍状半导体器件结构的方法

Also Published As

Publication number Publication date
TW201344910A (zh) 2013-11-01
CN104011842A (zh) 2014-08-27
US9923054B2 (en) 2018-03-20
US20150287779A1 (en) 2015-10-08
WO2013101237A1 (en) 2013-07-04
TWI479659B (zh) 2015-04-01
US9048260B2 (en) 2015-06-02
US20140191300A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
CN104011842B (zh) 用于高鳍状物的硬掩模蚀刻停止层
US11004739B2 (en) Gate contact structure over active gate and method to fabricate same
US11563081B2 (en) Self-aligned gate edge and local interconnect
TWI501397B (zh) 閘極對齊接觸點及其製造方法
TWI609494B (zh) 具有摻雜子鰭區域的非平面半導體裝置及其製造方法
TWI544641B (zh) 半導體裝置及其製造方法
TWI610444B (zh) 具有摻雜次鰭區的ω鰭的非平面半導體裝置及其製造方法
CN104160507B (zh) 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
TWI552311B (zh) 用於非平面半導體裝置架構的精密電阻器
CN103975424B (zh) 用于非平面晶体管的夹层电介质
KR20170017886A (ko) 동일 다이 상에 ge/sige 채널 및 iii-v 채널 트랜지스터를 형성하기 위한 기술
EP3926688A1 (en) Transistor with airgap spacer
TW201631740A (zh) 具有電介質襯裡之高電壓三維裝置
KR102101763B1 (ko) Cmos 호환가능 폴리사이드 퓨즈 구조체와 그 제조 방법
CN105655334B (zh) 具有集成的多个栅极电介质晶体管的半导体装置
WO2020073378A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
JP2017130677A (ja) ドープサブフィン領域があるオメガフィンを有する非プレーナ型半導体デバイスおよびそれを製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant