CN101355102A - 一种半导体装置及形成该半导体装置的方法 - Google Patents

一种半导体装置及形成该半导体装置的方法 Download PDF

Info

Publication number
CN101355102A
CN101355102A CN200810000228.5A CN200810000228A CN101355102A CN 101355102 A CN101355102 A CN 101355102A CN 200810000228 A CN200810000228 A CN 200810000228A CN 101355102 A CN101355102 A CN 101355102A
Authority
CN
China
Prior art keywords
source
band gap
low
energy band
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810000228.5A
Other languages
English (en)
Other versions
CN101355102B (zh
Inventor
克里希那布瓦卡
后藤贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101355102A publication Critical patent/CN101355102A/zh
Application granted granted Critical
Publication of CN101355102B publication Critical patent/CN101355102B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明关于一种半导体装置及形成该半导体装置的方法。该具低能带间隙层的半导体装置包括：含一半导体材质；一栅介电层，位于低能带间隙层上；一栅极，覆盖于栅介电层上；一与栅介电层邻接的第一源/漏极区，其中第一源/漏极区具有一第一传导特性；一与栅介电层邻接的第二源/漏极区，其中第二源/漏极区具有一与第一传导特性相反的第二传导特性。低能带间隙层位于第一及第二源/漏极区之间。本发明的半导体装置使一p－通道及n－通道的场效电晶体装置均衡的效能，并降低漏电流，改进次临界摆幅及开启电流的特性。

Description

一种半导体装置及形成该半导体装置的方法
技术领域
本发明涉及一种半导体装置及形成该半导体装置的方法，特别是涉及一种由栅控PIN型二极管(gated p-I-n diodes)所组成的穿隧场效电晶体(Tunnel field-effect transistors)之半导体装置及形成该半导体装置的方法。
背景技术
金属氧化半导体(Metal-oxide-semiconductor；MOS)为90纳米集成电路技术出现后，最主流的一种技术。金属氧化半导体可以依栅极电压Vg及源漏极电压Vds的不同，而在三种区域内运作，分别为线性区、饱和区及次临界区。当栅极电压Vg小于临界电压Vt时，将运作于次临界区。次临界摆幅代表关闭电晶体电流的难易度，因此为决定一金属氧化半导体装置的速度的重要参数。次临界摆幅可由一公式表示：m*kT/q，其中m为一与电容相关的参数。一金属氧化半导体装置的次临界摆幅在室温下具有一每10kT/q约改变60mV(60mV/decade)的限制，进而限制了对操作电压VDD及临界电压Vt的调降。此限制是因为载子的漂移与扩散移动机制。因此，现有的金属氧化半导体无法在室温下以较60mv/decade更快的速度开关。这个60mV/decade的次临界摆幅限制亦适用于鳍式场效电晶体(FinFET)或绝缘层上覆硅(Silicon-on-insulator；SOI)装置上的超薄体金属氧化半导体场效应电晶体(ultra thin body MOSFET)。然而，即使能够在通道上能有更好的栅极控制，一鳍式场效电晶体或绝缘层上覆硅装置上的超薄体金属氧化半导体场效应电晶体仍只能接近，但无法低于此60mv/decade的限制。在此限制之下，于低操作电压下运作的纳米工艺装置将无法快速地开关。
一穿隧场效电晶体被发明以解决上述的问题。图1绘示了一个PIN型二极管组成的场效电晶体，称为碰撞电离金属氧化半导体(Impact-ionizationMOS；I-MOS)。碰撞电离金属氧化半导体具有一重掺杂P型(源极)区10及一重掺杂N型(漏极)区12，此二区由一无掺杂通道区14所区隔。栅极16形成于无掺杂通道区14之上以控制无掺杂通道区14。碰撞电离金属氧化半导体在源极区10及栅极16的边缘11间具有一偏移区18。当无掺杂通道区14因栅极偏压施加于栅极16而反转时，偏移区18间的漏源极电压下降而引发累增崩溃(Avalanche breakdown)。在崩溃期间的“倍增崩溃(Avalanche multiplication)”适可为一内部正回授，因此次临界摆幅可以在非常低的漏极电压(如0.2V)下达到10mV/decade以下。如此的碰撞电离金属氧化半导体对未来为达到低功率、高速开关及开关电流的高比值而产生的45纳米工艺以下的金属氧化半导体技术，提供了一个明确的方法。
然而图1所示的金属氧化半导体具有一些缺点，其输出特性与漏源极电压有相当大的互依性。更进一步地，虽然借由累增机制可以使开关达到非常快的速度，但是偏移区18的关键宽度(critical width)对栅极与源/漏极间的对准误差相当敏感。这使得在开关期间，偏移区18的电场有相当大的变化，进而造成次临界摆幅亦有相当大的变化。更进一步地，金属氧化半导体装置的累增机制对温度十分敏感，而温度变化亦会造成次临界摆幅的变化。
图2描述了一由栅控PIN型二极管所形成的非对称穿隧场效电晶体装置，包括一重掺杂漏极区102及一重掺杂源极区104，此二区由一通道区103所区隔。漏极区102包括硅，而源极区104则包括硅锗。通道区103由无杂质硅(Intrinsic silicon)所组成。栅极108控制通道区103。图2所示的穿隧场效电晶体装置具有与kT/q无关的次临界摆幅及低关闭状态电流(Off-state current)。然而，如此的结构只能改进n-通道穿隧场效电晶体装置的开启电流，而无法改进p-通道穿隧场效电晶体装置的开启电流。
因此，如何设计一个使p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，乃为此领域所须努力解决的目标。
发明内容
本发明的主要目的在于，克服现有的半导体装置中，穿隧场效电晶体结构存在的缺陷，而提供一种新型结构的半导体装置，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用。
本发明的另一目的在于，提供一种新型结构的半导体装置，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用。
本发明的再一目的在于，提供一种新型结构的半导体装置，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用。
本发明的还一目的在于，提供一种新型结构的半导体装置，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，提供一种形成一半导体装置的方法，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用。
本发明的再一目的在于，提供一种形成一半导体装置的方法，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用。
本发明的还一目的在于，提供一种形成一半导体装置的方法，所要解决的技术问题是使其p-通道及n-通道穿隧场效电晶体装置均能提供高开启电流、低关闭电流及可靠效能的穿隧场效电晶体结构，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置，包括：一低能带间隙层，包括一半导体材质；一栅介电层，位于该低能带间隙层上；一栅极，覆盖于该栅介电层上；一与该栅介电层邻接的一第一源/漏极区，其中该第一源/漏极区具有一第一传导特性；以及一与该栅介电层邻接的一第二源/漏极区，其中该第二源/漏极区具有一与该第一传导特性相反的一第二传导特性，且其中该低能带间隙层位于该第一及该第二源/漏极区之间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体装置，其中所述的第一源/漏极区为重掺杂，该第二源/漏极区为中度掺杂。
前述的半导体装置，其中所述的第一源/漏极区及该第二源/漏极区包括一与该低能带间隙层相同的半导体材质。
前述的半导体装置，其中所述的第一源/漏极区及该第二源/漏极区间的能阶大于该低能带间隙层。
前述的半导体装置，其更包括一第一及一第二偏移半导体区域，该第一及该第二偏移半导体区更包括一与该低能带间隙层相同的半导体材质，其中该第一偏移半导体区位于该低能带间隙层及该第一偏移半导体区间，该第二偏移半导体区位于该低能带间隙层及该第二源/漏极区间。
前述的半导体装置，其更包括一第一重掺杂源/漏延伸区，位于该第一源/漏区及该低能带间隙层之间，以及一第二重掺杂源/漏延伸区，位于该第二源/漏区及该低能带间隙层之间，其中该第一及该第二重掺杂源/漏延伸区的深度实质上小于各第一及第二源/漏区的深度。
前述的半导体装置，其中所述的低能带间隙层无杂质。
前述的半导体装置，其中所述的低能带间隙层包括硅锗。
前述的半导体装置，其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
前述的半导体装置，其中所述的栅介电层具有一值介于7至60的介电常数。
前述的半导体装置，在该低能带间隙层下更包括一基板，其中该基本包括一与该低能带间隙层不同的材质。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置，包括：一半导体基板；一低能带间隙层，位于该半导体基板上；一栅介电层，位于该低能带间隙层上；一栅极，覆盖于该栅介电层上；一对侧壁层，分别位于该栅极的相反两侧的侧壁；一第一源/漏极区及一第二源/漏极区位于该低能带间隙层的相反两侧，其中该第一源/漏极区及该第二源/漏极区具有一能阶，该能阶大于该低能带间隙层，且其中该第一源/漏极区及该第二源/漏极区具有相反的传导特性；一第一自我对准偏移区(Self-aligned offset region)，位于该低能带间隙层及该第一源/漏极区之间并与该低能带间隙层及该第一源/漏极区相接，其中该第一自我对准偏移区具有与该第一源/漏极区相同的传导特性；以及一第二自我对准偏移区，位于该低能带间隙层及该第二源/漏极区之间并与该低能带间隙层及该第二源/漏极区相接，其中该第二自我对准偏移区具有与该第二源/漏极区相同的传导特性，且其中该第一及第二自我对准偏移区包括一与该低能带间隙层相同的材质。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体装置，其中所述的第一源/漏极区及该第一自我对准偏移区为中度掺杂，且其中该第二源/漏极区及该第二自我对准偏移区为重掺杂。
前述的半导体装置，其中所述的低能带间隙层及该第一及第二自我对准偏移区包括硅锗，且其中该第一及第二源/漏极区实质上包括硅。
前述的半导体装置，其中各第一及第二自我对准偏移区具有一内边缘及一外边缘实质上各与一覆盖其上的侧壁层(Spacers)的一内边缘及一外边缘对齐。
前述的半导体装置，其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
前述的半导体装置，其中所述的栅介电层具有一值介于7至60的介电常数。
前述的半导体装置，其中所述的半导体基板包括二氧化硅、碳化硅、掺杂硅、未掺杂硅其中之一或其组合。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种半导体装置，其包括：一半导体基板；一低能带间隙层，位于该半导体基板上；一栅介电层，位于低能带间隙层上；一栅极，覆盖于栅介电层上；一对侧壁层，分别位于该栅极的相反两侧的侧壁；一第一源/漏极区及一第二源/漏极区位于该低能带间隙层的相反两侧，其中该第一源/漏极区及该第二源/漏极区具有一能阶，该能阶大于该低能带间隙层，且其中该第一源/漏极区及该第二源/漏极区具有相反的传导特性；一第一源/漏极延伸区，位于该低能带间隙层及该第一源/漏极区之间并与该低能带间隙层及该第一源/漏极区相接，其中该第一自我对准偏移区具有与该第一源/漏极区相同的传导特性；以及一第二源/漏极延伸区，位于该低能带间隙层及该第二源/漏极区之间并与该低能带间隙层及该第二源/漏极区相接，其中该第二自我对准偏移区具有与该第二源/漏极区相同的传导特性，且其中该第一及该第二源/漏极延伸区至少为中度掺杂。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体装置，其中所述的第一源/漏极区及该第一源/漏极延伸区为中度掺杂，且其中该第二源/漏极区及该第二源/漏极延伸区为重掺杂。
前述的半导体装置，其中所述的低能带间隙层及该第一及第二源/漏极延伸区包括硅锗，且其中该第一及第二源/漏极区实质上包括硅。
前述的半导体装置，其中所述的第一及第二源/漏极延伸区各延伸至一侧壁层之下。
前述的半导体装置，其中所述的其中各第一及第二源/漏极延伸区具有一部份位于该低能带间隙层中。
前述的半导体装置，其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
前述的半导体装置，其中所述的栅介电层具有一值介于7至60的介电常数。
前述的半导体装置，其中所述的半导体基板包括二氧化硅、碳化硅、掺杂硅、未掺杂硅其中之一或其组合。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种形成一半导体装置的方法，该方法包括下列步骤：提供一低能带间隙层；形成一栅介电层于该低能带间隙层上；形成一栅极于该栅介电层上；形成一与该栅介电层邻接的第一源/漏极区，其中该第一源/漏极区具有一第一传导特性；以及形成一与该栅介电层邻接且位于该第一源/漏极区的相反侧的第二源/漏极区，其中该第二源/漏极区具有一与该第一传导特性相反的第二传导特性。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
分别于该低能带间隙层未被该栅极覆盖的部份布植一n型杂质及一p型杂质。
前述的方法，其中形成该栅介电层及该栅极的步骤更包括下列步骤：
形成一假性栅极堆叠结构(Dummy gate stack)；
形成栅极侧壁层于该假性栅极堆叠结构的侧壁上；
在形成该等栅极侧壁层及该第一及该第二源/漏极区后，移除该假性栅极堆叠结构；
形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及
实施一化学机械研磨法(Chemical mechanical polish)以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
前述的方法，其中所述的第一源/漏极区为重掺杂，且该第二源/漏极区为中度掺杂。
前述的方法，其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
形成一栅极堆叠结构；
布植该低能带间隙层未被该栅极堆叠结构覆盖的部份，其中部份该栅极堆叠结构另一侧的该低能带间隙层具有至少中度掺杂的杂质，其中该杂质具有相反的传导特性；
于该栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；以及
以具有相反传导特性的杂质分别布植于该第一及第二半导体区。
前述的方法，其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
形成一栅极堆叠结构；
于该栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；
实施实质上互相垂直的一第一及一第二离子布植以将具有相反传导特性的杂质分别布植于该第一及该第二半导体区；以及
偏斜地实施一第三及一第四离子布植以形成分别与该第一及该第二半导体区相邻接的一第一及一第二源/漏极延伸区，其中该第一及该第二源/漏极延伸区至少为中度掺杂且分别具有与该第一及该第二半导体区相同的传导特性。
前述的方法，其中所述的第一及该第二离子布植的实施所须的能量分别较该第三及该第四离子布植的实施所须的能量为高。
前述的方法，于其中提供该低能带间隙层的步骤更包括下列步骤：
磊晶成长一硅锗层于一基板上。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种形成一半导体装置的方法，该方法包括下列步骤：提供一半导体基板；形成一低能带间隙层于该半导体基板上；形成一假性栅极堆叠结构于该低能带间隙层上；布植该低能带间隙层未被该栅极堆叠结构覆盖的部份，其中部份该栅极堆叠结构另一侧的该低能带间隙层具有至少中度掺杂的杂质，其中该杂质具有相反的传导特性；在布植步骤后于该假性栅极堆叠结构的侧壁上形成栅极侧壁层；利用该假性栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；以具有相反传导特性的杂质分别布植于该第一及该第二半导体区；移除该假性栅极堆叠结构；形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及实施一化学机械研磨法以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的蚀刻步骤更包括一电浆蚀刻的步骤。
前述的方法，其中所述的蚀刻方法更包括下列步骤：
于该低能带间隙层的曝露部份布植非晶态材质以形成非晶态区；以及
选择性地蚀刻该等非晶态区。
前述的方法，其中所述的其中移除该假性栅极堆叠结构的步骤更包括下列步骤：
形成一内层介电层(Inter-layer dielectric；ILD)；
平坦化该内层介电层的一上表面以与该假性栅极堆叠结构的一上表面对齐；以及
蚀刻该假性栅极堆叠结构。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种形成一半导体装置的方法，该方法包括下列步骤：提供一半导体基板；形成一低能带间隙层于该半导体基板上；形成一假性栅极堆叠结构于该低能带间隙层上；于该假性栅极堆叠结构的侧壁上形成栅极侧壁层；利用该假性栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；实施实质上互相垂直的一第一及该第二离子布植以将具有相反传导特性的杂质分别布植于该第一及该第二半导体区；以及偏斜地实施一第三及一第四离子布植以形成分别与该第一及该第二半导体区相邻接的一第一及一第二源/漏极延伸区，其中该第一及该第二源/漏极延伸区至少为中度掺杂且分别具有与该第一及该第二半导体区相同的传导特性；移除该假性栅极堆叠结构；形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及实施一化学机械研磨法以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的第一及该第二离子布植的实施所须的能量分别较该第三及该第四离子布植的实施所须的能量为高。
前述的方法，其中所述的第一及第二源/漏延伸区的深度实质上小于各第一及第二源/漏区的深度。
前述的方法，其中所述的蚀刻步骤更包括一电浆蚀刻的步骤。
前述的方法，其中所述的蚀刻步骤为等向性的(isotropic)。
前述的方法，其中所述的蚀刻方法更包括下列步骤：
于该低能带间隙层的曝露部份布植非晶态材质以形成非晶态区；以及
选择性地蚀刻该等非晶态区。
前述的方法，其中移除该假性栅极堆叠结构的步骤更包括下列步骤：
形成一内层介电层；
平坦化该内层介电层的一上表面以与该假性栅极堆叠结构的一上表面对齐；以及
蚀刻该假性栅极堆叠结构。
借由上述技术方案，本发明具有窄能阶及强栅极耦合的穿隧场效电晶体至少具有下列优点：本发明的半导体装置使一p-通道及n-通道的场效电晶体装置均衡的效能，并降低漏电流，改进次临界摆幅及开启电流的特性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1绘示一包括一偏移通道区，且由栅控PIN型二极管组成的碰撞电离金属氧化半导体装置。
图2绘示一穿隧场效电晶体，其中该源极区为硅锗组成，该漏极区为硅组成，且该通道区包括无杂质硅。
图3至图10绘示本发明的第一实施例的制造过程中的剖面图，其中源极区及漏极区由离子布植形成。
图11A绘示穿隧接面的最大电场及栅介电层的介电常数的关系图。
图11B绘示本发明的第一实施例的电流-电压曲线。
图11C绘示本发明的第一实施例的模拟能阶图。
图11D绘示本发明的第一实施例的金属氧化半导体装置与不同结构及通道材质的金属氧化半导体装置的驱动电流的比较图。
图12绘示非对称n-通道及p-通道穿隧场效电晶体装置的预期电流-电压曲线。
图13绘示一由非对称穿隧场效电晶体组成的反相器。
图14至图19A绘示本发明的第二实施例的制造过程中的剖面图，其中偏移区分别形成于一通道区及各源/漏极区之间。
图19B绘示本发明的第二实施例的模拟能阶图。
图20至图26绘示本发明的第三实施例的制造过程中的剖面图，其中至少为中度掺杂的源/漏极延伸区形成于通道区及源/漏区之间。
图27绘示本发明另一实施例，具有一前栅极(gate-first)结构，其中一应力接点蚀刻终止层(stressed contact etch stop layer)被形成。
10：重掺杂P型(源极)区            102：重掺杂漏极区
103：通道区                      104：重掺杂源极区
108：栅极                        11：边缘
12：重掺杂N型(漏极)区            14：无掺杂通道区
16：栅极                         18：偏移区
20：基板                         201：半导体层
202：绝缘层                      203：覆硅层
22：低能带间隙层                 24：假性栅介电层
26：假性栅极                     28：假性栅极遮罩
30：光刻胶                       32：漏极区
34：光刻胶                       36：源极区
38：无杂质通道区                 40：栅侧壁层
42：源/漏金属硅化物区            44：第一层间介电层
46：光刻胶                       48：开口
50：栅介电层                     511：无栅极电压施加传导带
512：无栅极电压施加价带          513：栅源极电压为1V的传导带
514：栅源极电压为1V的价带        531：硅锗无杂质穿隧场效电晶体
52：栅极                     装置的模拟结果
532、533、534：具有硅通道的穿      535、536：传统金属氧化半导体隧场效电晶体装置的模拟结果       装置的模拟结果
55：起始点                         54：穿隧场效电晶体装置
62：p通道穿隧场效电晶体装置        56、58、60：线条
68：凹槽                           64：n通道穿隧场效电晶体装置
70：硅区                           69：价电带
72：n+区                           71：异质结构
76：凹槽                           74：p+区
80：n+漏极区                       78：硅区
84：n+漏极延伸区                   82：p+源极区
88：接点蚀刻终止层                 86：p+源极延伸区
90：栅极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体装置及形成该半导体装置的方法其具体实施方式、结构、特征及其功效，详细说明如后。
本发明提供了一种半导体装置及形成该半导体装置的方法，该穿隧场效电晶体由栅控PIN型二极管组成。本发明的一较佳的实施例的制造过程将在下面阐述，而更多不同的实施例也将被讨论。在以下本发明不同的实施例中，一些参考数字将被用以指示各个元件。
本发明的第一实施例在图3至图10中绘示。参照图3，一基板20被提供。在本实施例中，基板20为一块状基板，包括一单晶半导体材质，如硅，或一混合半导体材质。于其他实施例中，基板20可包括超过一层的半导体层。举例来说，基板20可为一绝缘层上覆硅或碳化硅(Silicon on carbide)结构，包括绝缘层202覆硅层203。绝缘层202更可进一步位于半导体层201上。于其他的实施例中，基板20包括一绝缘体。
低能带间隙层22形成于基板20上。在以下的描述中，“低能带间隙”一词意指低于硅能阶(1.12eV)的能阶。在一较佳的实施例中，低能带间隙层22由硅锗组成。于其他实施例中，亦可使用其他具有低能阶的半导体材质如，锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。因为低能带间隙层22及下方的基板20的晶格常数可能不相符合，低能带间隙层22将被限制。于其他实施例中，低能带间隙层22即可形成一块状基板，而不须下方的基板20。
在本实施例中，基板20的上层包括一晶状半导体材质，并借由磊晶成长(Epitaxial growth)于该基板20上长出低能带间隙层22。更进一步，如低能带间隙层由硅锗组成，锗原子的比例最好小于80％。然而，最佳的锗比例与所须的穿隧场效电晶体特性相关。举例来说，如果较注重高速度开关的须求，则锗的比例须要较高。但是，这将造成最终的穿隧场效电晶体的漏电流增加。相反地，如果对低功率消耗的须求高于对高速度开关的须求，低能带间隙层22比较适合锗比例较低的组成方式。
较佳的低能带间隙层22为无杂质的。在本实施例中，低能带间隙层22未掺杂任何杂质。于其他本实施例中，低能带间隙层22可以小于约1E15/cm3的浓度掺杂杂质。
图4绘示了一假性栅极堆叠结构的形成，包括一假性栅介电层24、一假性栅极26及一假性栅极遮罩28。假性堆叠结构可以在同一晶片上，与其他金属氧化半导体装置的栅极堆叠结构同时被形成。栅极堆叠结构包括形成一栅介电层、形成一栅极于栅介电层上、形成一栅极遮罩28于栅极上及图形蚀刻堆叠层。
光刻胶30被使用以进行图形蚀刻，接着一n型杂质被布植，n型杂质可为磷、砷其中之一或其组合。离子布植过程相对假性堆叠结构可为垂直地或偏斜地。离子布植过程后，漏极区32被形成。漏极区32可实质上对齐于假性栅极堆叠的边缘，或在离子布植过程为偏斜的情况下，延伸至假性栅极堆叠的下方。接着光刻胶30被移除。
参考图5，光刻胶34被使用以进行图形蚀刻，覆盖于漏极区32及部份假性栅极堆叠的上方。接着一p型杂质被布植，p型杂质可为硼、铟其中之一或其组合。同样地，离子布植过程相对假性堆叠结构可为垂直地或偏斜地。离子布植过程后，源极区36被形成。同样地，源极区36可实质上对齐于假性栅极堆叠的边缘，或在离子布植过程为偏斜的情况下，延伸至假性栅极堆叠的下方。无杂质通道区38接着在漏极区32及源极区36间的一未布植区被形成。
在本实施例中，漏极区32及源极区36均为重掺杂，且因此漏极区32被认定为一n+区，源极区36被认定为一p+区。在此，重掺杂意指杂质浓度大于1020/cm3。本领域普通技术人员可以轻易得知重掺杂一词与不同的装置种类、技术世代、最小特征尺寸及其他因素相关，因此并非用来限制本发明的范围。最终形成的穿隧场效电晶体装置为一双极性场效电晶体装置，意指可由栅极电压为正或负以决定此穿隧场效电晶体装置为n通道装置或p通道装置。
本发明的另一实施例中，其中一漏极区32及源极区36为重掺杂，而其他的则为中度掺杂(依杂质形式而为n型区或p型区)。中度掺杂一词指杂质浓度低于重掺杂，如介于1018/cm3至1020/cm3间。如漏极区32为一n型区且源极区36为一p+型区，最终形成的穿隧场效电晶体将为一n通道场效电晶体，且将由正栅极电压导通。相反地，如漏极区32为一n型区且源极区36为一p+型区，最终形成的穿隧场效电晶体将为一p通道场效电晶体，且将由负栅极电压导通。
图6绘示了栅侧壁层40及源/漏金属硅化物区42的形成。栅侧壁层40包括形成一栅介电层及蚀刻栅介电层以移除水平部份。源/漏金属硅化物区42可由覆盖形成一金属层并实施退火处理以使金属层与其下的硅起反应作用而形成。未起反应作用的金属接着被移除。
参照图7，一第一层间介电层44被形成，接着实施一化学机械研磨法以使第一层间介电层44的上表面与假性栅极遮罩28的上表面相对齐。第一层间介电层44由常见的层间介电层材质组成，如硼磷硅玻璃(Borophosphosilicate glass，BPSG)。其他元素如碳、氮、氧其中之一或其组合均可能为组成物质之一。
图8中光刻胶46被使用以进行图形蚀刻，形成开口48，曝露出部份假性栅极遮罩28。接着如图9所示，假性栅极堆叠结构被移除，曝露出无杂质通道区38。其中假性栅极堆叠结构的较佳移除方式为蚀刻。
参照图10，栅介电层50及栅极52被形成。形成的过程包括形成一栅介电层、形成一栅极层及实施一化学机械研磨法以移除多余物质。在一较佳的实施例中，栅介电层50包括一高介电常数k的介电物质，其中k的较佳值介于7至60间。栅介电层50的较佳组成材质包括高介电常数金属氧化物如二氧化铪、氮化硅、氧化硅、氮氧化硅其中之一或其组合。栅介电层50亦可包括一多于一层的混合结构。栅极52可由已掺杂的多晶硅、金属、金属硅化物、多层膜其中之一或其组合而构成。
前述的制造过程叙述了穿隧场效电晶体装置54的形成。其中利用高介电常数材质的栅介电层的优点在于可增加穿隧场效电晶体装置54的驱动电流。图11A绘示了一模拟结果，表现出穿隧接面的最大电场Emax及栅介电层50的介电常数k的关系。线条56、58及60分别为当栅源极电压为1V、1.5V及2V时的结果。须注意的是，当介电常数k增加，最大电场Emax的值亦跟着增加。然而当介电常数k达到约60时，最大电场Emax的值开始滞止增加，甚至介电常数k再往上增加时其值反而下降。可预期的是一具有固定厚度的高介电常数栅介电层52，其电流增益实质上为一指数关系。然而其电容值仅为线性成长。因此穿隧场效电晶体装置的驱动电流的增加量较电容的下降量为多(因此造成电阻电容延迟)。因此，高介电常数的材质较适用。
模拟结果亦表示出穿隧场效电晶体的驱动电流与锗于无杂质通道区38所占的比例相关。当锗的比例上升，驱动电流亦跟着增加。
图11B绘示图10的实施例中，电流-电压的特性模拟图。可以发现的是，饱和驱动电流ID与漏极电压VD的关系为互相独立，而只受栅极电压Vg影响。
图11C绘示了如图10所示的一对称通道场效电晶体装置的模拟能阶图，其中无杂质通道由硅锗所组成。线条511及512分别为无栅极电压施加时的一传导带(Conduction band)及一价电带(Valence band)，而线条513及514分别为栅源极电压为1V时的一传导带(Conduction band)及一价电带(Valence band)。须注意的是，在栅极电压施加后将发生强反转(stronginversion)。强反转使传导带513及价电带514的距离缩短并因此使电子容易穿过价电带514及传导带513间的能量障碍(参照箭头515)。能量障碍即是因强反转而变小。
图11D绘示了不同的装置的驱动电流与栅极电压的关系图。底线531为一硅锗无杂质穿隧场效电晶体装置的模拟结果(具有40％的锗)。该无杂质穿隧场效电晶体装置具有一金属栅极及高介电常数(k＝20)。其他的线条532至536为其他文献所记载及其实验结果。线条532、533及534为具有硅通道的穿隧场效电晶体装置的模拟结果，而535及536为传统金属氧化半导体装置的模拟结果。图11D也呈现出在栅极电压为1V下，本发明的实施例(底线531)具有比其他装置更高的驱动电流。
图12绘示了非对称p通道及n通道穿隧场效电晶体装置的预测电流-电压曲线。较佳地，当负栅极电压施加时，n通道穿隧场效电晶体装置将无驱动电流产生，而正栅极电压施加时，则n通道穿隧场效电晶体装置将产生驱动电流。驱动电流将随栅极电压的增加而增加。另一方面，当正栅极电压施加时，p通道穿隧场效电晶体装置将无驱动电流产生，而负栅极电压施加时，则p通道穿隧场效电晶体装置将产生驱动电流。当栅极负电压的强度增加驱动电流也将增加。对p通道及n通道装置来说，反向崩溃电压实质上等于或甚至大于VDD为较佳的情况。借由调整工作函数及源极区与漏极区的掺杂浓度，亦可调整驱动电流的起始点55。
表1表示了具有不同通道材质及栅介电层材质的不同穿隧场效电晶体装置的电性效能。
表1：
Figure A20081000022800211
Figure A20081000022800221
表1证明了具有硅锗通道的穿隧场效电晶体装置的效能整体来说十分具有竞争力，甚至可能比传统金属氧化半导体装置更佳。虽然具有硅锗通道的穿隧场效电晶体装置的漏电流较具有硅通道的穿隧场效电晶体装置的漏电流大，但是具有硅锗通道的穿隧场效电晶体装置的驱动电流比具有硅通道的穿隧场效电晶体装置的驱动电流亦较大。
栅极52的工作函数亦影响了装置效能，如同穿隧场效电晶体装置54的电流-电压曲线。为达到最佳的的电流-电压曲线，漏极区32、源极区36、无杂质通道区38的掺杂浓度，以及栅极52的工作函数都须被调整。
如前段所述，一n通道穿隧场效电晶体装置及一p通道穿隧场效电晶体装置可以以分别重掺杂漏极区32并中度掺杂源极区36，或重掺杂源极区36并中度掺杂漏极区32来形成。图13绘示一使用非对称掺杂穿隧场效电晶体组成的反相器。此反相器包括p通道穿隧场效电晶体装置62及n通道穿隧场效电晶体装置64。括号标记指示了各穿隧场效电晶体装置的重掺杂侧。图13所示的反相器基本上如同传统金属氧化半导体装置所组成的反相器一般地运作。当施加一高输入电压Vin时，p通道穿隧场效电晶体装置62关闭，而n通道穿隧场效电晶体装置64开启。相反地，当施加一低输入电压Vin时，p通道穿隧场效电晶体装置62开启，而n通道穿隧场效电晶体装置64关闭。输入电压Vin及n通道与p通道穿隧场效电晶体装置的状态的关系描述于表2中。
表2
  输入电压   输出电压  N通道场效电晶体  P通道场效电晶体
  高   低  开启  关闭
  低   高  关闭  开启
图14至图19绘示了本发明的第二实施例的制造过程中的剖面图。本实施例的初始步骤与图3至图5十分相像，并因此形成漏极区32、源极区36及通道区38。接着，如图14所示，栅侧壁层40利用如第一实施例所述的方法形成。在第15图中，曝露的硅锗区32及36被蚀刻，形成凹槽68。而其他被栅侧壁层40所遮蔽的部份则留下，分别形成自我对准偏移区33及37。蚀刻步骤可以等向地或非等向地利用电浆蚀刻曝露的硅锗区32及36。于其他实施例中，蚀刻步骤亦可以由布植非晶态材质如硅、锗、氩或其他近似的材质于低能带间隙层的曝露部份以形成非晶态区，并选择性地蚀刻非晶态区。硅锗区32及36可被蚀刻直到下方的基板20曝露出来。于其他实施例中，只有一最上面部份的硅锗区32及36被蚀刻。
图16中，硅磊晶成长于凹槽68，形成硅区70。较佳地，选择性磊晶成长是借由一化学气相沉积(chemical vapor deposition)技术而实施，其中前驱物(precursors)包括含硅的气体，如SiH4(硅烷)。
图17绘示了硅区70的离子布植。与偏移区33相接的硅区70为n型杂质所重掺杂，形成n+区72，而与偏移区37相接的硅区70为p型杂质所重掺杂，形成p+区74。本领域普通技术人员可轻易得知n+区72及p+区74的形成包括一以光罩为遮罩的工艺。
图18绘示了源/漏金属硅化区42及层间介电层44的形成，可如第一实施例所述的方法及材质以形成。接着，假性栅极遮罩28、假性栅极26及假性栅极介电层24被移除，且栅介电层50及栅极52被形成。最终的结构如图19A所示。同样地，栅介电层50及栅极52可如第一实施例所述的方法及材质以形成。
图19B绘示了一近似图19A所示的穿隧场效电晶体装置的模拟能阶图，除了图19B的穿隧场效电晶体装置具有一前栅极。须注意的是，价电带69具有异质结构71(heterogeneous structures)。一般相信如此的异质结构对漏电流形成障碍，因此如图19A的结构的漏电流将明显地降低。
同样地，如以源极侧与漏极侧(各包括一偏移区33或37及一接合掺杂区72或74)其中一区为重掺杂而另一区为中度掺杂，而非两区均重掺杂，将形成非对称穿隧场效电晶体。
本实施例的一优点为借由硅取代部份的源/漏区，自我对准偏移硅锗区与硅区相接，而因此形成一异质结构，关闭状态的漏电流因而降低。模拟结果显示，借由使用如此的结构，漏电流将被降低达两个级数之多。一可能的原因为接合的硅区形成一较高的能阶障碍而迟滞了漏电流的发生。
图20至图26绘示了本发明的第三实施例。参考图20，低能带间隙层22被形成于基板20上。一假性栅极堆叠，包括假性栅介电层24、假性栅极26及假性遮罩28，随而被形成。接着，栅侧壁层40如图21所示被形成。图22绘示了低能带间隙层22的蚀刻，其中较佳的蚀刻过程为等向性的，可是凹槽76延伸至栅侧壁层40之下。于其他实施例中，蚀刻过程可为非等向性的。凹槽76接着被磊晶成长的硅填满，如图23所示地形成硅区78。
参考图24，n+漏极区80及p+源极区82被形成。为形成n+漏极区80，须先形成一第一光刻胶(未图示)覆盖前述的结构的一半并进行图形蚀刻，且进行一离子布植以掺杂入n型杂质。形成n+漏极区80后，第一光刻胶接着被移除，且一第二光刻胶被形成并覆盖于前述结构的另一半。接着进行一离子布植以掺杂入p型杂质，形成p+源极区82。第二光刻胶随而被移除。此二离子布植过程的实施以实质上互相垂直为佳。
图26绘示了n+漏极延伸区84及p+源极延伸区86的形成。为形成n+漏极延伸区84，一光刻胶被形成并进行图形蚀刻。接着实施一朝假性栅极堆叠方向偏斜的离子布植。此离子布植的能量以小于布植n+漏极区80的能量为佳。接着光刻胶被移除。同样地，p+源极延伸区86亦以基本上同于n+漏极延伸区84的偏斜离子布植过程而被形成。
参考图26，层间介电层44、栅介电层50及栅极52依基本上与第一实施例相同的过程被形成。
在前述的实施例中，结构的左侧是指漏极侧而右侧是指源极侧。本领域普通技术人员当可轻易得知只要施加适当的电压，源极侧及漏极侧可互换位置。并且，虽然第一、第二及第三实施例均使用后栅极的结构，即在源/漏区形成后，以取代假性栅极堆叠的方式分别形成栅介电层及栅极，本领域普通技术人员当可轻易得知前栅极的结构亦可被使用。图27绘示了一具有前栅极结构的穿隧场效电晶体装置的例子。接点86与漏极区32及源极区36电性连接。接点蚀刻终止层88形成于漏极区32、源极区36及栅极90之上。对p型穿隧场效电晶体装置来说，接点蚀刻终止层提供了挤压应力，而对n型穿隧场效电晶体装置来说，接点蚀刻终止层提供了拉伸应力。
一些对本发明的实施例中的穿隧场效电晶体装置、传统的金属氧化半导体场效电晶体装置及非对称穿隧场效电晶体装置进行模拟而产生的比较结果如表3所示，其中传统穿隧场效电晶体装置具有一如图2所示的非对称结构。
表3
Figure A20081000022800241
其中第二列表示场效电晶体装置为n型或p型，第三列显示场效电晶体装置的驱动电流。此电流值为各电流相对传统n型金属氧化半导体场效电晶体的电流比值。结果显示本发明的实施例的驱动电流可与传统金属氧化半导体场效电晶体相比拟。然而，本发明的实施例的漏电流明显地较小。与传统穿隧场效电晶体装置相比，本发明的第一实施例虽然漏电流较高，但也具有较高的p通道驱动电流。本发明的第二及第三实施例的n通道装置特性可与传统穿隧场效电晶体装置相比拟。然而，本发明的第二及第三实施例的p通道装置特性明显优于传统p通道穿隧场效电晶体装置。
本发明的实施例具有一些优点。首先，穿隧场效电晶体装置破除了传统金属氧化半导体的次临界摆幅限制，因此可以达到非常高的开/关调流比值。第二，本发明的实施例可以在不牺牲开启电流或关闭电流的情况下，应用于p通道及n通道的穿隧场效电晶体装置。第三，电流-电压特性与温度相关性较弱，因此可使用在高温的情况下。最后，本发明对短通道效应来说具有极佳的电阻特性，而只须一通道长度即可应用于类比及数位电路上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (45)

1.一种半导体装置，其特征在于包括：
一低能带间隙层，包括一半导体材质；
一栅介电层，位于该低能带间隙层上；
一栅极，覆盖于该栅介电层上；
一与该栅介电层邻接的一第一源/漏极区，其中该第一源/漏极区具有一第一传导特性；以及
一与该栅介电层邻接的一第二源/漏极区，其中该第二源/漏极区具有一与该第一传导特性相反的一第二传导特性，且其中该低能带间隙层位于该第一及该第二源/漏极区之间。
2.根据权利要求1所述半导体装置，其特征在于其中所述的第一源/漏极区为重掺杂，该第二源/漏极区为中度掺杂。
3.根据权利要求1所述半导体装置，其特征在于其中所述的第一源/漏极区及该第二源/漏极区包括一与该低能带间隙层相同的半导体材质。
4.根据权利要求1所述半导体装置，其特征在于其中所述的第一源/漏极区及该第二源/漏极区间的能阶大于该低能带间隙层。
5.根据权利要求4所述半导体装置，其特征在于更包括一第一及一第二偏移半导体区域，该第一及该第二偏移半导体区更包括一与该低能带间隙层相同的半导体材质，其中该第一偏移半导体区位于该低能带间隙层及该第一偏移半导体区间，该第二偏移半导体区位于该低能带间隙层及该第二源/漏极区间。
6.根据权利要求4所述半导体装置，其特征在于更包括一第一重掺杂源/漏延伸区，位于该第一源/漏区及该低能带间隙层之间，以及一第二重掺杂源/漏延伸区，位于该第二源/漏区及该低能带间隙层之间，其中该第一及该第二重掺杂源/漏延伸区的深度实质上小于各第一及第二源/漏区的深度。
7.根据权利要求1所述半导体装置，其特征在于其中所述的低能带间隙层无杂质。
8.根据权利要求1所述半导体装置，其特征在于其中所述的低能带间隙层包括硅锗。
9.根据权利要求1所述半导体装置，其特征在于其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
10.根据权利要求1所述半导体装置，其特征在于其中所述的栅介电层具有一值介于7至60的介电常数。
11.根据权利要求1所述半导体装置，其特征在于在该低能带间隙层下更包括一基板，其中该基本包括一与该低能带间隙层不同的材质。
12.一种半导体装置，其特征在于包括：
一半导体基板；
一低能带间隙层，位于该半导体基板上；
一栅介电层，位于该低能带间隙层上；
一栅极，覆盖于该栅介电层上；
一对侧壁层，分别位于该栅极的相反两侧的侧壁；
一第一源/漏极区及一第二源/漏极区位于该低能带间隙层的相反两侧，其中该第一源/漏极区及该第二源/漏极区具有一能阶，该能阶大于该低能带间隙层，且其中该第一源/漏极区及该第二源/漏极区具有相反的传导特性；
一第一自我对准偏移区，位于该低能带间隙层及该第一源/漏极区之间并与该低能带间隙层及该第一源/漏极区相接，其中该第一自我对准偏移区具有与该第一源/漏极区相同的传导特性；以及
一第二自我对准偏移区，位于该低能带间隙层及该第二源/漏极区之间并与该低能带间隙层及该第二源/漏极区相接，其中该第二自我对准偏移区具有与该第二源/漏极区相同的传导特性，且其中该第一及第二自我对准偏移区包括一与该低能带间隙层相同的材质。
13.根据权利要求12所述半导体装置，其特征在于其中所述的第一源/漏极区及该第一自我对准偏移区为中度掺杂，且其中该第二源/漏极区及该第二自我对准偏移区为重掺杂。
14.根据权利要求12所述半导体装置，其特征在于其中所述的低能带间隙层及该第一及第二自我对准偏移区包括硅锗，且其中该第一及第二源/漏极区实质上包括硅。
15.根据权利要求12所述半导体装置，其特征在于其中各第一及第二自我对准偏移区具有一内边缘及一外边缘实质上各与一覆盖其上的侧壁层的一内边缘及一外边缘对齐。
16.根据权利要求12所述半导体装置，其特征在于其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
17.根据权利要求12所述半导体装置，其特征在于其中所述的栅介电层具有一值介于7至60的介电常数。
18.根据权利要求12所述半导体装置，其特征在于其中所述的半导体基板包括二氧化硅、碳化硅、掺杂硅、未掺杂硅其中之一或其组合。
19.一种半导体装置，其特征在于包括：
一半导体基板；
一低能带间隙层，位于该半导体基板上；
一栅介电层，位于低能带间隙层上；
一栅极，覆盖于栅介电层上；
一对侧壁层，分别位于该栅极的相反两侧的侧壁；
一第一源/漏极区及一第二源/漏极区位于该低能带间隙层的相反两侧，其中该第一源/漏极区及该第二源/漏极区具有一能阶，该能阶大于该低能带间隙层，且其中该第一源/漏极区及该第二源/漏极区具有相反的传导特性；
一第一源/漏极延伸区，位于该低能带间隙层及该第一源/漏极区之间并与该低能带间隙层及该第一源/漏极区相接，其中该第一自我对准偏移区具有与该第一源/漏极区相同的传导特性；以及
一第二源/漏极延伸区，位于该低能带间隙层及该第二源/漏极区之间并与该低能带间隙层及该第二源/漏极区相接，其中该第二自我对准偏移区具有与该第二源/漏极区相同的传导特性，且其中该第一及该第二源/漏极延伸区至少为中度掺杂。
20.根据权利要求19所述半导体装置，其特征在于其中所述的第一源/漏极区及该第一源/漏极延伸区为中度掺杂，且其中该第二源/漏极区及该第二源/漏极延伸区为重掺杂。
21.根据权利要求19所述半导体装置，其特征在于其中所述的低能带间隙层及该第一及第二源/漏极延伸区包括硅锗，且其中该第一及第二源/漏极区实质上包括硅。
22.根据权利要求19所述半导体装置，其特征在于其中所述的第一及第二源/漏极延伸区各延伸至一侧壁层之下。
23.根据权利要求19所述半导体装置，其特征在于其中各第一及第二源/漏极延伸区具有一部份位于该低能带间隙层中。
24.根据权利要求19所述半导体装置，其特征在于其中所述的低能带间隙层包括硅锗、锗、砷化镓、砷化铟镓、砷化铟、锑化铟其中之一或其组合。
25.根据权利要求19所述半导体装置，其特征在于其中所述的栅介电层具有一值介于7至60的介电常数。
26.根据权利要求19所述半导体装置，其特征在于其中所述的半导体基板包括二氧化硅、碳化硅、掺杂硅、未掺杂硅其中之一或其组合。
27.一种形成一半导体装置的方法，其特征在于该方法包括下列步骤：
提供一低能带间隙层；
形成一栅介电层于该低能带间隙层上；
形成一栅极于该栅介电层上；
形成一与该栅介电层邻接的第一源/漏极区，其中该第一源/漏极区具有一第一传导特性；以及
形成一与该栅介电层邻接且位于该第一源/漏极区的相反侧的第二源/漏极区，其中该第二源/漏极区具有一与该第一传导特性相反的第二传导特性。
28.根据权利要求27所述的方法，其特征在于其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
分别于该低能带间隙层未被该栅极覆盖的部份布植一n型杂质及一p型杂质。
29.根据权利要求27所述的方法，其特征在于其中形成该栅介电层及该栅极的步骤更包括下列步骤：
形成一假性栅极堆叠结构；
形成栅极侧壁层于该假性栅极堆叠结构的侧壁上；
在形成该等栅极侧壁层及该第一及该第二源/漏极区后，移除该假性栅极堆叠结构；
形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及
实施一化学机械研磨法以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
30.根据权利要求27所述的方法，其特征在于其中所述的第一源/漏极区为重掺杂，且该第二源/漏极区为中度掺杂。
31.根据权利要求27所述的方法，其特征在于其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
形成一栅极堆叠结构；
布植该低能带间隙层未被该栅极堆叠结构覆盖的部份，其中部份该栅极堆叠结构另一侧的该低能带间隙层具有至少中度掺杂的杂质，其中该杂质具有相反的传导特性；
于该栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；以及
以具有相反传导特性的杂质分别布植于该第一及第二半导体区。
32.根据权利要求27所述的方法，其特征在于其中形成该第一及该第二源/漏极区的步骤更包括下列步骤：
形成一栅极堆叠结构；
于该栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；
实施实质上互相垂直的一第一及一第二离子布植以将具有相反传导特性的杂质分别布植于该第一及该第二半导体区；以及
偏斜地实施一第三及一第四离子布植以形成分别与该第一及该第二半导体区相邻接的一第一及一第二源/漏极延伸区，其中该第一及该第二源/漏极延伸区至少为中度掺杂且分别具有与该第一及该第二半导体区相同的传导特性。
33.根据权利要求32所述的方法，其特征在于其中所述的第一及该第二离子布植的实施所须的能量分别较该第三及该第四离子布植的实施所须的能量为高。
34.根据权利要求27所述的方法，其特征在于其中提供该低能带间隙层的步骤更包括下列步骤：
磊晶成长一硅锗层于一基板上。
35.一种形成一半导体装置的方法，其特征在于该方法包括下列步骤：
提供一半导体基板；
形成一低能带间隙层于该半导体基板上；
形成一假性栅极堆叠结构于该低能带间隙层上；
布植该低能带间隙层未被该栅极堆叠结构覆盖的部份，其中部份该栅极堆叠结构另一侧的该低能带间隙层具有至少中度掺杂的杂质，其中该杂质具有相反的传导特性；
在布植步骤后于该假性栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该假性栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；
以具有相反传导特性的杂质分别布植于该第一及该第二半导体区；
移除该假性栅极堆叠结构；
形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及
实施一化学机械研磨法以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
36.根据权利要求35所述的方法，其特征在于其中所述的蚀刻步骤更包括一电浆蚀刻的步骤。
37.根据权利要求35所述的方法，其特征在于其中所述的蚀刻方法更包括下列步骤：
于该低能带间隙层的曝露部份布植非晶态材质以形成非晶态区；以及选择性地蚀刻该等非晶态区。
38.根据权利要求35所述的方法，其特征在于其中移除该假性栅极堆叠结构的步骤更包括下列步骤：
形成一内层介电层；
平坦化该内层介电层的一上表面以与该假性栅极堆叠结构的一上表面对齐；以及
蚀刻该假性栅极堆叠结构。
39.一种形成一半导体装置的方法，其特征在于该方法包括下列步骤：
提供一半导体基板；
形成一低能带间隙层于该半导体基板上；
形成一假性栅极堆叠结构于该低能带间隙层上；
于该假性栅极堆叠结构的侧壁上形成栅极侧壁层；
利用该假性栅极堆叠结构及该栅极侧壁层做为一遮罩，蚀刻该低能带间隙层以形成一凹槽；
以一具有较该低能带间隙层更高能阶的半导体材质填满该凹槽，以形成一第一及一第二半导体区；
实施实质上互相垂直的一第一及该第二离子布植以将具有相反传导特性的杂质分别布植于该第一及该第二半导体区；以及
偏斜地实施一第三及一第四离子布植以形成分别与该第一及该第二半导体区相邻接的一第一及一第二源/漏极延伸区，其中该第一及该第二源/漏极延伸区至少为中度掺杂且分别具有与该第一及该第二半导体区相同的传导特性；
移除该假性栅极堆叠结构；
形成一栅介电层及一栅极层于移除该假性栅极堆叠结构后所遗留的空间上；以及
实施一化学机械研磨法以移除该栅介电层及该栅极层的多余部份，其中该栅介电层及该栅极层的剩余部份分别形成最终的栅介电层及栅极层。
40.根据权利要求39所述的方法，其特征在于其中所述的第一及该第二离子布植的实施所须的能量分别较该第三及该第四离子布植的实施所须的能量为高。
41.根据权利要求40所述的方法，其特征在于其中所述的第一及第二源/漏延伸区的深度实质上小于各第一及第二源/漏区的深度。
42.根据权利要求39所述的方法，其特征在于其中所述的蚀刻步骤更包括一电浆蚀刻的步骤。
43.根据权利要求39所述的方法，其特征在于其中所述的蚀刻步骤为等向性的。
44.根据权利要求39所述的方法，其特征在于其中所述的蚀刻方法更包括下列步骤：
于该低能带间隙层的曝露部份布植非晶态材质以形成非晶态区；以及选择性地蚀刻该等非晶态区。
45.根据权利要求39所述的方法，其特征在于其中移除该假性栅极堆叠结构的步骤更包括下列步骤：
形成一内层介电层；
平坦化该内层介电层的一上表面以与该假性栅极堆叠结构的一上表面对齐；以及
蚀刻该假性栅极堆叠结构。
CN200810000228.5A 2007-07-25 2008-01-24 一种半导体装置及形成该半导体装置的方法 Expired - Fee Related CN101355102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/828,211 US7812370B2 (en) 2007-07-25 2007-07-25 Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US11/828,211 2007-07-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010248413.3A Division CN101931000B (zh) 2007-07-25 2008-01-24 一种半导体装置及形成该半导体装置的方法

Publications (2)

Publication Number Publication Date
CN101355102A true CN101355102A (zh) 2009-01-28
CN101355102B CN101355102B (zh) 2011-01-12

Family

ID=40294509

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010248413.3A Expired - Fee Related CN101931000B (zh) 2007-07-25 2008-01-24 一种半导体装置及形成该半导体装置的方法
CN200810000228.5A Expired - Fee Related CN101355102B (zh) 2007-07-25 2008-01-24 一种半导体装置及形成该半导体装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010248413.3A Expired - Fee Related CN101931000B (zh) 2007-07-25 2008-01-24 一种半导体装置及形成该半导体装置的方法

Country Status (2)

Country Link
US (3) US7812370B2 (zh)
CN (2) CN101931000B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法
CN102214690A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 半导体器件及其制作方法
CN102412302A (zh) * 2011-10-13 2012-04-11 北京大学 一种抑制双极效应的隧穿场效应晶体管及其制备方法
CN102117808B (zh) * 2009-12-31 2013-03-13 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
CN103262249A (zh) * 2010-12-17 2013-08-21 英特尔公司 隧道场效应晶体管
CN103531636A (zh) * 2013-10-25 2014-01-22 沈阳工业大学 源栅漏共控单掺杂型隧穿晶体管
CN104241284A (zh) * 2013-06-06 2014-12-24 旺宏电子股份有限公司 双模晶体管装置及其操作方法
CN104465377A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
TWI479659B (zh) * 2011-12-31 2015-04-01 Intel Corp 形成半導體裝置的方法與其半導體結構
CN105118858A (zh) * 2015-08-17 2015-12-02 电子科技大学 纵向隧穿场效应晶体管
CN106098771A (zh) * 2015-04-29 2016-11-09 意法半导体公司 具有半导体鳍结构的隧穿场效应晶体管
CN110648918A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804738B1 (ko) * 2007-01-16 2008-02-19 삼성전자주식회사 이온화 충돌 반도체 소자를 이용한 반도체 탐침 및 이를구비한 정보 저장 장치와 그의 제조 방법
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US8674434B2 (en) * 2008-03-24 2014-03-18 Micron Technology, Inc. Impact ionization devices
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
TWI364800B (en) * 2008-06-30 2012-05-21 Vanguard Int Semiconduct Corp Semiconductor device and method for fabricating the same, bipolar-cmos (complementary metal-oxide-semiconductor transistor)-dmos (double diffused metal-oxide-semiconductor transistor) and method for fabricating the same
DE102008035816B4 (de) 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US7834345B2 (en) * 2008-09-05 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistors with superlattice channels
US8587075B2 (en) * 2008-11-18 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with metal source
US8362604B2 (en) * 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8405121B2 (en) * 2009-02-12 2013-03-26 Infineon Technologies Ag Semiconductor devices
US8217470B2 (en) * 2009-02-12 2012-07-10 International Business Machines Corporation Field effect device including recessed and aligned germanium containing channel
JPWO2010110253A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US9159565B2 (en) * 2009-08-20 2015-10-13 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with band to band tunneling and method of manufacture thereof
US20110068348A1 (en) 2009-09-18 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thin body mosfet with conducting surface channel extensions and gate-controlled channel sidewalls
US8097515B2 (en) * 2009-12-04 2012-01-17 International Business Machines Corporation Self-aligned contacts for nanowire field effect transistors
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8129247B2 (en) * 2009-12-04 2012-03-06 International Business Machines Corporation Omega shaped nanowire field effect transistors
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8143113B2 (en) 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8455334B2 (en) 2009-12-04 2013-06-04 International Business Machines Corporation Planar and nanowire field effect transistors
US8722492B2 (en) * 2010-01-08 2014-05-13 International Business Machines Corporation Nanowire pin tunnel field effect devices
US8324940B2 (en) 2010-04-13 2012-12-04 International Business Machines Corporation Nanowire circuits in matched devices
EP2378557B1 (en) 2010-04-19 2015-12-23 Imec Method of manufacturing a vertical TFET
US8361907B2 (en) 2010-05-10 2013-01-29 International Business Machines Corporation Directionally etched nanowire field effect transistors
US8324030B2 (en) 2010-05-12 2012-12-04 International Business Machines Corporation Nanowire tunnel field effect transistors
US8835231B2 (en) 2010-08-16 2014-09-16 International Business Machines Corporation Methods of forming contacts for nanowire field effect transistors
US8361872B2 (en) * 2010-09-07 2013-01-29 International Business Machines Corporation High performance low power bulk FET device and method of manufacture
US8536563B2 (en) 2010-09-17 2013-09-17 International Business Machines Corporation Nanowire field effect transistors
US8258868B2 (en) 2010-11-10 2012-09-04 Texas Instruments Incorporated Differential input for ambipolar devices
CN102593000B (zh) * 2011-01-13 2015-01-14 中国科学院微电子研究所 半导体器件及其制造方法
US8614468B2 (en) * 2011-06-16 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mask-less and implant free formation of complementary tunnel field effect transistors
DE112012003083B4 (de) 2011-07-22 2016-09-22 Globalfoundries Inc. Tunnel-Feldeffekttransistor, Verfahren zur Herstellung und Verwendung
US8895384B2 (en) 2011-11-10 2014-11-25 International Business Machines Corporation Gate structures and methods of manufacture
US8658487B2 (en) * 2011-11-17 2014-02-25 United Microelectronics Corp. Semiconductor device and fabrication method thereof
JP5715551B2 (ja) * 2011-11-25 2015-05-07 株式会社東芝 半導体装置およびその製造方法
CN102403233B (zh) * 2011-12-12 2014-06-11 复旦大学 垂直沟道的隧穿晶体管的制造方法
US8637931B2 (en) * 2011-12-27 2014-01-28 International Business Machines Corporation finFET with merged fins and vertical silicide
US8946031B2 (en) * 2012-01-18 2015-02-03 United Microelectronics Corp. Method for fabricating MOS device
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US9159809B2 (en) * 2012-02-29 2015-10-13 United Microelectronics Corp. Multi-gate transistor device
JP6184057B2 (ja) * 2012-04-18 2017-08-23 ルネサスエレクトロニクス株式会社 半導体装置
US10103226B2 (en) * 2012-04-30 2018-10-16 International Business Machines Corporation Method of fabricating tunnel transistors with abrupt junctions
US9059321B2 (en) * 2012-05-14 2015-06-16 International Business Machines Corporation Buried channel field-effect transistors
CN102779853A (zh) * 2012-08-16 2012-11-14 复旦大学 一种制作在锗硅外延层上的隧穿晶体管及其制备方法
JP5717706B2 (ja) * 2012-09-27 2015-05-13 株式会社東芝 半導体装置及びその製造方法
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
US9349837B2 (en) 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US8890120B2 (en) 2012-11-16 2014-11-18 Intel Corporation Tunneling field effect transistors (TFETs) for CMOS approaches to fabricating N-type and P-type TFETs
US8890119B2 (en) 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
US8896101B2 (en) 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
JP6043193B2 (ja) * 2013-01-28 2016-12-14 株式会社東芝 トンネルトランジスタ
US8895395B1 (en) 2013-06-06 2014-11-25 International Business Machines Corporation Reduced resistance SiGe FinFET devices and method of forming same
US8975123B2 (en) 2013-07-09 2015-03-10 International Business Machines Corporation Tunnel field-effect transistors with a gate-swing broken-gap heterostructure
CN103474459B (zh) * 2013-09-06 2016-01-27 北京大学深圳研究生院 隧穿场效应晶体管
CN104576376A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
WO2015099744A1 (en) * 2013-12-26 2015-07-02 Intel Corporation Complementary tunneling fet devices and method for forming the same
KR102157825B1 (ko) * 2014-01-16 2020-09-18 삼성전자주식회사 터널링 전계 효과 트랜지스터
US9673757B2 (en) 2014-01-16 2017-06-06 Globalfoundries Inc. Modified tunneling field effect transistors and fabrication methods
KR20150085663A (ko) * 2014-01-16 2015-07-24 삼성전자주식회사 터널링 전계 효과 트랜지스터
EP3123513A4 (en) * 2014-03-28 2018-06-06 Intel Corporation Tunneling field effect transistors with a variable bandgap channel
US9397118B2 (en) 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
KR101602911B1 (ko) * 2014-08-11 2016-03-11 고려대학교 산학협력단 반도체 소자 및 반도체 소자 제조 방법
US9812323B2 (en) * 2014-09-08 2017-11-07 Internaitonal Business Machines Corporation Low external resistance channels in III-V semiconductor devices
US9728639B2 (en) 2015-01-02 2017-08-08 Samsung Electronics Co., Ltd. Tunnel field effect transistors having low turn-on voltage
US9627508B2 (en) * 2015-04-14 2017-04-18 Globalfoundries Inc. Replacement channel TFET
US9972711B2 (en) * 2015-06-03 2018-05-15 International Business Machines Corporation Reduced resistance short-channel InGaAs planar MOSFET
EP3185300A1 (en) * 2015-12-21 2017-06-28 IMEC vzw Drain extension region for tunnel fet
US10734511B2 (en) * 2016-03-31 2020-08-04 Intel Corporation High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer
US10157981B1 (en) * 2017-07-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with well regions
US10229983B1 (en) 2017-11-16 2019-03-12 International Business Machines Corporation Methods and structures for forming field-effect transistors (FETs) with low-k spacers
US11201246B2 (en) 2019-11-12 2021-12-14 International Business Machines Corporation Field-effect transistor structure and fabrication method
US11621340B2 (en) 2019-11-12 2023-04-04 International Business Machines Corporation Field-effect transistor structure and fabrication method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121370A (ja) 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd 半導体装置
US4934204A (en) * 1989-06-07 1990-06-19 Hadden Sr Edward L Force translating and amplifying linkage
JP2773474B2 (ja) * 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
EP0549373B1 (en) 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
US5323020A (en) 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
JP3613594B2 (ja) 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6110783A (en) 1997-06-27 2000-08-29 Sun Microsystems, Inc. Method for forming a notched gate oxide asymmetric MOS device
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
DE19820956A1 (de) * 1998-05-11 1999-11-18 Daimler Chrysler Ag Halbleiter-Bauelement und Verfahren zu seiner Herstellung sowie Verwendung des Halbleiter-Bauelements
US6284579B1 (en) 1999-10-14 2001-09-04 Taiwan Semiconductor Manufacturing Company Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
US6271094B1 (en) 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
FR2806832B1 (fr) 2000-03-22 2002-10-25 Commissariat Energie Atomique Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
US6426547B1 (en) 2000-12-12 2002-07-30 Information Business Machines Corporation Lateral polysilicon pin diode and method for so fabricating
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US6830964B1 (en) 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
JP4439358B2 (ja) 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
US7098507B2 (en) * 2004-06-30 2006-08-29 Intel Corporation Floating-body dynamic random access memory and method of fabrication in tri-gate technology
US7405116B2 (en) * 2004-08-11 2008-07-29 Lsi Corporation Application of gate edge liner to maintain gate length CD in a replacement gate transistor flow
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US7465976B2 (en) 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
JP4843304B2 (ja) 2005-12-14 2011-12-21 富士通セミコンダクター株式会社 フォトマスクの製造方法、デバイスの製造方法、及び、フォトマスクのモニタ方法
US8441000B2 (en) 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
KR100732304B1 (ko) * 2006-03-23 2007-06-25 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
EP1900681B1 (en) 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
US7812370B2 (en) 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US7834345B2 (en) 2008-09-05 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistors with superlattice channels
US8587075B2 (en) 2008-11-18 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with metal source

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117808B (zh) * 2009-12-31 2013-03-13 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法
CN102214690A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 半导体器件及其制作方法
WO2011124000A1 (zh) * 2010-04-09 2011-10-13 中国科学院微电子研究所 半导体器件及其制作方法
CN103262249A (zh) * 2010-12-17 2013-08-21 英特尔公司 隧道场效应晶体管
CN103262249B (zh) * 2010-12-17 2016-11-23 英特尔公司 隧道场效应晶体管
CN102412302A (zh) * 2011-10-13 2012-04-11 北京大学 一种抑制双极效应的隧穿场效应晶体管及其制备方法
US9048260B2 (en) 2011-12-31 2015-06-02 Intel Corporation Method of forming a semiconductor device with tall fins and using hard mask etch stops
TWI479659B (zh) * 2011-12-31 2015-04-01 Intel Corp 形成半導體裝置的方法與其半導體結構
US9923054B2 (en) 2011-12-31 2018-03-20 Intel Corporation Fin structure having hard mask etch stop layers underneath gate sidewall spacers
CN104241284A (zh) * 2013-06-06 2014-12-24 旺宏电子股份有限公司 双模晶体管装置及其操作方法
CN104241284B (zh) * 2013-06-06 2017-05-17 旺宏电子股份有限公司 双模晶体管装置及其操作方法
CN104465377B (zh) * 2013-09-17 2018-10-16 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
CN104465377A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
CN103531636A (zh) * 2013-10-25 2014-01-22 沈阳工业大学 源栅漏共控单掺杂型隧穿晶体管
CN103531636B (zh) * 2013-10-25 2017-12-01 沈阳工业大学 源栅漏共控单掺杂型隧穿晶体管
CN106098771A (zh) * 2015-04-29 2016-11-09 意法半导体公司 具有半导体鳍结构的隧穿场效应晶体管
CN106098771B (zh) * 2015-04-29 2019-05-14 意法半导体公司 具有半导体鳍结构的隧穿场效应晶体管
CN105118858A (zh) * 2015-08-17 2015-12-02 电子科技大学 纵向隧穿场效应晶体管
CN105118858B (zh) * 2015-08-17 2018-04-06 电子科技大学 纵向隧穿场效应晶体管
CN110648918A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110648918B (zh) * 2018-06-27 2022-12-02 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US20100327321A1 (en) 2010-12-30
US20130137236A1 (en) 2013-05-30
US7812370B2 (en) 2010-10-12
CN101355102B (zh) 2011-01-12
CN101931000B (zh) 2012-08-22
US8354695B2 (en) 2013-01-15
US20090026553A1 (en) 2009-01-29
US8697510B2 (en) 2014-04-15
CN101931000A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101355102B (zh) 一种半导体装置及形成该半导体装置的方法
US8669163B2 (en) Tunnel field-effect transistors with superlattice channels
US10453955B2 (en) Lateral DMOS device with dummy gate
US8368127B2 (en) Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current
US10355087B2 (en) Semiconductor device including a transistor with a gate dielectric having a variable thickness
US9159786B2 (en) Dual gate lateral MOSFET
US9679962B2 (en) FinFET and method of manufacturing the same
CN104272444A (zh) 具突变结的隧穿晶体管的制造方法
US20070212823A1 (en) Method for integrating DMOS into sub-micron CMOS process
US20140158990A1 (en) Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same
KR20160083805A (ko) 낮은 턴온 전압을 갖는 터널 전계효과 트랜지스터
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
WO2015027676A1 (zh) 一种隧穿场效应晶体管及其制备方法
CN103311272A (zh) 具有介电隔离沟槽的横向mosfet
CN107039520A (zh) 鳍式场效应晶体管及其形成方法
TW202306162A (zh) 電晶體結構
CN104347416A (zh) 鳍式场效应晶体管及其形成方法
CN104282562A (zh) 鳍式场效应晶体管及其形成方法
CN106876474A (zh) 具有金属氧化物通道层之增强型场效晶体管
CN109244121B (zh) 带栅场板结构的纵向隧穿场效应晶体管
CN102751283B (zh) 一种混合晶面应变Si应变SiGe平面BiCMOS集成器件及制备方法
CN102738165B (zh) 一种混合晶面平面应变BiCMOS集成器件及制备方法
Riyadi et al. Body doping influence in vertical MOSFET design
Theng et al. Three dimensional (3D) n-gate MOSFET
Lee et al. Influence of gate underlap in AM and IM MuGFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

CF01 Termination of patent right due to non-payment of annual fee