JPS61121370A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61121370A JPS61121370A JP24290084A JP24290084A JPS61121370A JP S61121370 A JPS61121370 A JP S61121370A JP 24290084 A JP24290084 A JP 24290084A JP 24290084 A JP24290084 A JP 24290084A JP S61121370 A JPS61121370 A JP S61121370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semi
- resistance
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 239000002775 capsule Substances 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は低損失、低入力容量のｐｉｎダイオードに関す
るものである。
るものである。
従来の技術
可変減衰器を半導体回路で構成する際の重要な回路部品
として、シリコン（Ｓｔ）基板を用いたｐｉｎダイオー
ドが周知である。これは、第３図に示すように、＄１
基板中た、ｐ領域１．ｎ領域２゜高抵抗のｉ領域３の３
領域が構成され、ｐ領域１゜ｎ領域２にそれぞれ電極４
，５を設けた構成になっている。ｐに■、ｎにＯを印加
したとき、ホール、エレクトロンがそれぞれで領域３に
注入され、再結合電流が流れる。つまり、このとき、デ
バイスは、低抵抗になる。また、キャリアのライフタイ
ムをτとするとき、ｆ二％πτの周波数以上では、ｉ領
域３中の蓄積電荷が周波数応答に追随できず、接合容量
が無視され、はとんど純抵抗としてはたらく。逆極性に
バイアスを印加したときは、ｉ領域３は空乏層で満され
、カットオフとなる。
として、シリコン（Ｓｔ）基板を用いたｐｉｎダイオー
ドが周知である。これは、第３図に示すように、＄１
基板中た、ｐ領域１．ｎ領域２゜高抵抗のｉ領域３の３
領域が構成され、ｐ領域１゜ｎ領域２にそれぞれ電極４
，５を設けた構成になっている。ｐに■、ｎにＯを印加
したとき、ホール、エレクトロンがそれぞれで領域３に
注入され、再結合電流が流れる。つまり、このとき、デ
バイスは、低抵抗になる。また、キャリアのライフタイ
ムをτとするとき、ｆ二％πτの周波数以上では、ｉ領
域３中の蓄積電荷が周波数応答に追随できず、接合容量
が無視され、はとんど純抵抗としてはたらく。逆極性に
バイアスを印加したときは、ｉ領域３は空乏層で満され
、カットオフとなる。
このようなｐｉｎダイオードに要求される特性としては
、下記のことがあげられる。
、下記のことがあげられる。
（１）低損失である
（２）低入力容量である
（３）抵抗可変範囲が広い
ｐｉｎダイオードの等価回路は、第４図ａ、ｂのように
表わされる。なお、第４図ａは逆バイアス時、同すは順
バイアス時のものである。
表わされる。なお、第４図ａは逆バイアス時、同すは順
バイアス時のものである。
以上のように、ｐｉｎダイオードは素子で決定される周
波数以上では極めて直線性の良い純抵抗としてはたらく
こと、端子間容量が小さく高い周波数までアイソレーシ
ヨンがとれる等の特長があり、ＲＦアテネータやＲＦス
イッチとして使用されている。
波数以上では極めて直線性の良い純抵抗としてはたらく
こと、端子間容量が小さく高い周波数までアイソレーシ
ヨンがとれる等の特長があり、ＲＦアテネータやＲＦス
イッチとして使用されている。
第６図ａはｐ１ｎダイオードを用いてπ形アテネータを
構成した例の回路図である。これを抵抗で示すと第５図
すの等価回路図のように表わせる。
構成した例の回路図である。これを抵抗で示すと第５図
すの等価回路図のように表わせる。
Ｒ１，Ｒ２の各抵抗値と減衰度との間には、第６図に示
す関係がある。このように、ｐｉｎダイオードのバイア
スを可変することＫより１〜３０ ｄＢの減衰度を容易
に得ることができる。
す関係がある。このように、ｐｉｎダイオードのバイア
スを可変することＫより１〜３０ ｄＢの減衰度を容易
に得ることができる。
発明が解決しようとする問題点
ところで、このようなｐｉｎアテネータをＵＨＦ／ＶＨ
Ｆ をカバーする広帯域低雑音アンプの前につけて、
ＡＧＣ用として用いる場合がある。このとき、最小減衰
時の減衰度をできる限り ＯｄＢにしないと、雑音指数
（ＮＦ）を劣化させる。これを実現するためには、第６
図かられかるようだ、ｐｉｎダイオードの可変範囲を極
めて大きな抵抗値から、小さな抵抗値まで可変する必要
がある。
Ｆ をカバーする広帯域低雑音アンプの前につけて、
ＡＧＣ用として用いる場合がある。このとき、最小減衰
時の減衰度をできる限り ＯｄＢにしないと、雑音指数
（ＮＦ）を劣化させる。これを実現するためには、第６
図かられかるようだ、ｐｉｎダイオードの可変範囲を極
めて大きな抵抗値から、小さな抵抗値まで可変する必要
がある。
従来、このようなｐｉｎダイオードの実現が困難であっ
た。これは、高抵抗を得ようとすれば、電極間隔を大き
く、電極面積を小さくする必要があるが、このようにす
ると、今度は、低抵抗の実現が困難になるからである。
た。これは、高抵抗を得ようとすれば、電極間隔を大き
く、電極面積を小さくする必要があるが、このようにす
ると、今度は、低抵抗の実現が困難になるからである。
本発明は、かかる従来のｐｉｎダイオードの不都合を解
消しようとするものである。
消しようとするものである。
問題点を解決するための手段
本発明は、水軍的に高抵抗例することが困難なＳＬ の
ｉ層の代シに、比較的容易に高抵抗が得られるＧ ａ
Ａ ａの半絶縁性基板をｉ層として用いて、ｐｉｎダイ
オードを構成したものである。
ｉ層の代シに、比較的容易に高抵抗が得られるＧ ａ
Ａ ａの半絶縁性基板をｉ層として用いて、ｐｉｎダイ
オードを構成したものである。
作 用
Ｇ ａ Ａ ｇの少数キャリアのライフタイムは、１ｏ
−８（秒）程度と、Ｓｔ Ｋ比べかなり小さいが、アン
ドープの高抵抗基板を本発明のように用いる場合のライ
フタイムはもう少し大きく、かつ、電極間距離を３〜１
０μｍ程度と狭くすれば、順方向にバイアス印加時の、
抵抗を極めて小さく、かつ、無バイアス時は、極めて高
抵抗にできる。
−８（秒）程度と、Ｓｔ Ｋ比べかなり小さいが、アン
ドープの高抵抗基板を本発明のように用いる場合のライ
フタイムはもう少し大きく、かつ、電極間距離を３〜１
０μｍ程度と狭くすれば、順方向にバイアス印加時の、
抵抗を極めて小さく、かつ、無バイアス時は、極めて高
抵抗にできる。
従って、１０にΩ程度の高抵抗から、数Ω程度の低抵抗
にわたって可変できる。
にわたって可変できる。
実施例
第１図は本発明実施例装置の断面図である。
本発明の実施例として、電極間距離Ｖｌ／＝ｓμｍ電極
面積１００μｍＸ１００μｍとした場合、１０にΩ〜６
Ωまで抵抗が可変であった。
面積１００μｍＸ１００μｍとした場合、１０にΩ〜６
Ωまで抵抗が可変であった。
また、集積化する場合、隣接の素子との分離は１００μ
ｍ以上離せば、十分であった。なお本実施例ではｐ＋層
１１はＺｎ、 ｎ＋層１２はＳｉをそれぞれ半絶縁性Ｇ
ａ Ａ ｓ基板の１層１３中にイオン注入して形成し
た。ｐ 層１１上のオーミック電極１４は、Ｔｉ／Ａｕ
で、ｎ＋層１２上のオーミック電極１５は、ＡｕＧｅ／
Ａｕで、それぞれ形成した、また、半枦縁性ＧａＡｓ基
板１３ｉｄ、液体カプセル法（ＬＥＣと略称）で形成さ
れたノンドープ基板を用いた。１６は基板電極である。
ｍ以上離せば、十分であった。なお本実施例ではｐ＋層
１１はＺｎ、 ｎ＋層１２はＳｉをそれぞれ半絶縁性Ｇ
ａ Ａ ｓ基板の１層１３中にイオン注入して形成し
た。ｐ 層１１上のオーミック電極１４は、Ｔｉ／Ａｕ
で、ｎ＋層１２上のオーミック電極１５は、ＡｕＧｅ／
Ａｕで、それぞれ形成した、また、半枦縁性ＧａＡｓ基
板１３ｉｄ、液体カプセル法（ＬＥＣと略称）で形成さ
れたノンドープ基板を用いた。１６は基板電極である。
以上の説明では、アズブローンの半絶縁性Ｇ ａＡｓ基
板にその１ま、ｎ＋とｐ＋を形成したが、第２図の断面
図に示すように、アンドープのＧａＡｇ １７を、半絶
縁性Ｇ ａ Ａ ｓ基板１３の上に気相あるいは、液相
でエビタシャル成長した高抵抗Ｇ ａ Ａ ｓを用いて
も良い。この場合、多少コスト高になるが、結晶性の向
上によりτが長くとれ、低い周波数で使えるという利点
が生じる。
板にその１ま、ｎ＋とｐ＋を形成したが、第２図の断面
図に示すように、アンドープのＧａＡｇ １７を、半絶
縁性Ｇ ａ Ａ ｓ基板１３の上に気相あるいは、液相
でエビタシャル成長した高抵抗Ｇ ａ Ａ ｓを用いて
も良い。この場合、多少コスト高になるが、結晶性の向
上によりτが長くとれ、低い周波数で使えるという利点
が生じる。
また、ＧａＡｓでなく、アンドープのＧａＡＩＡｑ成長
させ、これをｉ層と用いても良い。この場合には、より
高抵抗までの可変が可能になる。
させ、これをｉ層と用いても良い。この場合には、より
高抵抗までの可変が可能になる。
発明の効果
本発明による半絶縁性Ｇ ａ Ａ ｇ基板上に形成した
ｐ１ｎダイオードによれば、アテネータは、１０〜１０
００ ＭＨｚ ノ範囲でＯ−２〜３ｏｄＢの減衰度が
得られた。つまり最小減衰時の挿入損が０．２ｃｌＢと
極めて小さい可変アテネータが構成できた。
ｐ１ｎダイオードによれば、アテネータは、１０〜１０
００ ＭＨｚ ノ範囲でＯ−２〜３ｏｄＢの減衰度が
得られた。つまり最小減衰時の挿入損が０．２ｃｌＢと
極めて小さい可変アテネータが構成できた。
以上述べたごとく、本発明によれば、従来１ｑられなか
ったような高性能のアテネータが可能になり、実用上極
めて有意義なものである。
ったような高性能のアテネータが可能になり、実用上極
めて有意義なものである。
第１図、第２図はそれぞれ、本発明の各実施例の断面図
、第３図は従来例の断面図、第４図ａ。 ｂはｐｉｎダイオードの各状態の等価回路図、第６図ａ
、ｂはｐｉｎダイオードを組込んだアテネータの回路図
１等価回路図、第６図は同アテネータの特性図である。 １１・・・・・・ｐ＋層、１２・・・・・・ｎ＋層、１
３・・・・・・半絶縁性Ｇ ａ Ａ ｓ −ｉ 層、１
４・・・・・・（アノード）電極、１５・・・・・費カ
ンード）電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ア７−′Ｆ 刀シート゛ ＝どノートご ス７ソートー 区 巽笛圀く三 Ｃ
、第３図は従来例の断面図、第４図ａ。 ｂはｐｉｎダイオードの各状態の等価回路図、第６図ａ
、ｂはｐｉｎダイオードを組込んだアテネータの回路図
１等価回路図、第６図は同アテネータの特性図である。 １１・・・・・・ｐ＋層、１２・・・・・・ｎ＋層、１
３・・・・・・半絶縁性Ｇ ａ Ａ ｓ −ｉ 層、１
４・・・・・・（アノード）電極、１５・・・・・費カ
ンード）電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ア７−′Ｆ 刀シート゛ ＝どノートご ス７ソートー 区 巽笛圀く三 Ｃ
Claims (1)
- 半絶縁性ＧａＡｓ基板上に、ｐ領域とｎ領域とを、間
に、半絶縁性領域をはさんで、それぞれ形成し、前記ｐ
領域、および前記ｎ領域のそれぞれから電極を取り出し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290084A JPS61121370A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290084A JPS61121370A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121370A true JPS61121370A (ja) | 1986-06-09 |
Family
ID=17095885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24290084A Pending JPS61121370A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121370A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812370B2 (en) | 2007-07-25 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US7834345B2 (en) | 2008-09-05 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
| US8587075B2 (en) | 2008-11-18 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with metal source |
| CN106653866A (zh) * | 2016-12-20 | 2017-05-10 | 西安电子科技大学 | GaAs基固态等离子体PiN二极管及其制备方法 |
-
1984
- 1984-11-16 JP JP24290084A patent/JPS61121370A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812370B2 (en) | 2007-07-25 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US8354695B2 (en) | 2007-07-25 | 2013-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US8697510B2 (en) | 2007-07-25 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US7834345B2 (en) | 2008-09-05 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
| US8669163B2 (en) | 2008-09-05 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
| US8587075B2 (en) | 2008-11-18 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with metal source |
| CN106653866A (zh) * | 2016-12-20 | 2017-05-10 | 西安电子科技大学 | GaAs基固态等离子体PiN二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3210677A (en) | Unipolar-bipolar semiconductor amplifier | |
| US6853264B2 (en) | Input power limiter for a microwave receiver | |
| US3257631A (en) | Solid-state semiconductor network | |
| US20030205715A1 (en) | Heterojunction p-i-n diode and method of making the same | |
| US4550331A (en) | Multilayer modulation doped heterostructure charge coupled device | |
| US3098160A (en) | Field controlled avalanche semiconductive device | |
| EP0780952B1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| US4220874A (en) | High frequency semiconductor devices | |
| JPS61121370A (ja) | 半導体装置 | |
| EP0503731B1 (fr) | Procédé de réalisation d'un transistor à haute mobilité électronique intégré | |
| EP0762500B1 (de) | Planare PIN-Diode und Verfahren zu deren Herstellung | |
| US3855613A (en) | A solid state switch using an improved junction field effect transistor | |
| Lai et al. | Monolithically integrated planar front-end photoreceivers with 0.25 μm gate pseudomorphic In0. 50Ga0. 40As/In0. 52Al0. 48As/Inp modulation-doped field-effect transistors | |
| JP3087278B2 (ja) | モノリシック集積回路素子 | |
| US5084744A (en) | Field effect transistor with active layer apart from guard-ring | |
| Deyhimy et al. | A 500‐MHz GaAs charge‐coupled device | |
| Chertouk et al. | Origins and characterization of low-frequency noise in GaAs MESFET's grown on InP substrates | |
| US4727349A (en) | Depleted channel photoconductor | |
| SE511891C2 (sv) | Bipolär effekttransistor och framställningsförfarande | |
| JPH04216664A (ja) | 非線形抵抗素子及び前置増幅器 | |
| KR920002092B1 (ko) | 매립형 쇼트키 전극을 이용한 고속 수광소자 | |
| US5742093A (en) | Frequency compensator | |
| JPH0442604A (ja) | 弾性表面波コンボルバ | |
| US3955148A (en) | Sampling circuit | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード |