JPH0442604A - 弾性表面波コンボルバ - Google Patents
弾性表面波コンボルバInfo
- Publication number
- JPH0442604A JPH0442604A JP2150334A JP15033490A JPH0442604A JP H0442604 A JPH0442604 A JP H0442604A JP 2150334 A JP2150334 A JP 2150334A JP 15033490 A JP15033490 A JP 15033490A JP H0442604 A JPH0442604 A JP H0442604A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- convolver
- layer
- substrate
- piezoelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010897 surface acoustic wave method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 15
- 241000238557 Decapoda Species 0.000 description 17
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- -1 and in practice Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、圧電膜と半導体で構成されるモノリシック弾
性表面波コンボルバ（以下、ＳＡＷコン゛ボルバと略称
する）の改良に関するものである。
性表面波コンボルバ（以下、ＳＡＷコン゛ボルバと略称
する）の改良に関するものである。
［発明の概要］
本発明は、圧電膜／絶縁体／低濃度Ｓｉエピタキシャル
層／高濃度ＳＬ基板の構造を有するＳＡＷコンボルバに
おいて、前記低濃度ＳＬエピタキシャル層のかわりにＩ
ｎＰエピタキシャル層を用い、それにより、コンボリュ
ーション効率（以下、ＦＴと略記する）を低下させるこ
となく、しかも前述した従来構造よりも温度特性を向上
することができ、さらにエピタキシャル層の厚さの制御
を、従来構造のように厳密にする必要がないようにした
ものである。
層／高濃度ＳＬ基板の構造を有するＳＡＷコンボルバに
おいて、前記低濃度ＳＬエピタキシャル層のかわりにＩ
ｎＰエピタキシャル層を用い、それにより、コンボリュ
ーション効率（以下、ＦＴと略記する）を低下させるこ
となく、しかも前述した従来構造よりも温度特性を向上
することができ、さらにエピタキシャル層の厚さの制御
を、従来構造のように厳密にする必要がないようにした
ものである。
［従来の技術］
第９図および第１Ｏ図は、２つの異なった従来のモノリ
シックＳＡＷコンボルバの構造を示す断面図であって、
図中、ｌは高濃度半導体基板、２は絶縁体、３は圧電膜
、４はゲート電極、５は入力トランスデューサの櫛形電
極、６は裏面電極、７は入力端子、８は出力端子、９は
高濃度半導体基板、１ｏは低濃度半導体エピタキシャル
層を表す。
シックＳＡＷコンボルバの構造を示す断面図であって、
図中、ｌは高濃度半導体基板、２は絶縁体、３は圧電膜
、４はゲート電極、５は入力トランスデューサの櫛形電
極、６は裏面電極、７は入力端子、８は出力端子、９は
高濃度半導体基板、１ｏは低濃度半導体エピタキシャル
層を表す。
即ち、第９図では、圧電膜／絶縁体／半導体構造であり
、第１Ｏ図では、圧電膜／絶縁体／低濃度半導体エピタ
キシャル層／高濃度半導体基板構造であることが特徴で
ある。なお、第１０図の構造において、半導体エピタキ
シャル層１０と高濃度半導体基板は同じ材質であり、半
導体基板とエピタキシャル層の格子定数は等しく、いわ
ゆるホモ接合を形成している。
、第１Ｏ図では、圧電膜／絶縁体／低濃度半導体エピタ
キシャル層／高濃度半導体基板構造であることが特徴で
ある。なお、第１０図の構造において、半導体エピタキ
シャル層１０と高濃度半導体基板は同じ材質であり、半
導体基板とエピタキシャル層の格子定数は等しく、いわ
ゆるホモ接合を形成している。
第９図と第１０図を比較すると、第１Ｏ図の構造の方が
コンボリューション効率ＦＴが高い値となることが知ら
れており、実用的には第１０図の構造が用いられている
のが現状である。なお、第９図の構造のコンボルバの諸
特性に関する詳細は、次の参考文献［１コ〜［２］に述
べられている。
コンボリューション効率ＦＴが高い値となることが知ら
れており、実用的には第１０図の構造が用いられている
のが現状である。なお、第９図の構造のコンボルバの諸
特性に関する詳細は、次の参考文献［１コ〜［２］に述
べられている。
文献［１］
Ｂ、Ｔ、Ｋｈｕｒｉ−Ｙａｋｕｂ ａｎｄ Ｇ、Ｓ、Ｋ
ｉｎ。
ｉｎ。
“Ａ Ｄｅｔａｉｌｅｄ Ｔｈｅｏｒｙ ｏｆ ｔｈｅ
Ｍｏｎｏｌｉｔｈｉｃ ＺｉｎｃＯｘｉｄｅ ｏｎ
５ｉｌｉｃｏｎ Ｃｏｎｖｏｌｖｅｒ 。
Ｍｏｎｏｌｉｔｈｉｃ ＺｉｎｃＯｘｉｄｅ ｏｎ
５ｉｌｉｃｏｎ Ｃｏｎｖｏｌｖｅｒ 。
ＩＥＥＥτｒａｎｓ、５ｏｎｉｃｓ Ｕｌｔｒａｓｏｎ
、、ｖｏｌ、５Ｕ−２４，Ｎｏ、１゜Ｊａｎｕａｒｙ
１９７７、ｐｐ、３４−４３文献［２］ Ｊ、に、Ｅｌｌｉｏｔｔ、ｅＺ ａｌ。
、、ｖｏｌ、５Ｕ−２４，Ｎｏ、１゜Ｊａｎｕａｒｙ
１９７７、ｐｐ、３４−４３文献［２］ Ｊ、に、Ｅｌｌｉｏｔｔ、ｅＺ ａｌ。
“Ａ Ｗｉｄｅｂａｎｄ ＳＡＷ ｃｎｖｏｌｖｅｒ
ｕｔｉｌｉｚｉｎｇ Ｓｅｚａｗａｗａｖｅｓ ｉｎ
ｔｈｅ ｍｅｔａｌ−Ｚｎｏ−Ｓｉｎ、 −Ｓｉｃｏｎ
ｆｉｇｕｒａｔｉｏｎ 。
ｕｔｉｌｉｚｉｎｇ Ｓｅｚａｗａｗａｖｅｓ ｉｎ
ｔｈｅ ｍｅｔａｌ−Ｚｎｏ−Ｓｉｎ、 −Ｓｉｃｏｎ
ｆｉｇｕｒａｔｉｏｎ 。
Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３２．Ｍａｙ １９７
８．ｐｐ、５１５−５１６また、第１０図の構造のコン
ボルバの諸特性に間する詳細は、次の参考文献［３］〜
〔４］に述べられている。
８．ｐｐ、５１５−５１６また、第１０図の構造のコン
ボルバの諸特性に間する詳細は、次の参考文献［３］〜
〔４］に述べられている。
文献［３コ
Ｓ、Ｍｉｎａｇａｌ＆ａ、ｅｔ ａｌ。
“Ｅｆｆ’１ｃｉｅｎｔ ＺｎＯ−５ｉｎ、 −３ｉ
Ｓｅｚａｗａ ｗａｖｅｃｏｎｖｏｌｖｅｒ 。
Ｓｅｚａｗａ ｗａｖｅｃｏｎｖｏｌｖｅｒ 。
ＩＥＥＥ Ｔｒａｎｓ、５ｏｎｉｃｓ Ｕｌｔｒａｓｏ
ｎ、、ｖｏｌ、５Ｕ−３２゜Ｎｏ、５． Ｓｅｐｔｅｍ
ｂｅｒ １９８５．ｐｐ、６７０−６７４７４文献］ 特開昭６３−６２２Ｓｉ号公報（特願昭６１−２０７４
５７号）特に第１０図の構造で、圧電膜としてＺｎＯ、
半導体としてＳｉを用いた場合に高いＦＴが得られるこ
とが知られており、実際的には、Ｚｎ○／Ｓ ｉ Ｏ，
／ｎ−３ｉｚビタキシャル層／ｎ”−３ｉ基板の構造が
実用化されている。
ｎ、、ｖｏｌ、５Ｕ−３２゜Ｎｏ、５． Ｓｅｐｔｅｍ
ｂｅｒ １９８５．ｐｐ、６７０−６７４７４文献］ 特開昭６３−６２２Ｓｉ号公報（特願昭６１−２０７４
５７号）特に第１０図の構造で、圧電膜としてＺｎＯ、
半導体としてＳｉを用いた場合に高いＦＴが得られるこ
とが知られており、実際的には、Ｚｎ○／Ｓ ｉ Ｏ，
／ｎ−３ｉｚビタキシャル層／ｎ”−３ｉ基板の構造が
実用化されている。
これに関しては前述した文献［３］と文献［４］に詳細
に示されている。
に示されている。
［発明が解決しようとする課厘コ
しかし、第２図に示した従来の構造においても欠点があ
る。それは、素子のＦＴを十分に高くし、かつ温度特性
を良好とするためには、エピタキシャル層の厚さＬを最
大空乏層幅Ｗｍａｘに対し、Ｗｍａｘ（Ｌ≦Ｗｍａｘ＋
２μｍ程度にする必要があることである。これは、Ｓｉ
の場合、エピタキシャル層の厚さＬをＬ≦数μｍにする
必要があることを示している（この点についても文献［
４］に詳細に説明されている）。
る。それは、素子のＦＴを十分に高くし、かつ温度特性
を良好とするためには、エピタキシャル層の厚さＬを最
大空乏層幅Ｗｍａｘに対し、Ｗｍａｘ（Ｌ≦Ｗｍａｘ＋
２μｍ程度にする必要があることである。これは、Ｓｉ
の場合、エピタキシャル層の厚さＬをＬ≦数μｍにする
必要があることを示している（この点についても文献［
４］に詳細に説明されている）。
実際上、高濃度Ｓｉ基板上で低濃度Ｓｉエピタキシャル
層を数μｍ以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル層（以下、エビ層と略称する）
の厚さＬの再現性を確保することは容易なことではない
、その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もＦＴの高い第１０図の構造において
も、ＦＴを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。
層を数μｍ以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル層（以下、エビ層と略称する）
の厚さＬの再現性を確保することは容易なことではない
、その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もＦＴの高い第１０図の構造において
も、ＦＴを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。
［発明の目的］
本発明の目的は、コンボリューション効率が高く、温度
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。
Ｃ課題を解決するための手段］
本発明は、上記目的を達成するため、従来のモノリシッ
クＳＡＷコンボルバ構造におけるＳｉエビ層を工ｎＰエ
ビ層にすることにより、上述した問題点の解決を図った
ものである。
クＳＡＷコンボルバ構造におけるＳｉエビ層を工ｎＰエ
ビ層にすることにより、上述した問題点の解決を図った
ものである。
［作用］
上記ＳＡＷコンボルバ構造のエビ層に用いたＩｎＰは、
その中の電子の移動度がＳｌ中の電子の移動度の数倍以
上大きく、そのためにエビ層中で発生けするジュール熱
による損失を従来より小さくすることができ、その結果
としてコンボリューション効率ＦＴの向上と、温度特性
の向上が可能となる。
その中の電子の移動度がＳｌ中の電子の移動度の数倍以
上大きく、そのためにエビ層中で発生けするジュール熱
による損失を従来より小さくすることができ、その結果
としてコンボリューション効率ＦＴの向上と、温度特性
の向上が可能となる。
［実施例］
第１図は、本発明の一実施例によるＳＡＷコンボルバの
構造を示す断面図である。
構造を示す断面図である。
同図において、１１は高濃度ＳＬ基板、１２はＩｎＰエ
ビ層、２は絶縁体、３は圧電膜、４はゲート電極、５は
入力トランスデューサの櫛形電極、６は裏面電極、７は
入力端子、８は出力端子である。
ビ層、２は絶縁体、３は圧電膜、４はゲート電極、５は
入力トランスデューサの櫛形電極、６は裏面電極、７は
入力端子、８は出力端子である。
上記構造は、第１０図の従来構造と似ているが、第１Ｏ
図では、高濃度半導体基板９と低濃度半導体エビ層ｌ○
が同じ材質で形成されているのに対し、第１図の構造で
は、高濃度半導体（Ｓｉ）基板１１と半導体（Ｉｎｐ）
エビ層１２が異なる材質で形成されており、その点が根
本的に異なる点である。
図では、高濃度半導体基板９と低濃度半導体エビ層ｌ○
が同じ材質で形成されているのに対し、第１図の構造で
は、高濃度半導体（Ｓｉ）基板１１と半導体（Ｉｎｐ）
エビ層１２が異なる材質で形成されており、その点が根
本的に異なる点である。
この場合、前述したように、第１Ｏ図の従来構造では、
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第１図の構造では、エビ層と基板の材質が
違うので、格子定数が異なっており、ヘテロ接合が形成
されることになる。
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第１図の構造では、エビ層と基板の材質が
違うので、格子定数が異なっており、ヘテロ接合が形成
されることになる。
つまり、第１図の構造では、基板として高濃度Ｓｉ基板
を眉い、エビ層として、ＩｎＰエビ層を用いている。
を眉い、エビ層として、ＩｎＰエビ層を用いている。
Ｓｉ基板上にＩｎＰエビ層を形成する技術にっいては、
近年、確立されつつあるＭＯＣＶＤや光ＣＶＤ、あるい
はＭＢＥなどの技術、およびそれらを組み合わせた技術
によって可能である。
近年、確立されつつあるＭＯＣＶＤや光ＣＶＤ、あるい
はＭＢＥなどの技術、およびそれらを組み合わせた技術
によって可能である。
第２図〜第６図のグラフに、従来構造（第１０図参照）
の場合の特性と、本発明による第１図の構造の場合の特
性とを比較した例を示す、ただし、次の構造の場合であ
る。
の場合の特性と、本発明による第１図の構造の場合の特
性とを比較した例を示す、ただし、次の構造の場合であ
る。
従来構造：
ゲート電極・・・・・・Ａ１
圧電膜・・・・・・ＺｎＯ（５μｍ）
絶縁体・・・・・・Ｓｉｎ、（０，１μｍ）エビ層−−
−−ｎ−３ｉ （Ｎｄ＝５Ｘ １０”ａｎ−”）基板
−ｎ” −Ｓ ｉ （Ｎ ｄ ＝ Ｉ Ｘ １０”ｃ
ｍ−”）本発明の構造： ゲート電極・・・・・・Ａ１ 圧電膜・・・・・・ＺｎＯ（５μｍ） 絶縁体・・・・・・Ｓｉｎ、（０，１μｍ）エビ層−−
ｎ −Ｉ ｎ Ｐ（Ｎｄ ＝ ５ Ｘ １０”ｃｍ−’
）基板・・・・・・ｎ” −Ｓ ｉ （Ｎ ｄ ＝
Ｉ Ｘ ｌ Ｏ”ａｎ−”）ここで、Ｎｄは各半導体層
の不純物（ドナー）密度である。また、５μｍ、Ｑ、１
μｍという数値は、各層の厚さである。
−−ｎ−３ｉ （Ｎｄ＝５Ｘ １０”ａｎ−”）基板
−ｎ” −Ｓ ｉ （Ｎ ｄ ＝ Ｉ Ｘ １０”ｃ
ｍ−”）本発明の構造： ゲート電極・・・・・・Ａ１ 圧電膜・・・・・・ＺｎＯ（５μｍ） 絶縁体・・・・・・Ｓｉｎ、（０，１μｍ）エビ層−−
ｎ −Ｉ ｎ Ｐ（Ｎｄ ＝ ５ Ｘ １０”ｃｍ−’
）基板・・・・・・ｎ” −Ｓ ｉ （Ｎ ｄ ＝
Ｉ Ｘ ｌ Ｏ”ａｎ−”）ここで、Ｎｄは各半導体層
の不純物（ドナー）密度である。また、５μｍ、Ｑ、１
μｍという数値は、各層の厚さである。
なお、第２図〜第６図のグラフは、入力信号の周波数が
２１５ＭＨｚの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
２つの参考文献を参照されたい。
２１５ＭＨｚの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
２つの参考文献を参照されたい。
文献［６コ
Ｓ、ＭｉｔｓｕｔｓｕＫａ ｅｔ ａｌ。
Ｐｒｏｐａｇａｔｉｏｎ １ｏｓｓ ｏｆ ５ｕｒｆａ
ｃｅ ａｃｏｕｓｔｉｃｗａｖｅｓ ｏｎ ａ ｍｏｎ
ｏｌｉｔｈｉｃ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓ
ｅｍｔｃｏｎｄｕｃｔｏｒ ５ｔｒｕｃｔｕｒｅ”Ｊｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌ、Ｐｈｙｓ、、ｖｏｌ、６
５．Ｎｏ、２．Ｊａｎｕａｒｙ１９８９、Ｉ）ｐ、６５
１−６６１゜ 文献Ｅ７コ Ｓ、Ｍｉｎａｇａｗａ、ｅｔ ａｌ。
ｃｅ ａｃｏｕｓｔｉｃｗａｖｅｓ ｏｎ ａ ｍｏｎ
ｏｌｉｔｈｉｃ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓ
ｅｍｔｃｏｎｄｕｃｔｏｒ ５ｔｒｕｃｔｕｒｅ”Ｊｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌ、Ｐｈｙｓ、、ｖｏｌ、６
５．Ｎｏ、２．Ｊａｎｕａｒｙ１９８９、Ｉ）ｐ、６５
１−６６１゜ 文献Ｅ７コ Ｓ、Ｍｉｎａｇａｗａ、ｅｔ ａｌ。
“Ｅｆｆｉｃｅｎｔ Ｍｏｎｏｌｉｔｈｉｃ ＺｎＯ／
Ｓｉ Ｓｅｚａｗａ ＷａｖｅＣｏｎｖｏｌｖｅｒ”、
１９８２ Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐ、Ｐｒｏ
ｃ、。
Ｓｉ Ｓｅｚａｗａ ＷａｖｅＣｏｎｖｏｌｖｅｒ”、
１９８２ Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐ、Ｐｒｏ
ｃ、。
ＩＥＥＥ Ｃａｔ、＃ ８２ＣＨ１８２３−４１９８２
，ｐｐ、４４７−４５１゜第２図〜第３図のグラフは、
コンポリューション効率Ｆ丁のバイアス特性を比較した
ものである。
，ｐｐ、４４７−４５１゜第２図〜第３図のグラフは、
コンポリューション効率Ｆ丁のバイアス特性を比較した
ものである。
同図には、参考のために、Ｃ−■特性（ゲート電極と接
地間の容量Ｃと、ゲートに印加されたゲートバイアスの
関係）も示している。また、同図では、エビ層の厚さＬ
として、Ｗ＠ａｘ＋１μｍの場合を示しである。ここで
、Ｗｍａｘは最大空乏層幅であり、Ｎｄ＝５Ｘ１０”ｃ
ｍ−°の時の数値は、室温では、次の値となる。
地間の容量Ｃと、ゲートに印加されたゲートバイアスの
関係）も示している。また、同図では、エビ層の厚さＬ
として、Ｗ＠ａｘ＋１μｍの場合を示しである。ここで
、Ｗｍａｘは最大空乏層幅であり、Ｎｄ＝５Ｘ１０”ｃ
ｍ−°の時の数値は、室温では、次の値となる。
第２図−第３図のグラフを対比してみると、本発明の構
造の場合の方がＦＴの最大値Ｆ ７１ａＸが少し大きく
なっているだけでなく、ＦＴが大きな値となるバイアス
の範囲が広いことがわかる。また、本発明の構造の場合
には、バイアスが多少ずれてもＦＴが良好な値を維持す
ることを示しており、この点においても、本発明は従来
構造より有利である。
造の場合の方がＦＴの最大値Ｆ ７１ａＸが少し大きく
なっているだけでなく、ＦＴが大きな値となるバイアス
の範囲が広いことがわかる。また、本発明の構造の場合
には、バイアスが多少ずれてもＦＴが良好な値を維持す
ることを示しており、この点においても、本発明は従来
構造より有利である。
第４図のグラフは、エビ層の厚さＬと、Ｆ ７ｍａｘの
関係を示したものである。横軸はＬ −Ｗｍａｘである
。同グラフをみると、従来構造では、エビ層の厚さＬが
厚くなるとＦ ７ｍａｘが急に小さくなるのに対し、本
発明の構造では、Ｆ ７１１１８ＸのＬ依存性が小さく
、エビ層の厚さＬが５μｍ程度増加しても、Ｆ ７１１
８Ｘは４ｄＢｍ程小さくなるにすぎな゛い（ゲート長が
４０ｍｍの時）、このことは、本発明のようにエビ層と
してｎ−ＩｎＰを用いると、エビ層の厚さＬに多少のバ
ラツキがあっても、ＦＴ１１ａχに大差がなく、したが
って、その点で製造時の歩留りを向上させることができ
ることを示している。
関係を示したものである。横軸はＬ −Ｗｍａｘである
。同グラフをみると、従来構造では、エビ層の厚さＬが
厚くなるとＦ ７ｍａｘが急に小さくなるのに対し、本
発明の構造では、Ｆ ７１１１８ＸのＬ依存性が小さく
、エビ層の厚さＬが５μｍ程度増加しても、Ｆ ７１１
８Ｘは４ｄＢｍ程小さくなるにすぎな゛い（ゲート長が
４０ｍｍの時）、このことは、本発明のようにエビ層と
してｎ−ＩｎＰを用いると、エビ層の厚さＬに多少のバ
ラツキがあっても、ＦＴ１１ａχに大差がなく、したが
って、その点で製造時の歩留りを向上させることができ
ることを示している。
次に第５図−第６図のグラフは、Ｆ ７ｍａｘの温度依
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がＦ ７ｍａｘの温度変化が小さく
、したがって、温度特性が従来構造よりも良好であるこ
とがわかる。特に従来構造では、エビ層の厚さＬが少し
大きくなっても温度特性が大きく劣化するのに対し、本
発明の構造では、温度特性のＬ依存性が従来構造よりも
かなり小さいことがわかる。この点も本発明では、エビ
層の厚さＬに多少のバラツキがあっても、温度特性のバ
ラツキが少ないことを示し、歩留り向上に有効であるこ
とを示している。
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がＦ ７ｍａｘの温度変化が小さく
、したがって、温度特性が従来構造よりも良好であるこ
とがわかる。特に従来構造では、エビ層の厚さＬが少し
大きくなっても温度特性が大きく劣化するのに対し、本
発明の構造では、温度特性のＬ依存性が従来構造よりも
かなり小さいことがわかる。この点も本発明では、エビ
層の厚さＬに多少のバラツキがあっても、温度特性のバ
ラツキが少ないことを示し、歩留り向上に有効であるこ
とを示している。
以上の第２図〜第６図のグラフに示されているように、
本発明によれば、コンボリューション効率ＦＴが高く、
温度特性も良好であり、かつ製造の歩留りを向上させる
ことが可能なＳＡＷコンボルバを得ることができる。
本発明によれば、コンボリューション効率ＦＴが高く、
温度特性も良好であり、かつ製造の歩留りを向上させる
ことが可能なＳＡＷコンボルバを得ることができる。
なお、第２図〜第６図のグラフでは、ｎ形ＩｎＰとｎ形
Ｓｉ基板を仮定しているが、本発明を実施する場合は、
そのようにｎ形の半導体であることが有利である。それ
は、ＩｎＰの場合、Ｓｉよりもキャリアの移動度が大き
いのは正孔ではなく、電子であるからである。数値例を
挙げると、電子の移動度をμｅ、正孔の移動度をμｈと
すると、１５０ａｌｌ／ＶＳ （Ｉｎ）’Ｊ 上記数値例のように、電子を多数キャリアとした方が移
動度が大きいので、エビ層中での損失が小さい。本発明
でｎ形ＩｎＰとｎ形Ｓｉを用いることが有利であるのは
、以上の理由からである。
Ｓｉ基板を仮定しているが、本発明を実施する場合は、
そのようにｎ形の半導体であることが有利である。それ
は、ＩｎＰの場合、Ｓｉよりもキャリアの移動度が大き
いのは正孔ではなく、電子であるからである。数値例を
挙げると、電子の移動度をμｅ、正孔の移動度をμｈと
すると、１５０ａｌｌ／ＶＳ （Ｉｎ）’Ｊ 上記数値例のように、電子を多数キャリアとした方が移
動度が大きいので、エビ層中での損失が小さい。本発明
でｎ形ＩｎＰとｎ形Ｓｉを用いることが有利であるのは
、以上の理由からである。
第２図〜第６図のグラフは、圧電膜としてＺｎ○を用い
た場合の例であるが、圧電膜としては、ＡＩＮを用いる
ことも可能である。また絶縁膜として、Ｓｉｎ、を用い
る他に、ＳｉＮｘやＡＩ、Ｏｊを用いることも可能であ
る。それらの絶縁膜はスパッタ法やＣＶＤ法等で形成す
ることが可能である。
た場合の例であるが、圧電膜としては、ＡＩＮを用いる
ことも可能である。また絶縁膜として、Ｓｉｎ、を用い
る他に、ＳｉＮｘやＡＩ、Ｏｊを用いることも可能であ
る。それらの絶縁膜はスパッタ法やＣＶＤ法等で形成す
ることが可能である。
また、ＩｎＰ／Ｓｉ基板を熱酸化したり、陽極酸化する
ことにより、ＩｎＰ表面にＩｎｘＰｙＯｚ膜を形成して
絶縁体とすることも可能である。
ことにより、ＩｎＰ表面にＩｎｘＰｙＯｚ膜を形成して
絶縁体とすることも可能である。
以上は、第１図の構造の場合について述べたものである
が、原理的には、第７図に示すように、第１ｇの構造で
の絶縁体２を省いた構造とすることも可能である。第１
図の構造での絶縁体は、半導体のＭＯ８特性を安定化す
るために設けているものであり、コンボルバとしての基
本的な動作としては、半導体中に空乏層が安定して形成
されれば、基本的には絶縁体の有無はコンボリューショ
ン効率ＦＴにほとんど影響を与えない、したがって、圧
電膜３が十分な絶縁性を有していれば、第７図に示すよ
うに、絶縁体が無い構造とすることも可能である。
が、原理的には、第７図に示すように、第１ｇの構造で
の絶縁体２を省いた構造とすることも可能である。第１
図の構造での絶縁体は、半導体のＭＯ８特性を安定化す
るために設けているものであり、コンボルバとしての基
本的な動作としては、半導体中に空乏層が安定して形成
されれば、基本的には絶縁体の有無はコンボリューショ
ン効率ＦＴにほとんど影響を与えない、したがって、圧
電膜３が十分な絶縁性を有していれば、第７図に示すよ
うに、絶縁体が無い構造とすることも可能である。
なお、第１図および第７図に示した本発明の構造におい
て、ＩｎＰエビ層の結晶性を高めるために、ＧａＡｓ／
高濃度Ｓｉの界面に歪超格子を設けた構造にしてもよい
、第８図に、第１図の構造に歪超格子層１３を設けた構
造を示す、この歪超格子層１３は極く薄い層であるから
、コンボルバの特性には、はとんど影響を与えない、し
かし、前述したように、ＧａＡｓエビ層の結晶性が向上
するため、素子特性の安定性が増すことと、歩留りの向
上に寄与することが期待できる。なお、歪超格子は、第
７図の構造に応用できることは勿論である。
て、ＩｎＰエビ層の結晶性を高めるために、ＧａＡｓ／
高濃度Ｓｉの界面に歪超格子を設けた構造にしてもよい
、第８図に、第１図の構造に歪超格子層１３を設けた構
造を示す、この歪超格子層１３は極く薄い層であるから
、コンボルバの特性には、はとんど影響を与えない、し
かし、前述したように、ＧａＡｓエビ層の結晶性が向上
するため、素子特性の安定性が増すことと、歩留りの向
上に寄与することが期待できる。なお、歪超格子は、第
７図の構造に応用できることは勿論である。
［発明の効果コ
以上に述べたように、本発明によれば、従来構造のモノ
リシックＳＡＷコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いＳＡＷコンボルバを得ることがで
きる。
リシックＳＡＷコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いＳＡＷコンボルバを得ることがで
きる。
また、本発明によるＳＡＷコンボルバの応用としては、
ＳＡＷコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ交換器などに広く応用することができ
る。
ＳＡＷコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ交換器などに広く応用することができ
る。
第１図は本発明の一実施例を示すモノリシックＳＡＷコ
ンボルバの断面図、第２図は従来構造のコンボリューシ
ョン効率のバイアス特性を示すグラフ、第３図は本発明
構造のコンボリューション効率のバイアス特性を示すグ
ラフ、第４図はエビ層の層厚とコンボリューション効率
の最大値の関係を示すグラフ、第５図は従来構造と本発
明のコンボリューション効率の最大値の温度特性の比較
を示すグラフ、第６図は従来構造と本発明構造のコンボ
リューション効率の最大値の温度特性を比較したグラフ
、第７図は本発明の他の実施例を示すモノリシックＳＡ
Ｗコンボルバの断面図、第８図は他の実施例を示すモノ
リシックＳＡＷコンボルバの断面図、第９図及び第１０
図は従来のＳＡＷコンボルバ構造を示す断面図である。 ｌ・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁体、３・・・・・・・・・圧電膜、４・・・・・
・・・・ゲート電極、５・・・・・・・・・櫛形電極、
６・・・・・・・・・裏面電極、７・・・・・・・・・
入力端子、８・・・・・・・・・出力端子、９・・・・
・・・・・高濃度半導体基板、１０・・・・・・・・・
低濃度半導体エピタキシャル層、１１・・・・・・・・
・高濃度Ｓｉ基板、１２・・・・・・・・・ＩｎＰエピ
タキシャル層、１３・・・・・・・・・歪超格子。 第１図 特許呂願人 クラリオン株式会社
ンボルバの断面図、第２図は従来構造のコンボリューシ
ョン効率のバイアス特性を示すグラフ、第３図は本発明
構造のコンボリューション効率のバイアス特性を示すグ
ラフ、第４図はエビ層の層厚とコンボリューション効率
の最大値の関係を示すグラフ、第５図は従来構造と本発
明のコンボリューション効率の最大値の温度特性の比較
を示すグラフ、第６図は従来構造と本発明構造のコンボ
リューション効率の最大値の温度特性を比較したグラフ
、第７図は本発明の他の実施例を示すモノリシックＳＡ
Ｗコンボルバの断面図、第８図は他の実施例を示すモノ
リシックＳＡＷコンボルバの断面図、第９図及び第１０
図は従来のＳＡＷコンボルバ構造を示す断面図である。 ｌ・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁体、３・・・・・・・・・圧電膜、４・・・・・
・・・・ゲート電極、５・・・・・・・・・櫛形電極、
６・・・・・・・・・裏面電極、７・・・・・・・・・
入力端子、８・・・・・・・・・出力端子、９・・・・
・・・・・高濃度半導体基板、１０・・・・・・・・・
低濃度半導体エピタキシャル層、１１・・・・・・・・
・高濃度Ｓｉ基板、１２・・・・・・・・・ＩｎＰエピ
タキシャル層、１３・・・・・・・・・歪超格子。 第１図 特許呂願人 クラリオン株式会社
Claims (4)
- （１）高濃度Ｓｉ基板と、前記基板上に形成されたＩｎ
Ｐエピタキシヤル層と、前記エピタキシャル層上に形成
された圧電膜と、前記圧電膜に接して形成された入力ト
ランスデューサおよび出力ゲートとを含むことを特徴と
する弾性表面波コンボルバ。 - （２）高濃度Ｓｉ基板と、前記基板上に形成されたＩｎ
Ｐエピタキシャル層と、前記エピタキシャル層上に形成
された絶縁膜と、前記絶縁膜上に形成された圧電膜と、
前記圧電膜に接して形成された入力トランスデューサお
よび出力ゲートとを含むことを特徴とする弾性表面波コ
ンボルバ。 - （３）高濃度Ｓｉ基板と、前記基板上に形成されたＩｎ
Ｐエピタキシャル層と、前記エピタキシャル層上に形成
された絶縁体と、前記絶縁体上に形成された圧電膜と、
前記圧電膜に接して形成された入力トランスデューサお
よび出力ゲートとを含み、前記高濃度Ｓｉ基板とＩｎＰ
エピタキシャル層の界面に歪超格子が介装されているこ
とを特徴とする弾性表面波コンボルバ。 - （４）前記ＩｎＰエピタキシャル層および高濃度Ｓｉ基
板がいずれもｎ形半導体である第１請求項〜第３請求項
のいずれかに記載の弾性表面波コンボルバ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150334A JPH0442604A (ja) | 1990-06-08 | 1990-06-08 | 弾性表面波コンボルバ |
| US07/704,328 US5091669A (en) | 1990-05-31 | 1991-05-23 | Surface acoustic wave convolver |
| GB9111482A GB2245444B (en) | 1990-05-31 | 1991-05-29 | Surface acoustic wave convolver |
| DE4117966A DE4117966A1 (de) | 1990-05-31 | 1991-05-31 | Saw-oberflaechenwellen-convolver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150334A JPH0442604A (ja) | 1990-06-08 | 1990-06-08 | 弾性表面波コンボルバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442604A true JPH0442604A (ja) | 1992-02-13 |
Family
ID=15494739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2150334A Pending JPH0442604A (ja) | 1990-05-31 | 1990-06-08 | 弾性表面波コンボルバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442604A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154194A (ja) * | 1993-07-20 | 1995-06-16 | Avl Ges Verbrennungskraftmas & Messtech Mbh | 圧電結晶素子 |
| US6054938A (en) * | 1997-07-17 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Optical encoder |
| US8120230B2 (en) | 2007-11-28 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Acoustic wave device |
-
1990
- 1990-06-08 JP JP2150334A patent/JPH0442604A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154194A (ja) * | 1993-07-20 | 1995-06-16 | Avl Ges Verbrennungskraftmas & Messtech Mbh | 圧電結晶素子 |
| US6054938A (en) * | 1997-07-17 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Optical encoder |
| US8120230B2 (en) | 2007-11-28 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Acoustic wave device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101978489B (zh) | 集成的基于氮化物和碳化硅的器件以及制造集成的基于氮化物的器件的方法 | |
| US7875910B2 (en) | Integrated nitride and silicon carbide-based devices | |
| US4665374A (en) | Monolithic programmable signal processor using PI-FET taps | |
| WO2007062369A2 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
| Osipov et al. | Local 2DEG density control in heterostructures of piezoelectric materials and its application in GaN HEMT fabrication technology | |
| GB2196502A (en) | Surface acoustic wave convolver | |
| JP2757848B2 (ja) | 電界効果型半導体装置 | |
| JPH0442604A (ja) | 弾性表面波コンボルバ | |
| US5091669A (en) | Surface acoustic wave convolver | |
| Messick et al. | High-power high-efficiency stable indium phosphide MISFETs | |
| CN1228206A (zh) | 弹性表面波功能器件 | |
| JPH04120911A (ja) | 弾性表面波コンボルバ | |
| US3251009A (en) | Semiconductor ultrasonic signal-delay apparatus utilizing integral p-n junctions as electromechanical transducers | |
| JPH0435517A (ja) | 弾性表面波コンボルバ | |
| JPS6214105B2 (ja) | ||
| JPH07263664A (ja) | 半導体装置およびその製造方法 | |
| JP4381953B2 (ja) | 表面弾性波デバイス | |
| JPH0470110A (ja) | 弾性表面波装置 | |
| Merritt et al. | A 3.35 microsecond HACT transversal filter | |
| JPH0864806A (ja) | 半導体装置 | |
| JPH02186820A (ja) | 弾性表面波コンボルバ | |
| Cameron et al. | SAW amplifiers on multilayer GaAs substrates | |
| JPH05275969A (ja) | 弾性表面波コンボルバ | |
| JPH05145373A (ja) | 弾性表面波コンボルバ | |
| JPH11150263A (ja) | 電界効果型トランジスタ |