JPH04120911A - 弾性表面波コンボルバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、圧電膜と半導体で構成されるモノリシック弾
性表面波コンボルバ（以下、ＳＡＷコンボルバと略称す
る）の改良に関するものである。

［発明の概要］ 本発明は、圧電膜／絶縁体／低濃度Ｓｉエピタキシャル
層／高濃度Ｓｉ基板の構造を有するＳＡＷコンボルバに
おいて、前記低濃度Ｓｉエピタキシャル層のかわりに、
Ｇａ（１−ｘ）　Ａ　Ｑ　ｘＡｓエピタキシャル層を用
い、それにより、コンボリューション効率（以下、ＦＴ
と略記する）を低下させることなく、しかも前述した従
来構造よりも温度特性を向上することができ、さらにエ
ピタキシャル層の厚さの制御を、従来構造のように厳密
にする必要がないようにしたものである。

［従来の技術］ 第９図および第１０図は、２つの異なった従来のモノリ
シックＳＡＷコンボルバの構造を示す断面図であって、
図中、■は半導体基板、２は絶縁体、３は圧電膜、４は
ゲート電極、５は入力トランスデューサの櫛形電極、６
は裏面電極、７は入力端子、８は出力端子、９は高濃度
半導体基板、ｌ○は低濃度半導体エピタキシャル層を表
わす。

即ち、第９図では、圧電膜／絶縁体／半導体構造であり
、第１０図では、圧電膜／絶縁体／低濃度半導体エピタ
キシャル層／高濃度半導体基板の構造であることが特徴
である。なお、第１０図の構造において、半導体エピタ
キシャル層１０と高濃度半導体基板は同じ材質であり、
半導体基板とエピタキシャル層の格子定数は等しく、い
わゆるホモ接合を形成している。

第９図と第１０図を比較すると、第１０図の構造の方が
コンボリューション効率ＦＴが高い値となることが知ら
れており、実用的には第１０図の構造が用いられている
のが現状である。なお、第９図の構造のコンボルバの緒
特性に関する詳細は、次の参考文献［１］〜［２］に述
べられている。

文献［１］ Ｂ、Ｔ、Ｋｈｕｒｉ−Ｙａｋｕｂ　ａｎｄ　Ｇ、Ｓ、Ｋ
ｉｎ。

“Ａ　Ｄｅｔａｉｌｅｄ　Ｔｈｅｏｒｙ　ｏｆ　ｔｈｅ
　Ｍｏｎｏｌｉｔｈｉｃ　ＺｉｎｃＯｘｉｃｌｅ　ｏｎ
　５ｉｌｉｃｏｎ　Ｃｏｎｖｏｌｖｅｒ　。

ＩＥＥＥ　Ｔｒａｎｓ、５ｏｎｉｃｓ　Ｕｌｔｒａｓｏ
ｎ、、ｖｏｌ、５Ｕ−２４，Ｎｏ、Ｉ。

Ｊａｎｕａｒｙ　１９７７、ｐｐ、３４−４３文献［２
コ Ｊ、に、Ｅｌｌｉｏｔｔ、ｅｔ　ａｌ。

”Ａ　Ｗｉｄｅｂａｎｄ　ＳＡＷ　ｃｎｖｏｌｖｅｒ　
ｕｔｉｌｉｚｉｎｇ　Ｓｅｚａｗａｗａｖｅｓ　ｉｎ　
ｔｈｅ　ｍｅｔａｌ−Ｚｎｏ−３ｉｎ、　−３ｊｃｏｎ
ｆｉｇｕｒａｔｉｏｎ　。

Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３２．Ｍａｙ　１９７
８．ｐｐ、５１５−５１６また、第１０図の構造のコン
ボルバの緒特性に関する詳細は、次の参考文献［３］〜
［４］に述べられている。

文献［３コ Ｓ、Ｍｉｎａｇａｗａ、ｅｔ　ａｌ。

”Ｅｆｆｉｃｉｅｎｔ　ＺｎＯ−３ｉｎ、　−３ｉ　Ｓ
ｅｚａｗａ　ｗａｖｅｃｏｎｖｏｌｖｅｒ　。

ＩＥＥＥ　Ｔｒａｎｓ、５ｏｎｉｃｓ　Ｕｌｔｒａｓｏ
ｎ、、ｖｏｌ、５Ｕ−３２゜Ｎｏ、５．　Ｓｅｐｔｅｍ
ｂｅｒ　１９８５．ｐｐ、６７０−６７４文献［４］ 特開昭６３−６２２８１号公報（特願昭６１−２０７４
５７号） 特に第１０図の構造で、圧電膜としてＺｎＯ１半導体と
してＳｉを用いた場合に高いＦＴが得られることが知ら
れており、実際的には、ＺｎＯ／ＳｉＯ，／ｎ−３ｉｘ
ビタキシャル層／ｎ”−８ｉ基板の構造が実用化されて
いる。これに関しては前述した文献［３コと文献［４］
に詳細に示されている。

［発明が解決しようとする課題］ しかし、第１Ｏ・図に示した従来の構造においても欠点
がある。それは、素子のＦＴを十分に高くし、かつ温度
特性を良好とするためには、エピタキシャル層の厚さＬ
を最大空乏層幅Ｗ　ｍ　ａ　ｘに対し、Ｗｍａｘ（Ｌ≦
Ｗｍａｘ＋２μｍ程度にする必要があることである。こ
れは、Ｓｌの場合、エピタキシャル層の厚さＬをしく数
μｍにする必要があることを示している（この点につい
ても文献［４］に詳細に説明されている）。

実際上、高濃度Ｓｉ基板上で低濃度Ｓｉエピタキシャル
層を数μｍ以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル層（以下、エビ層と略称する）
の厚さＬの再現性を確保することは容易なことではない
。その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もＦＴの高い第１０図の構造において
も、ＦＴを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。

［発明の目的］ 本発明の目的は、コンボリューション効率が高く、温度
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。

［課題を解決するための手段］ 本発明は、上記目的を達成するため、従来のモノリシッ
クＳＡＷコンボルバ構造におけるＳｔエピタキシャル層
をＧａ（１−ｘ）ＡｌｘＡｓエピタキシャル層にするこ
とにより、上述した問題点の解決を図ったものである。

「作用コ 」１記ＳＡＷコンボルバ構造のエビ層に用いたＧａ（１
−ｘ）ＡｌｘＡｓは、そのＡｌの組成比（混晶比）Ｘを
適切な値に選ぶことにより、Ｇ　ａ（１−ｘ）　Ａ　Ｑ
　ｘＡｓ中の電子の移動度を、Ｓｉ中の電子の移動度よ
り大きくすることができる。エビ層中の電子の移動度が
大きくなると、エビ層中で発生するジュール熱による損
失を従来より小さくすることができ、その結果としてコ
ンボリューション効率ＦＴの向上と、温度特性の向上が
可能となる。

［実施例コ 第１図は、本発明の一実施例によるＳＡＷコンボルバの
構造を示す断面図である。

同図において、１１は高濃度Ｓｉ基板、１２はＧａ（１
−ｘ）ＡｌｘＡｓエピタキシャル層、２は絶縁体、３は
圧電膜、４はゲート電極、５は入力トランスデューサの
櫛形電極、６は裏面電極、７は入力端子、８は出力端子
である。

上記構造は、第１０図の従来構造と似ているが、第１Ｏ
図では、高濃度半導体基板９と低濃度半導体エビ層ｌＯ
が同じ材質で形成されているのに対し、第１図の構造で
は、高濃度半導体（Ｓｉ）基板１１と半導体（Ｇａ（１
−ｘ）Ａ　ＱｘＡｓ）　ｘビ層１２が異なる材質で形成
されており、その点が根本的に異なる点である。

この場合、前述したように、第１０図の従来構造では、
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第１図の構造では、エビ層と基板の材質が
違うので、格子定数が異なっており、ペテロ接合が形成
されることになる。

つまり、第１図の構造では、基板として高濃度Ｓｉ基板
を用い、エビ層として、Ｇ　ａ（１−ｘ）　Ａ　Ｑ　ｘ
Ａｓエピタキシャル層を用いている。ここで、ＸはＡα
の組成比（混晶比）である。

Ｓｉ基板上にＧａ（１−ｘ）ＡｌｘＡｓを形成する技術
については、Ｓｉ基板上にＧａＡｓを形成する技術と同
様に、近年、確立されつつあるＭＯＣＶＤや光ＣＶＤ、
あるいはＭＢＥなどの技術、およびそれらを組み合わせ
た技術によって可能である。

なお、第１図の構造では、入力トランスデューサ５を圧
電膜３上に設けているが、これは圧電膜下側に設けても
よい。

第２図〜第６図のグラフに、従来構造（第１０図参照）
の場合の特性と、本発明による第１図の構造の場合の特
性とを比較した例を示す。ただし、次の構造の場合であ
る。

従来構造： ゲート電極・・・・・・ＡＩ 圧電膜・・・・・・Ｚｎ○（５μｍ） 絶縁体・・・・・・ＳｉＯ，（０，１μｍ）エビ層−−
−−・−ｎ　−Ｓ　ｉ　　（Ｎｄ　＝　５　Ｘ　１０”
ｃｍ−’）基板・−＝＝ｎ　　−Ｓ　ｉ　　（Ｎｄ　＝
　Ｉ　Ｘ　Ｉ　Ｏ”ｃｍ−”）本発明の構造： ゲート電極・・・・・・Ａ１ 圧電膜・・・・・・Ｚｎ○（５μｍ） 絶縁体・・・・・・Ｓｉｎ、（０，１μｍ）エビ層−−
−−−−ｎ−Ｇａ（］−ｘ）ＡｌｘＡｓ　（Ｎｄ＝５　
Ｘ　１０”ｃｍ−’） 基板・−・・・−ｎ”　−Ｓ　ｉ　　（Ｎ　ｄ　＝　Ｉ
　Ｘ　１０”ｃｍ−”）なお、第２図〜第６図では、組
成比Ｘとして、ｘ＝ｏ、１の場合の例を示した。

ここで、Ｎｄは各半導体層の不純物（ドナー）密度であ
る。また、５μｍ、０．１μｍという数値は、各層の厚
さである。

なお、第２図〜第６図のグラフは、入力信号の周波数が
２１５ＭＨｚの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
２つの参考文献を参照されたい。

文献［６］ Ｓ、ＭｉｔｓｕｔｓｕＫａ　ｅｔ　ａｌ。

”Ｐｒｏｐａｇａｔｉｏｎ　１ｏｓｓ　ｏｆ　５ｕｒｆ
ａｃｅ　ａｃｏｕｓｔｉｃｗａｖｅｓ　ｏｎ　ａ　ｍｏ
ｎｏｌｉｔｂｉｃ　＋ｎｅｔａｌ−ｉｎｓｕｌａｔｏｒ
−ｓｅｍｉｃｏｎｄｕｃｔｏｒ　５ｔｒｕｃｔｕｒｅ”
Ｊｏｕｒｎａｌ、　ｏｆ　Ａｐｐｌ、Ｐｈｙｓ、、ｖｏ
ｌ、６５．Ｎｏ、２．Ｊａｎｕａｒｙ１９８９、ｐｐ、
６５］−６６１゜ 文献［７］ Ｓ、Ｍｉｎａｇａｗａ、ｅｔ　ａｌ。

“Ｅｆｆｉｃｅｎｔ　Ｍｏｎｏｌｉｔｈｉｃ　ＺｎＯ／
Ｓｉ　Ｓｅｚａｗａ　ＷａｖｅＣｏｎｖｏｌｖｅｒ”、
１９８２　Ｕｌｔｒａｓｏｎｉｃｓ　Ｓｙｍｐ、Ｐｒｏ
ｃ、。

ＩＥＥＥ　Ｃａｔ、＃　８２Ｃ１（１８２３−４１９８
２，ｐｐ、４４７−４５１゜第２図〜第３図のグラフは
、コンボリューション効率ＦＴのバイアス特性を比較し
たものである。

同図には、参考のために、Ｃ−■特性（ゲート電極と接
地間の容量Ｃと、ゲートに印加されたゲートバイアスの
関係）も示している。また、同図では、エビ層の厚さＬ
として、Ｌ　＝　Ｗｍａｘ　＋１μｍの場合を示しであ
る。ここで、Ｗｍａｘは最大空乏層幅であり、Ｎｄ＝５
Ｘ１０’“ｃｍ−”の時の数値は、室温では、次の値と
なる。

１．７８　μｍ（Ｇａ（１−ｘ）Ａ　ＱｘＡｓ（ｘ＝０
．　１）　　　　　　　　・・　（１）第２図−第３図
のグラフを対比してみると、本発明の構造の場合の方が
ＦＴの最大値Ｆ１−ｍａｘが少し大きくなっているだけ
でなく、ＦＴが大きな値となるバイアスの範囲が広いこ
とがわかる。また、本発明の構造の場合には、バイアス
が多少ずれてもＦＴが良好な値を維持することを示して
おり、この点においても、本発明は従来構造より有利で
ある。上記のようなバイアス範囲の広さは、Ｇａ（１−
ｘ）Ａ　Ｑ　ｘＡｓの方が８１よりもバンドギャップが
大きく、そのために反転層ができにくいことに起因して
いる。すなわち、Ｓｉの代りにＧａ（ｌ−ｘ）ＡｌｘＡ
ｓを用いることが有利であることの理由の一つに、バン
ドギャップの増加ということも挙げられる。

第４図のグラフは、エビ層の厚さＬと、ＦＴｍａＸの関
係を示したものである。横軸はＬ−Ｗｍａｘである。同
グラフをみると、従来構造では、エビ層の厚さＬが厚く
なるとＦ　７＋１１ａＸが急に小さくなるのに対し、本
発明の構造では、Ｆ　７＋１１８Ｘのし依存性が小さく
、エビ層の厚さＬが５μｍ程度増加しても、Ｆ　Ｔｍａ
Ｘは５．２ｄＢｍ程小さくなるにすぎない（ゲート長が
４０柵の時）。このことは、本発明のようにエビ層とし
てｎ−Ｇａ（１−ｘ）Ａ　ＱｘＡｓを用いると、エビ層
の厚さＬに多少のバラツキがあっても、Ｆ　ｙｍａＸに
大差がなく、したがって、その点で製造時の歩留りを向
上させることができることを示している。

次に第５図−第６図のグラフは、Ｆ　７ｍａＸの温度依
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がＦ７ｍａｘの温度変化が小さく、
したがって、温度特性が従来構造よりも良好であること
がわかる。特に従来構造では、エビ層の厚さＬが少し大
きくなっても温度特性が大きく劣化するのに対し、本発
明の構造では、温度特性のし依存性が従来構造よりもか
なり小さいことがわかる。この点も本発明では、エビ層
の厚さＬに多少のバラツキがあっても、温度特性のバラ
ツキが少ないことを示し、歩留り向」二に有効であるこ
とを示している。

なお、第２図〜第６図のグラフでは、ｎ形Ｇａ（１−ｘ
）　Ａ　Ｑ　ｘＡｓとｎ形Ｓ１基板を仮定しているが、
本発明を実施する場合は、そのようにｎ形の半導体であ
ることが有利である。それは、Ｇａ（１−ｘ）ＡαｘＡ
ｓの場合、Ｓｉよりもキャリアの移動度が大きいのは正
孔ではなく、電子であるからである。

数値例を挙げると、電子の移動度をμｅ、正孔の移動度
をμｈとすると、 １３０００〜６０００ｃｒｄ／ＶＳＫ；ａ（］−ｘノ八
１へ！ＸＡＳ）［ただし、０くｘ≦０．４］ 上記数値例のように、電子を多数キャリアとした方が移
動度が大きいので、エビ層中でのジ１−ル熱の発生によ
る損失が小さい。本発明でｎ形Ｇａ（１−ｘ）Ａ　Ｑｘ
Ａｓとｎ形Ｓｉを用いることが有利であるのは、以上の
理由からである。

なお、（２）式において、Ｇａ（１−ｘ）Ａ　ＱｘＡｓ
の電子の移動度がＳｉよりも大きいのは、Ａｌの組成比
Ｘが、 ０　（ｘ≦０．４　　　　　　　　　　・・・（４）の
場合である。したがって、本発明において、Ａｌの組成
比Ｘとしては、（４）式のように０＜ｘ≦０．４である
ことが望ましい。Ｘが０．４程度以」二の場合はμｅは
Ｓ】よりも小さくなる。そのような場合、コンボリュー
ション効率ＦＴの向」二と、温度特性の向上は望めない
が、Ｇａ（１−ｘ）ＡαｘＡｓのバンドギャップの大ぎ
さは、Ｓｌよりも大きいので、第５図の例のように、Ｆ
Ｔの良好なバイアス範囲が拡がるという利点は残る。

第２図〜第６図のグラフは、圧電膜としてＺｎ○を用い
た場合の例であるが、圧電膜としては、ＡＩＮを用いる
ことも可能である。また絶縁膜として、Ｓｉｎ、を用い
る他に、ＳｉＮｘやＡＩ、Ｏ，あるいはＴａｔＯ，を用
いることも可能である。それらの絶縁膜はスパッタ法や
電子ビーム蒸着法、またはＣＶＤ法等で形成することが
可能である。

以上は、第１図の構造の場合について述べたものである
が、原理的には、第７図に示すように、第１図の構造で
の絶縁体２を省いた構造とすることも可能である。第１
図の構造での絶縁体は、半導体のＭＯ８特性を安定化す
るために設けているものであり、コンボルバとしての基
本的な動作としては、半導体中に空乏層が安定して形成
されれば、基本的には絶縁体の有無はコンボリューショ
ン効率ＦＴにほとんど影響を与えない。したがって、圧
電膜３が十分な絶縁性を有していれば、第７図に示すよ
うに、絶縁体が無い構造とすることも可能である。

なお、第１図および第７図に示した本発明の構造におい
て、Ｇａ（１−ｘ）ＡｌｘＡｓエビ層の結晶性を高める
ために、Ｇａ（１−ｘ）ＡｌｘＡｓ／高濃度Ｓｉの界面
に歪超格子を設けた構造にしてもよい。第８図に、第１
図の構造に歪超格子層１３を設けた構造を示す。この歪
超格子層１３は極く薄い層であるから、コンボルバの特
性には、はとんど影響を与えない。しかし、前述したよ
うに、Ｇａ（１−ｘ）ＡｌｘＡｓエビ層の結晶性が向上
するため、素子特性の安定性が増すことと、歩留りの向
上に寄与することが期待できる。なお、歪超格子は、第
７図の構造に応用できることは勿論である。

［発明の効果］ 以上に述べたように、本発明によれば、従来構造のモノ
リシックＳＡＷコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いＳＡＷコンボルバを得ることがで
きる。

また、本発明によるＳＡＷコンボルバの応用としては、
ＳＡＷコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ変換器などに広く応用することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すモノリシックＳＡＷコ
ンボルバの断面図、第２図は従来構造のコンボリューシ
ョン効率のバイアス特性を示すグラフ、第３図は本発明
構造のコンボリューション効率のバイアス特性を示すグ
ラフ、第４図はエビ層の層厚とコンボリューション効率
の最大値の関係を示すグラフ、第５図は従来構造と本発
明のコンボリューション効率の最大値の温度特性の比較
を示すグラフ、第６図は従来構造と本発明構造のコンボ
リューション効率の最大値の温度特性を比較したグラフ
、第７図は本発明の他の実施例を示すモノリシックＳＡ
Ｗコンボルバの断面図、第８図は他の実施例を示すモノ
リシックＳＡＷコンボルバの断面図、第９図及び第１０
図は従来のＳＡＷコンボルバ構造を示す断面図である。 ｌ・・・・・・・・半導体基板、２・・・・・・・・・
絶縁体、３・・・・・・・・圧電膜、４・・・・・・・
・ゲート電極、５・・・・・・・・櫛形電極、６・・・
・・・・・・裏面電極、７・・・・・・・・・入力端子
、８・・・・・・・・・出力端子、９・・・・・・・・
・高濃度半導体基板、ｌＯ・・・・・・・・・低濃度半
導体エピタキシャル層、１１・・・・・・・・・高濃度
Ｓｉ基板、１２・・・・・・・・・Ｇａ（１−ｘ）Ａ　
ＱｘＡｓエピタキシャル層、１３・・・・・・・・・歪
超格子。

Claims (5)

【特許請求の範囲】
1. （１）高濃度半導体基板と、この基板上に形成されたＧ
   ａ（１−ｘ）Ａｌ＿ｘＡｓエピタキシャル層と、このエ
   ピタキシャル層上に形成された圧電膜と、この圧電膜に
   接して形成された左右の入力トランスデューサおよびそ
   れらに挾まれた出力ゲートとを含むことを特徴とする弾
   性表面波コンボルバ。
2. （２）高濃度半導体基板と、この基板上に形成されたＧ
   ａ（１−ｘ）Ａｌ＿ｘＡｓエピタキシャル層と、このエ
   ピタキシャル層上に形成された絶縁膜と、この絶縁膜上
   に形成された圧電膜と、この圧電膜に接して形成された
   左右の入力トランスデユーサおよびそれらに挟まれた出
   力ゲートとを含むことを特徴とする弾性表面波コンボル
   バ。
3. （３）高濃度半導体基板と、この基板上に形成されたＧ
   ａ（１−ｘ）Ａｌ＿ｘＡｓエピタキシャル層と、このエ
   ピタキシャル層上に形成された絶縁膜と、この絶縁膜上
   に形成された圧電膜と、この圧電膜に接して形成された
   左右の入力トランスデューサおよびそれらに挾まれた出
   力ゲートとを含み、前記高濃度半導体基板とＧａ（１−
   ｘ）Ａｌ＿ｘＡｓエピタキシャル層の界面に歪超格子が
   介装されていることを特徴とする弾性表面波コンボルバ
   。
4. （４）前記Ｇａ（１−ｘ）Ａｌ＿ｘＡｓエピタキシャル
   層および高濃度半導体基板がいずれもｎ形半導体である
   第１請求項から第３請求項のいずれかに記載の弾性表面
   波装置。
5. （５）前記Ｇａ（１−ｘ）Ａｌ＿ｘＡｓエピタキシャル
   層のＡｌの組成比ｘが、０＜ｘ≦０．４とされている第
   １請求項から第４請求項のいずれかに記載の弾性表面波
   装置。