CN107658304B - 防止seg损坏的3d nand制备方法及获得的3d nand闪存 - Google Patents

防止seg损坏的3d nand制备方法及获得的3d nand闪存 Download PDF

Info

Publication number
CN107658304B
CN107658304B CN201710726112.9A CN201710726112A CN107658304B CN 107658304 B CN107658304 B CN 107658304B CN 201710726112 A CN201710726112 A CN 201710726112A CN 107658304 B CN107658304 B CN 107658304B
Authority
CN
China
Prior art keywords
preparation
neighboring area
layer
oxide
substrate back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710726112.9A
Other languages
English (en)
Other versions
CN107658304A (zh
Inventor
陆智勇
隋翔宇
王香凝
唐兆云
江润峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710726112.9A priority Critical patent/CN107658304B/zh
Publication of CN107658304A publication Critical patent/CN107658304A/zh
Application granted granted Critical
Publication of CN107658304B publication Critical patent/CN107658304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

本发明提供了防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存，所述方法包括，在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；从而防止电荷产生，防止磷酸刻蚀过程中发生电化学反应而对SEG造成损坏。进而可以防止3D结构的崩塌，并且降低BSG失效率；获得更高的产品收得率。

Description

防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存
技术领域
本发明涉及半导体制造领域，尤其涉及一种防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存。
背景技术
为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，具有三维(3D)结构的存储器件今年来的研究逐渐升温，通过将存储器单元三维地布置在衬底之上来提高集成密度。
3D NAND闪存，如图1-3所示，包括周边器件区域1-1和核心台阶堆叠区域1-2，核心台阶堆叠区域1-2包括有沟道孔2-1和栅极线槽3-1；上述结构通常包括如下制备进程：
S1：周边器件的制备；
S2：核心区域台阶堆叠结构的制备；
S3：核心区域沟道孔的制备；
S4：核心区域栅极线槽的制备；
S5：利用栅极线槽通过磷酸(H3PO4)刻蚀去除堆叠结构中的牺牲介质层氮化物。
其中S5步骤中，硅不会被磷酸通过化学反应刻蚀，但当电化学反应条件存在时，硅会被刻蚀，其化学反应过程、电化学反应过程和刻蚀过程原理如图4所示，图中4-1为化学氧化过程，4-2为电化学氧化过程，4-3为刻蚀反应过程，反应式如下：
≡Si-H+H2O→Si-OH+2H++2e- (1)
(≡Si)3Si-OH+3H2O→3(≡Si-H)+Si(OH)4 (2)
其中，式(1)为电化学氧化反应条件存在时的反应过程，式(2)为蚀刻过程。
此时，衬底分子是活跃态，会与自由电子直接反应，导致Si-H的随机热分解，该与衬底分子的反应导致在导带(conduction band，CB)中产生两个电子；额外电源施加的阳极电位以及相对的电极将驱动第一个自由电子离开表面进入导带中，这一过程在水分子(H2O)攻击下易于发生，并且在湿刻蚀过程中加速进行，由于这一分解留下了与水反应的充足空间——此时与水的反应涉及一个分子，而不是化学氧化条件下的两个——并且该反应可以在任何位置发生，因此，电化学氧化过程是相当无选择性的，即各项同性的(尽管由于双电子注入需要更高的激活能)。因此，各项异性的程度取决于化学和电化学氧化的发生进行比例并且随着附加电位而发生改变。
现有技术中，周边区域器件的制备过程中衬底背面的膜形成和去除过程如图5a-c所示，具体为：
S1：参考图5a，在低压区(LV)器件制备后在衬底5-1表面生成一层SiO2薄膜5-2；
S2：参考图5b，沉积周边区域栅极多晶硅；在衬底背面形成多晶硅膜5-3，采用等离子增强化学气相沉积周边区域栅极硬掩膜，用HF或HNO3对衬底背面进行清洗，以及栅极阻挡层的湿法刻蚀去除，使得SiO2薄膜5-2和沉积周边区域栅极多晶硅时在衬底背面生成的多晶硅膜5-3被去除，如图5c所示；
S3：然后进行周边器件氧化物阻挡层的沉积，并进行刻蚀阻挡层(ESL)氮化硅的沉积，从而在衬底5-1背面形成氧化硅膜层和氮化硅膜层；
S4：随后对衬底背面进行湿法刻蚀，去除刻蚀阻挡层(ESL)氮化硅膜；
S5：对氧化物阻挡层执行多步湿法刻蚀，并对后续缓冲氧化物层进行化学机械研磨(CMP)，使得衬底5-1背面形成的氧化硅膜层被去除。
当衬底进行完周边区域栅极的工艺循环而进入沟道孔的工艺循环。如图6所示，现有技术在沟道孔制备时，衬底6-1背面没有保护膜结构，而直接生成ONOP结构6-2，并在该ONOP结构6-2上沉积氧化物保护层6-3，然后沉积第二层多晶硅6-4，沉积插塞氧化物6-5和第三层插塞多晶硅6-6。由此在衬底背面没有氧化物或氮化物保护，在周边区域栅极的形成过程中以及沟道孔蚀刻过程中，将产生电荷。这一产生的电荷将导致上述所述的Si的湿刻蚀电化学反应的发生。从而使得在磷酸刻蚀去除堆叠结构中的牺牲介质层氮化物的过程中，沟道孔SEG被损坏。
现有技术中磷酸刻蚀后对SEG造成损坏的显微照片如图7所示；并且在随后的BSG氧化中断裂以及3D结构的崩塌或者BSG的失效；收得率损失大于90％。
发明内容
针对现有技术中的上述缺陷，本发明的目的在于提供防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存，该方法可防止用磷酸刻蚀牺牲氮化物层过程中对SEG的损坏，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明采用的技术方案如下：
防止SEG损坏的3D NAND制备方法，所述方法包括如下制备步骤：
提供一个Si衬底；
在衬底上进行周边区域器件的制备；在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；
核心区域台阶堆叠结构的制备；所述核心区域台阶堆叠结构包括多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间；
核心区域沟道孔的制备；所述沟道孔包括硅外延生长层(SEG)，以及在该硅外延生产层上的堆叠结构；
核心区域栅极线槽的制备；
利用栅极线槽通过磷酸(H3PO4)刻蚀去除堆叠结构中的牺牲介质层。
进一步，所述周边区域器件的制备包括：
在低压区(LV)器件制备后在衬底表面生成一层SiO2薄膜，沉积周边区域栅极多晶硅；在衬底背面形成多晶硅膜；采用低温氧化法生成周边区域栅极硬掩膜氧化物，并在衬底背面的多晶硅膜上形成硬掩膜氧化物。
进一步，所述周边区域器件的制备还包括：
对衬底背面覆盖在多晶硅膜表面的通过低温氧化法生成周边区域栅极硬掩膜氧化物采用HF和HNO3进行清洗，控制清洗时间，保留周边区域栅极硬掩膜氧化物。
进一步，所述清洗的时间控制在3s之内。
进一步，所述衬底背面的周边区域栅极硬掩膜氧化物膜的厚度为
进一步，所述周边区域器件的制备还包括：
氧化硅阻挡层的沉积，
氮化硅刻蚀阻挡层(ESL)的沉积，
从而在衬底背面形成衬底、SiO2薄膜、周边区域栅极多晶硅层、氧化硅阻挡层和氮化硅刻蚀阻挡层(ESL)的膜层结构。
进一步，所述周边区域器件的制备还包括：
高浓度掺杂N型(N+)区湿法去除；
高浓度掺杂P型(P+)区湿法去除；
核心区域阻挡层氮化硅(SiN)湿法蚀刻；
通过上述工艺，所述衬底背面沉积的氮化硅刻蚀阻挡层(ESL)被去除，并且氧化硅层被去除
进一步，所述制备方法还包括：
核心区第一阻挡层氧化物湿法刻蚀；
0层间绝缘层核心区域第二氧化物第一次湿法刻蚀；
0层间绝缘层核心区域第二氧化物第二次湿法刻蚀；
核心区第二阻挡层氮化硅湿法刻蚀；
第二阻挡层后缓冲氧化物的化学机械研磨去除；
清洗；
通过上述工艺，所述衬底背面沉积的氧化物阻挡层被去除；而形成在沟道孔形成工艺前，在衬底背面具有SiO2薄膜、沉积周边区域栅极多晶硅时在衬底背面形成多晶硅膜和低温氧化法沉积周边区域栅极硬掩膜氧化物时在衬底背面形成的氧化物膜。
进一步，所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层。
本发明的另一个目的是提供一种采用上述方法制备的3D NAND闪存。
与现有技术相比，本发明的有益效果主要体现在：
首先，在周边区域器件的制备和沟道孔的蚀刻过程中，将产生电荷，而该电荷一旦进入后续磷酸刻蚀牺牲介质层工序，将导致发生电化学反应从而对SEG的损坏。而当衬底背面具有氧化物膜层保护时，将不产生电荷。因此，本发明通过在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物从而在衬底背面生成氧化膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；即衬底背面通过低温氧化法形成氧化物，从而使得后续沟道孔制备工艺中的刻蚀(干法)工艺不产生电荷；进而避免后续磷酸蚀刻过程中电化学反应的发生，从而防止SEG的损坏。
其次，由于防止了SEG的损坏，进而可以防止3D结构的崩塌，并且降低BSG失效率。
再次，本发明可以扩大磷酸刻蚀氮化物的窗口，使得操作更便利。
最后，采用上述技术，本发明可以获得更高的产品收得率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1，3D NAND的周边区域和核心区域台阶结构的示意图；
图2，核心区域台阶结构中形成有沟道孔结构的示意图；
图3，核心区域台阶结构中形成有栅极线槽并刻蚀牺牲层后的结构示意图；
图4，硅发生化学反应、电化学反应和刻蚀过程的原理示意图；
图5a-c，现有技术进行周边区域器件制备工艺循环时衬底背面的膜层结构的变化示意图；
图6，现有技术沟道孔制备后衬底背面膜结构示意图；
图7，现有技术中磷酸刻蚀后对SEG造成损坏的显微照片；
图8a-b，本发明在采用低温氧化法生成周边区域栅极硬掩膜氧化物时在衬底背面形成的氧化膜结构示意图；
图9，本发明实施例在进行沟道孔制备过程中，衬底背面膜结构示意图；
图10，本发明实施例磷酸刻蚀后对SEG未造成损坏的显微照片。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例提供一种防止SEG损坏的3D NAND制备方法，所述方法包括如下制备步骤：
S100，提供一个Si衬底；
S200，在衬底上进行周边区域器件的制备；在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面形成的硬掩膜氧化物保留至沟通孔制备工艺；
S300，核心区域台阶堆叠结构的制备；所述核心区域台阶堆叠结构包括多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层。
S400，核心区域沟道孔的制备；所述沟道孔包括硅外延生长层(SEG)，以及在该硅外延生产层上的堆叠结构；
S500，核心区域栅极线槽的制备；
S600，利用栅极线槽通过磷酸(H3PO4)刻蚀去除堆叠结构中的牺牲介质层。
进一步，参考图8a-b，所述周边区域器件的制备S200包括：
S210：在低压区(LV)器件制备后在衬底800表面生成一层SiO2薄膜801，如图8a所示；沉积周边区域栅极多晶硅；在衬底背面形成多晶硅膜802；采用低温氧化法生成周边区域栅极硬掩膜氧化物，并在衬底背面的多晶硅膜上形成硬掩膜氧化物803；如图8b所示；
S220：对衬底背面覆盖在多晶硅膜表面的通过低温氧化法生成周边区域栅极硬掩膜氧化物采用HF和HNO3进行清洗，控制清洗时间为3s，保留周边区域栅极硬掩膜氧化物膜的厚度为
S230：氧化硅阻挡层的沉积，
S240：氮化硅刻蚀阻挡层(ESL)的沉积，从而在衬底背面形成衬底、SiO2薄膜、周边区域栅极多晶硅层、氧化硅阻挡层和氮化硅刻蚀阻挡层(ESL)的膜层结构；
S250：高浓度掺杂N型(N+)区湿法去除，高浓度掺杂P型(P+)区湿法去除，核心区域阻挡层氮化硅(SiN)湿法蚀刻；通过上述工艺，所述衬底背面沉积的氮化硅刻蚀阻挡层(ESL)被去除，并且氧化硅层被去除
S260：核心区第一阻挡层氧化物湿法刻蚀；0层间绝缘层核心区域第二氧化物第一次湿法刻蚀；0层间绝缘层核心区域第二氧化物第二次湿法刻蚀；核心区第二阻挡层氮化硅湿法刻蚀；第二阻挡层后缓冲氧化物的化学机械研磨去除；清洗；通过上述工艺，所述衬底背面沉积的氧化物阻挡层被去除；而形成在沟道孔形成工艺前，在衬底800背面具有的SiO2薄膜801，多晶硅膜层802和多晶硅膜上形成硬掩膜氧化物803，如图8b所示。
参考图9，在随后进行的沟道孔制备工艺中，衬底900背面具有有保护膜结构，分别为SiO2薄膜901，多晶硅膜层902和多晶硅膜上形成硬掩膜氧化物903，随后再生成ONOP结构904，并在该ONOP结构904上沉积氧化物保护层905，然后沉积第二层多晶硅906，沉积插塞氧化物907和第三层插塞多晶硅908。
综上，采用上述方法，本发明通过在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物从而在衬底背面生成氧化膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；即衬底背面通过低温氧化法形成氧化物，从而使得后续沟道孔制备工艺中的刻蚀(干法)工艺不产生电荷，从而防止SEG的损坏，如图10所示。并且进而由于防止了SEG的损坏，进而可以防止3D结构的崩塌，并且降低BSG失效率。本发明可以扩大磷酸刻蚀氮化物的窗口，使得操作更便利。采用上述技术，本发明可以获得更高的产品收得率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.防止SEG损坏的3D NAND制备方法，其特征在于，所述方法包括如下制备步骤：
提供一个Si衬底；
在衬底上进行周边区域器件的制备；在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；
核心区域台阶堆叠结构的制备；所述核心区域台阶堆叠结构包括多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间；
核心区域沟道孔的制备；所述沟道孔包括硅外延生长层(SEG)，以及在该硅外延生长层上的堆叠结构；
核心区域栅极线槽的制备；
利用栅极线槽通过磷酸(H3PO4)刻蚀去除堆叠结构中的牺牲介质层。
2.如权利要求1所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述周边区域器件的制备包括：
在低压区(LV)器件制备后在衬底表面生成一层SiO2薄膜，沉积周边区域栅极多晶硅；在衬底背面形成多晶硅膜；采用低温氧化法生成周边区域栅极硬掩膜氧化物，并在衬底背面的多晶硅膜上形成硬掩膜氧化物。
3.如权利要求2所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述周边区域器件的制备还包括：
对衬底背面覆盖在多晶硅膜表面的通过低温氧化法生成周边区域栅极硬掩膜氧化物采用HF和HNO3进行清洗，控制清洗时间，保留周边区域栅极硬掩膜氧化物。
4.如权利要求3所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述清洗的时间控制在3s之内。
5.如权利要求3所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述周边区域器件的制备还包括：
所述衬底背面的周边区域栅极硬掩膜氧化物膜的厚度为
6.如权利要求3所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述周边区域器件的制备还包括：
氧化硅阻挡层的沉积，
氮化硅刻蚀阻挡层(ESL)的沉积，
从而在衬底背面形成衬底、SiO2薄膜、周边区域栅极多晶硅层、氧化硅阻挡层和氮化硅刻蚀阻挡层(ESL)的膜层结构。
7.如权利要求6所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述周边区域器件的制备还包括：
高浓度掺杂N型(N+)区湿法去除；
高浓度掺杂P型(P+)区湿法去除；
核心区域阻挡层氮化硅(SiN)湿法蚀刻；
通过上述工艺，所述衬底背面沉积的氮化硅刻蚀阻挡层(ESL)被去除，并且氧化硅层被去除
8.如权利要求7所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述制备方法还包括：
核心区第一阻挡层氧化物湿法刻蚀；
0层间绝缘层核心区域第二氧化物第一次湿法刻蚀；
0层间绝缘层核心区域第二氧化物第二次湿法刻蚀；
核心区第二阻挡层氮化硅湿法刻蚀；
第二阻挡层后缓冲氧化物的化学机械研磨去除；
清洗；
通过上述工艺，所述衬底背面沉积的氧化物阻挡层被去除；而形成在沟道孔形成工艺前，在衬底背面具有SiO2薄膜、沉积周边区域栅极多晶硅时在衬底背面形成多晶硅膜和低温氧化法沉积周边区域栅极硬掩膜氧化物时在衬底背面形成的氧化物膜。
9.如权利要求1所述的防止SEG损坏的3D NAND制备方法，其特征在于，所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层。
10.3D NAND闪存，其特征在于，所述3D NAND闪存由权利要求1-9中任意一项所述的方法获得。
CN201710726112.9A 2017-08-22 2017-08-22 防止seg损坏的3d nand制备方法及获得的3d nand闪存 Active CN107658304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710726112.9A CN107658304B (zh) 2017-08-22 2017-08-22 防止seg损坏的3d nand制备方法及获得的3d nand闪存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710726112.9A CN107658304B (zh) 2017-08-22 2017-08-22 防止seg损坏的3d nand制备方法及获得的3d nand闪存

Publications (2)

Publication Number Publication Date
CN107658304A CN107658304A (zh) 2018-02-02
CN107658304B true CN107658304B (zh) 2019-01-01

Family

ID=61128700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710726112.9A Active CN107658304B (zh) 2017-08-22 2017-08-22 防止seg损坏的3d nand制备方法及获得的3d nand闪存

Country Status (1)

Country Link
CN (1) CN107658304B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047839B (zh) * 2019-03-29 2020-05-19 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110137176B (zh) * 2019-03-29 2020-06-23 长江存储科技有限责任公司 3d nand闪存及制备方法
CN111199979B (zh) * 2020-01-09 2022-10-04 长江存储科技有限责任公司 一种三维存储器的制备方法
CN112635475A (zh) * 2020-12-18 2021-04-09 长江存储科技有限责任公司 一种堆叠结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355602A (zh) * 2015-10-19 2016-02-24 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105702621A (zh) * 2016-01-27 2016-06-22 武汉新芯集成电路制造有限公司 一种形成硅外延层的方法
CN106158616A (zh) * 2014-08-08 2016-11-23 爱思开海力士有限公司 三维半导体集成电路器件及其制造方法
US20170221919A1 (en) * 2016-02-01 2017-08-03 SK Hynix Inc. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158616A (zh) * 2014-08-08 2016-11-23 爱思开海力士有限公司 三维半导体集成电路器件及其制造方法
CN105355602A (zh) * 2015-10-19 2016-02-24 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105702621A (zh) * 2016-01-27 2016-06-22 武汉新芯集成电路制造有限公司 一种形成硅外延层的方法
US20170221919A1 (en) * 2016-02-01 2017-08-03 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
CN107658304A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
CN107658304B (zh) 防止seg损坏的3d nand制备方法及获得的3d nand闪存
CN109524417B (zh) 3d nand存储器及其形成方法
US9876019B1 (en) Integrated circuits with programmable memory and methods for producing the same
EP2583302B1 (en) Non-volatile memory comprising bit line air gaps and word line air gaps and corresponding manufacturing method
CN107731849B (zh) 3d nand闪存沟道孔的制备方法及3d nand闪存
CN108649034B (zh) 半导体结构及其形成方法
CN105810639B (zh) 一种3d nand闪存结构及其制作方法
TW201436113A (zh) 記憶裝置與其形成方法
CN109244075A (zh) 3d存储器件的制造方法
CN107591409B (zh) 一种3d nand闪存中沟道结构的制作方法
CN102403257A (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN104241204B (zh) 3d nand闪存的形成方法
CN106298472B (zh) 半导体结构的形成方法
CN107706191A (zh) 一种3d nand闪存沟道孔多晶硅连接层形成方法
CN107482016B (zh) 防止选择性外延生长的硅损坏的3d nand制备方法及获得的3d nand闪存
CN103219290A (zh) 分栅式闪存及其形成方法
CN107946314B (zh) 3d nand存储器源极选择管及其形成方法
CN103377928A (zh) 半导体结构的形成方法、晶体管的形成方法
CN107658316B (zh) 防止seg损坏的3d nand制备方法及获得的3d nand闪存
CN107958908A (zh) Sonos器件的形成方法
CN105810683B (zh) 一种3d nand闪存结构及其制作方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN107731830B (zh) 一种提高深度一致性的多晶硅插塞形成方法
CN107706189B (zh) 3d nand闪存的接触窗形成方法和接触窗结构
CN111415939A (zh) 三维nand存储串及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant