JPH06291192A - 半導体集積回路における配線接続構造 - Google Patents
半導体集積回路における配線接続構造Info
- Publication number
- JPH06291192A JPH06291192A JP7323993A JP7323993A JPH06291192A JP H06291192 A JPH06291192 A JP H06291192A JP 7323993 A JP7323993 A JP 7323993A JP 7323993 A JP7323993 A JP 7323993A JP H06291192 A JPH06291192 A JP H06291192A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- connection structure
- contact
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】接続部材を配線層の側面部と下面、または上面
にも接触させ接続部材と配線層の接触面積を増大させ微
細化かつコンタクト製造ばらつきに強くする。 【構成】半導体基板の絶縁膜上の第１の配線層11と第２
の配線層12の電気的接続がなされるためコンタクト領域
の深さ方向で配線層11と12が重なるように開孔されたコ
ンタクトホール13がある。このコンタクトホール13に埋
め込まれた接続部材14が第２の配線層12の上部21、側部
22、下部23において接触し第１の配線層11（の上面）と
電気的に接続されていることを特徴としている。
にも接触させ接続部材と配線層の接触面積を増大させ微
細化かつコンタクト製造ばらつきに強くする。 【構成】半導体基板の絶縁膜上の第１の配線層11と第２
の配線層12の電気的接続がなされるためコンタクト領域
の深さ方向で配線層11と12が重なるように開孔されたコ
ンタクトホール13がある。このコンタクトホール13に埋
め込まれた接続部材14が第２の配線層12の上部21、側部
22、下部23において接触し第１の配線層11（の上面）と
電気的に接続されていることを特徴としている。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置、特に微細
化が要求される半導体集積回路に用いられる配線層の構
造に関する。
化が要求される半導体集積回路に用いられる配線層の構
造に関する。
【０００２】
【従来の技術】半導体集積回路における配線層の層間の
接続にはコンタクトホール、 VIAホール等が用いられる
（以下、総称してコンタクトホールとする）。集積度の
向上のため上記配線層間の接続部分の合わせ余裕は極力
なくするようにしているのが現状である。
接続にはコンタクトホール、 VIAホール等が用いられる
（以下、総称してコンタクトホールとする）。集積度の
向上のため上記配線層間の接続部分の合わせ余裕は極力
なくするようにしているのが現状である。
【０００３】図１６（ａ）は従来の半導体集積回路にお
ける配線層のコンタクト部を示す平面図、図１６
（ｂ），（ｃ）はそれぞれ上記（ａ）のｂ−ｂ線、ｃ−
ｃ線に沿う断面図である。
ける配線層のコンタクト部を示す平面図、図１６
（ｂ），（ｃ）はそれぞれ上記（ａ）のｂ−ｂ線、ｃ−
ｃ線に沿う断面図である。
【０００４】第１の配線層11と第２の配線層12とは層間
絶縁膜18内に充填された接続部材14により電気的に接続
されている。これら配線層には接続部材14で埋められた
コンタクトホール13に対し、合わせ余裕、いわゆるフリ
ンジが設けられていない。
絶縁膜18内に充填された接続部材14により電気的に接続
されている。これら配線層には接続部材14で埋められた
コンタクトホール13に対し、合わせ余裕、いわゆるフリ
ンジが設けられていない。
【０００５】このようなフリンジレス化された配線構造
により半導体集積回路の集積度は向上する。ここで、接
続部材と第２の配線層とのコンタクト領域（平面図の斜
線部ＣＡ）の接触面積は、コンタクトホールの開孔面積
の大小、第２の配線層の幅の大小、両者の合わせ精度等
のプロセス的なばらつきに依存する。
により半導体集積回路の集積度は向上する。ここで、接
続部材と第２の配線層とのコンタクト領域（平面図の斜
線部ＣＡ）の接触面積は、コンタクトホールの開孔面積
の大小、第２の配線層の幅の大小、両者の合わせ精度等
のプロセス的なばらつきに依存する。
【０００６】例えば、２５６Ｍ（bit ）のＤＲＡＭで
は、最小加工幅０．２５μｍであって、コンタクトホー
ルまたは配線幅の加工ばらつきが０．０５μｍ、合せば
らつきが０．０５μｍとすると、最悪でコンタクト領域
の短辺は０．１μｍ程度、最良で０．２５μｍと大きな
ばらつきが生じる。
は、最小加工幅０．２５μｍであって、コンタクトホー
ルまたは配線幅の加工ばらつきが０．０５μｍ、合せば
らつきが０．０５μｍとすると、最悪でコンタクト領域
の短辺は０．１μｍ程度、最良で０．２５μｍと大きな
ばらつきが生じる。
【０００７】従って、従来技術ではコンタクト抵抗上昇
やコンタクト領域でのエレクトロマイグレーション等配
線の信頼性の劣化を抑えることが難しく、集積度を落と
さざるを得ない。
やコンタクト領域でのエレクトロマイグレーション等配
線の信頼性の劣化を抑えることが難しく、集積度を落と
さざるを得ない。
【０００８】同様に第１の配線層11に対しても問題があ
る。接続部材14は第１の配線層11の上面及び側面のみに
接触しているだけであって、合わせずれや加工寸法のば
らつき、コンタクトホールの深さ方向のばらつきがあ
り、接触面積が定まらない。よって、コンタクト抵抗の
ばらつきや信頼性の劣化を引き起こす。
る。接続部材14は第１の配線層11の上面及び側面のみに
接触しているだけであって、合わせずれや加工寸法のば
らつき、コンタクトホールの深さ方向のばらつきがあ
り、接触面積が定まらない。よって、コンタクト抵抗の
ばらつきや信頼性の劣化を引き起こす。
【０００９】
【発明が解決しようとする課題】このように、従来のフ
リンジレス技術では上層と下層の配線層の接続が各配線
層の底面の一部、または上面の一部かつ側面の一部を通
して行われていたために、コンタクトの合わせずれや加
工寸法、深さのばらつきでコンタクト抵抗ばらつき、信
頼性が劣化するという欠点がある。
リンジレス技術では上層と下層の配線層の接続が各配線
層の底面の一部、または上面の一部かつ側面の一部を通
して行われていたために、コンタクトの合わせずれや加
工寸法、深さのばらつきでコンタクト抵抗ばらつき、信
頼性が劣化するという欠点がある。
【００１０】この発明は上記のような事情を考慮してな
されたものであり、その目的は、コンタクト抵抗のばら
つきや信頼性の劣化を極力なくし、低抵抗、高信頼性の
コンタクト部を有し、集積度及び信頼性が向上する半導
体集積回路における配線接続構造を提供することにあ
る。
されたものであり、その目的は、コンタクト抵抗のばら
つきや信頼性の劣化を極力なくし、低抵抗、高信頼性の
コンタクト部を有し、集積度及び信頼性が向上する半導
体集積回路における配線接続構造を提供することにあ
る。
【００１１】
【課題を解決するための手段】この発明の半導体集積回
路における配線接続構造は、半導体基板の第１の絶縁膜
上に形成された第１、第２の配線層と、前記第１、第２
の配線層の電気的な接続をするためのコンタクト領域
と、前記コンタクト領域に存在し、前記第１あるいは第
２の配線層に対し少なくとも膜厚分である側面部分とこ
の側面部分に連続した下面あるいは上面の部分に接触し
ていることによって前記第１と第２の配線層を電気的に
接続する接続部材とを具備したことを特徴とする。
路における配線接続構造は、半導体基板の第１の絶縁膜
上に形成された第１、第２の配線層と、前記第１、第２
の配線層の電気的な接続をするためのコンタクト領域
と、前記コンタクト領域に存在し、前記第１あるいは第
２の配線層に対し少なくとも膜厚分である側面部分とこ
の側面部分に連続した下面あるいは上面の部分に接触し
ていることによって前記第１と第２の配線層を電気的に
接続する接続部材とを具備したことを特徴とする。
【００１２】
【作用】この発明では、接続部材を配線層の側面部かつ
下面、またはさらに上面に接触させるので接続部材と配
線層の接触面積が増大する。
下面、またはさらに上面に接触させるので接続部材と配
線層の接触面積が増大する。
【００１３】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
り説明する。
【００１４】図１はこの発明の一実施例による半導体集
積回路における配線接続構造を示す構成であり、（ａ）
は断面図、（ｂ）は平面図である。絶縁膜上の第１の配
線層11と第２の配線層12の電気的接続がなされるためコ
ンタクト領域の深さ方向で配線層11と12が重なるように
開孔されたコンタクトホール13がある。このコンタクト
ホール13に埋め込まれた接続部材14が第２の配線層12の
上部21、側部22、下部23において接触し第１の配線層11
（の上面）と電気的に接続されている。
積回路における配線接続構造を示す構成であり、（ａ）
は断面図、（ｂ）は平面図である。絶縁膜上の第１の配
線層11と第２の配線層12の電気的接続がなされるためコ
ンタクト領域の深さ方向で配線層11と12が重なるように
開孔されたコンタクトホール13がある。このコンタクト
ホール13に埋め込まれた接続部材14が第２の配線層12の
上部21、側部22、下部23において接触し第１の配線層11
（の上面）と電気的に接続されている。
【００１５】図２は上記構成の配線接続構造の製造方法
を工程順に示す断面図、平面図である。半導体基板上に
形成された第１の絶縁膜10（例えばＳｉＯ2 膜）上にＡ
ｌ−Ｓｉ−Ｃｕ膜を厚さ４００ｎｍ程度スパッタ法によ
り堆積させ、その後パターニングして第１の配線層11を
形成する。さらにプラズマＣＶＤ法によりアルコキシシ
ラン（ＴＥＯＳ）を分解して第２の絶縁膜（ＳｉＯ
2 膜）16を約４００ｎｍの厚さに堆積する。再度Ａｌ−
Ｓｉ−Ｃｕ膜をスパッタ法により４００ｎｍ程度堆積さ
せ、その後、パターニングして第２の配線層12を形成す
る。さらにプラズマＣＶＤ法でアルコキシシランを分解
して第３の絶縁膜（ＳｉＯ2 膜）17を８００ｎｍの厚さ
に堆積させる（図２（ａ-1），（ａ-2））。
を工程順に示す断面図、平面図である。半導体基板上に
形成された第１の絶縁膜10（例えばＳｉＯ2 膜）上にＡ
ｌ−Ｓｉ−Ｃｕ膜を厚さ４００ｎｍ程度スパッタ法によ
り堆積させ、その後パターニングして第１の配線層11を
形成する。さらにプラズマＣＶＤ法によりアルコキシシ
ラン（ＴＥＯＳ）を分解して第２の絶縁膜（ＳｉＯ
2 膜）16を約４００ｎｍの厚さに堆積する。再度Ａｌ−
Ｓｉ−Ｃｕ膜をスパッタ法により４００ｎｍ程度堆積さ
せ、その後、パターニングして第２の配線層12を形成す
る。さらにプラズマＣＶＤ法でアルコキシシランを分解
して第３の絶縁膜（ＳｉＯ2 膜）17を８００ｎｍの厚さ
に堆積させる（図２（ａ-1），（ａ-2））。
【００１６】レジスト膜（図示せず）を塗布後、基板へ
の深さ方向で第１及び第２の配線層11，12に重なるよう
なコンタクト領域を定め、上記レジスト膜をパターニン
グし、ＲＩＥ法によって異方性エッチングを施す。ここ
で、第２の配線層12が露出したらその側部よりさらにエ
ッチングし第１の配線層11を露出させる。これにより、
第３、第２の絶縁膜17，16を貫通させたコンタクトホー
ル13が形成される（図２（ｂ-1），（ｂ-2））。
の深さ方向で第１及び第２の配線層11，12に重なるよう
なコンタクト領域を定め、上記レジスト膜をパターニン
グし、ＲＩＥ法によって異方性エッチングを施す。ここ
で、第２の配線層12が露出したらその側部よりさらにエ
ッチングし第１の配線層11を露出させる。これにより、
第３、第２の絶縁膜17，16を貫通させたコンタクトホー
ル13が形成される（図２（ｂ-1），（ｂ-2））。
【００１７】ＮＨ4 Ｆ溶液で第２、第３の絶縁膜膜をエ
ッチングする。これにより、第２の配線層12の側部に残
った第３の絶縁膜の残留物25（図２（ｂ-1）に図示）を
除去すると共に第２の配線層12の下部（底面）を露出さ
せる（図２（ｃ））。その後、図１にのようにＷＦ6 を
水素還元することによりＡｌ−Ｓｉ−Ｃｕ配線（配線層
11，12）に選択的にＷを成長させることにより、コンタ
クトホール13内が接続部材14で充填される（Ｗプラ
グ）。
ッチングする。これにより、第２の配線層12の側部に残
った第３の絶縁膜の残留物25（図２（ｂ-1）に図示）を
除去すると共に第２の配線層12の下部（底面）を露出さ
せる（図２（ｃ））。その後、図１にのようにＷＦ6 を
水素還元することによりＡｌ−Ｓｉ−Ｃｕ配線（配線層
11，12）に選択的にＷを成長させることにより、コンタ
クトホール13内が接続部材14で充填される（Ｗプラ
グ）。
【００１８】上記構成によれば、フレンジレス化された
配線接続構造でも、接続部材と配線層との接触面積の増
大化がなされ、コンタクト抵抗のばらつきや信頼性の劣
化を引き起こさないようになる。従って、低抵抗、高信
頼性のコンタクト部が実現され、集積度及び信頼性が向
上する。
配線接続構造でも、接続部材と配線層との接触面積の増
大化がなされ、コンタクト抵抗のばらつきや信頼性の劣
化を引き起こさないようになる。従って、低抵抗、高信
頼性のコンタクト部が実現され、集積度及び信頼性が向
上する。
【００１９】図３はこの発明の配線接続構造の第１変形
例を示す断面図である。図１の構成に比べ、コンタクト
ホール13のサイズが第１及び第２の配線層11，12の間で
大きくなっている。
例を示す断面図である。図１の構成に比べ、コンタクト
ホール13のサイズが第１及び第２の配線層11，12の間で
大きくなっている。
【００２０】上記構成は製造方法の図２（ｂ-1）の工程
において、コンタクトホール13開孔後のＮＨ4 Ｆエッチ
ングのエッチング速度が第３の絶縁膜17に比べ速い絶縁
膜を第２の絶縁膜16-2として形成する。具体的には、第
３の絶縁膜17がＴＥＯＳのプラズマＣＶＤ膜のようにア
ンドープのＳｉＯ2 膜であるならば、この第２の絶縁膜
16-2はＳｉＯ2 にＰＨ3 やＢ2 Ｈ6 を添加したガスを用
いてプラズマＣＶＤ法を行い、リンガラスやボロンガラ
スを堆積させればよい。この結果、ＮＨ4 エッチング時
に所望のコンタクト形状が得られる。
において、コンタクトホール13開孔後のＮＨ4 Ｆエッチ
ングのエッチング速度が第３の絶縁膜17に比べ速い絶縁
膜を第２の絶縁膜16-2として形成する。具体的には、第
３の絶縁膜17がＴＥＯＳのプラズマＣＶＤ膜のようにア
ンドープのＳｉＯ2 膜であるならば、この第２の絶縁膜
16-2はＳｉＯ2 にＰＨ3 やＢ2 Ｈ6 を添加したガスを用
いてプラズマＣＶＤ法を行い、リンガラスやボロンガラ
スを堆積させればよい。この結果、ＮＨ4 エッチング時
に所望のコンタクト形状が得られる。
【００２１】上記図３の構成によれば、短いＮＨ4 Ｆエ
ッチングの時間で前記図１の実施例よりも第１及び第２
の配線層の露出面積を大きくすることができるという利
点がある。
ッチングの時間で前記図１の実施例よりも第１及び第２
の配線層の露出面積を大きくすることができるという利
点がある。
【００２２】図４はこの発明の配線接続構造の第２変形
例を示す断面図である。図１の構成に比べ、コンタクト
ホール13が大きく、第２の配線層12片側だけでなく、両
側に跨がって開孔されている。これにより、第２の配線
12上面すべてに接続部材14が電気的に接触できる。
例を示す断面図である。図１の構成に比べ、コンタクト
ホール13が大きく、第２の配線層12片側だけでなく、両
側に跨がって開孔されている。これにより、第２の配線
12上面すべてに接続部材14が電気的に接触できる。
【００２３】図５はこの発明の配線接続構造の第３変形
例を示す断面図である。上記図４の構成に対しさらにコ
ンタクト領域において第２の配線層12下部全域の絶縁膜
が除去された形状に加工されており、接続部材14が第２
の配線層12の上部、側部、下部のすべての面で電気的に
接触していることが特徴である。図４や図５の構成を平
面図に示すと図６のようになる。
例を示す断面図である。上記図４の構成に対しさらにコ
ンタクト領域において第２の配線層12下部全域の絶縁膜
が除去された形状に加工されており、接続部材14が第２
の配線層12の上部、側部、下部のすべての面で電気的に
接触していることが特徴である。図４や図５の構成を平
面図に示すと図６のようになる。
【００２４】この発明は上記各実施例のように上部配線
層への適用だけでなく、下部配線層にも適用することが
できる。例えば、図７に示す断面図はこの発明の第４変
形例を示す断面図であり、図５の構成を第２の配線層と
同じ方向に走っている第１の配線層11に適用した構成で
ある。
層への適用だけでなく、下部配線層にも適用することが
できる。例えば、図７に示す断面図はこの発明の第４変
形例を示す断面図であり、図５の構成を第２の配線層と
同じ方向に走っている第１の配線層11に適用した構成で
ある。
【００２５】図８（ａ），（ｂ）はこの発明の配線接続
構造の第５変形例を示す断面図、平面図である。絶縁膜
18中互いに層が異なり平行に走る第１、第２の配線層を
接続部材14により電気的に接続している。このような実
施例の場合、図９に示す第６変形例のように、第１、第
２の配線層は交差するように走っていても、同様に電気
的接続が可能である。
構造の第５変形例を示す断面図、平面図である。絶縁膜
18中互いに層が異なり平行に走る第１、第２の配線層を
接続部材14により電気的に接続している。このような実
施例の場合、図９に示す第６変形例のように、第１、第
２の配線層は交差するように走っていても、同様に電気
的接続が可能である。
【００２６】図１０（ａ），（ｂ）はこの発明の配線接
続構造の第７変形例を示す断面図、平面図である。絶縁
膜18中互いに層が異なるが重なるようにして平行に走る
第１、第２の配線層11，12に対し、同じ（右側）の側部
側をコンタクトホールにより露出させ接続部材14により
電気的に接続している。
続構造の第７変形例を示す断面図、平面図である。絶縁
膜18中互いに層が異なるが重なるようにして平行に走る
第１、第２の配線層11，12に対し、同じ（右側）の側部
側をコンタクトホールにより露出させ接続部材14により
電気的に接続している。
【００２７】図１１はこの発明の配線接続構造の第８変
形例を示す断面図である。絶縁膜18上で互いに層が同じ
で隣り合い平行に走る配線層11-1，11-2において、対向
する側部側の下部を露出させ接続部材14により電気的に
接続している。
形例を示す断面図である。絶縁膜18上で互いに層が同じ
で隣り合い平行に走る配線層11-1，11-2において、対向
する側部側の下部を露出させ接続部材14により電気的に
接続している。
【００２８】図１２（ａ）はこの発明の配線接続構造の
第９変形例を示す断面図である。接続部材14を薄膜化し
た例であり、コンタクトホール開孔後ＷＦ6 の水素分解
によるＣＶＤ法で（非選択的に）Ｗの薄膜を形成し構成
される。このとき、絶縁膜18上に残ったＷ薄膜は、化学
的機械研磨法で除去しても良いし、図１２（ｂ）に示さ
れるようにＲＩＥ法でエッチバックしてもよい。
第９変形例を示す断面図である。接続部材14を薄膜化し
た例であり、コンタクトホール開孔後ＷＦ6 の水素分解
によるＣＶＤ法で（非選択的に）Ｗの薄膜を形成し構成
される。このとき、絶縁膜18上に残ったＷ薄膜は、化学
的機械研磨法で除去しても良いし、図１２（ｂ）に示さ
れるようにＲＩＥ法でエッチバックしてもよい。
【００２９】図１３はこの発明の配線接続構造の第１０
変形例を示す断面図である。図１２の構成の接続部材14
すなわちＷ薄膜の形成後、さらにコンタクトホール13内
にアモルファスＳｉやＳｉＯ2 等の充填物19を埋め込ん
だ構成である。
変形例を示す断面図である。図１２の構成の接続部材14
すなわちＷ薄膜の形成後、さらにコンタクトホール13内
にアモルファスＳｉやＳｉＯ2 等の充填物19を埋め込ん
だ構成である。
【００３０】図１４はこの発明の配線接続構造の第１１
変形例を示す断面図である。前記図１６（ｃ）に示した
構成において第２の配線層12形成後に別の接続部材31で
接続部材14の裏打ちをしている。この実施例は次のよう
にして実現する。
変形例を示す断面図である。前記図１６（ｃ）に示した
構成において第２の配線層12形成後に別の接続部材31で
接続部材14の裏打ちをしている。この実施例は次のよう
にして実現する。
【００３１】コンタクトホール13を接続部材14で充填し
てＷプラグを形成した後、第２の配線層12を厚さ４００
ｎｍのＡｌ−Ｓｉ−Ｃｕで形成する。さらに、ＷＦ6 の
水素還元によるＣＶＤ法でＷを選択成長させて新たな接
続部材30を形成し、第２の配線層12の両側面、上面、Ｗ
プラグとを接続する。
てＷプラグを形成した後、第２の配線層12を厚さ４００
ｎｍのＡｌ−Ｓｉ−Ｃｕで形成する。さらに、ＷＦ6 の
水素還元によるＣＶＤ法でＷを選択成長させて新たな接
続部材30を形成し、第２の配線層12の両側面、上面、Ｗ
プラグとを接続する。
【００３２】上記各実施例において、配線層11，12はＡ
ｌ−Ｓｉ−Ｃｕで構成されていたがこれに限定されず、
ＷやＭｏなどの高融点金属やそのシリサイド、Ｃｕ、導
電性のポリシリコン膜等を代用してもよい。また、接続
部材はＷ以外にＴｉやＭｏ、導電性のポリシリコンでも
よい。
ｌ−Ｓｉ−Ｃｕで構成されていたがこれに限定されず、
ＷやＭｏなどの高融点金属やそのシリサイド、Ｃｕ、導
電性のポリシリコン膜等を代用してもよい。また、接続
部材はＷ以外にＴｉやＭｏ、導電性のポリシリコンでも
よい。
【００３３】また、必ずしも接続部材として新たな導電
物質を用いなくても上層の配線で代用することも考えら
れる。図１５はその例で、コンタクト領域では第２の配
線層12の導電物質がコンタクトホール13内にまで延在
し、第１の配線層11と電気的接続がなされている。
物質を用いなくても上層の配線で代用することも考えら
れる。図１５はその例で、コンタクト領域では第２の配
線層12の導電物質がコンタクトホール13内にまで延在
し、第１の配線層11と電気的接続がなされている。
【００３４】上記実施例によれば、上下配線層の接続が
配線層の膜厚分の側面を通して行われるために接触面積
のばらつきが小さくなる。例えば２５６Ｍbit のＤＲＡ
Ｍ相当のデバイス（０．２５μｍルール）においても配
線層の膜厚を０．４μｍとすると、コンタクト面積は
０．２５μｍ×０．４μｍと大きく、膜厚や加工寸法ば
らつきは１０％程度であるため、従来技術に比べて安定
化したコンタクト抵抗を得ることができる。さらに、配
線層の下部（底面部）も積極的に接続に使うため、さら
に接触面積を増やすことができる。
配線層の膜厚分の側面を通して行われるために接触面積
のばらつきが小さくなる。例えば２５６Ｍbit のＤＲＡ
Ｍ相当のデバイス（０．２５μｍルール）においても配
線層の膜厚を０．４μｍとすると、コンタクト面積は
０．２５μｍ×０．４μｍと大きく、膜厚や加工寸法ば
らつきは１０％程度であるため、従来技術に比べて安定
化したコンタクト抵抗を得ることができる。さらに、配
線層の下部（底面部）も積極的に接続に使うため、さら
に接触面積を増やすことができる。
【００３５】
【発明の効果】以上説明したようにこの発明によれば、
接続部材を配線層の底面かつ側面、またはさらに上面に
接触させるので接続部材と配線層との接触面積が増大
し、コンタクト抵抗のばらつきや信頼性の劣化が大幅に
削減され、かつ集積度及び信頼性が向上する半導体集積
回路における配線接続構造が提供できる。
接続部材を配線層の底面かつ側面、またはさらに上面に
接触させるので接続部材と配線層との接触面積が増大
し、コンタクト抵抗のばらつきや信頼性の劣化が大幅に
削減され、かつ集積度及び信頼性が向上する半導体集積
回路における配線接続構造が提供できる。
【図１】この発明の一実施例による構成を示す、（ａ）
は断面図、（ｂ）は平面図。
は断面図、（ｂ）は平面図。
【図２】図１の構成の配線接続構造の製造方法を工程順
に示す断面図及び平面図。
に示す断面図及び平面図。
【図３】この発明の配線接続構造の第１変形例を示す断
面図。
面図。
【図４】この発明の配線接続構造の第２変形例を示す断
面図。
面図。
【図５】この発明の配線接続構造の第３変形例を示す断
面図。
面図。
【図６】図４や図５の構成を平面図として示した図。
【図７】この発明の配線接続構造の第４変形例を示す断
面図。
面図。
【図８】この発明の配線接続構造の第５変形例を示す、
（ａ）は断面図、（ｂ）は平面図。
（ａ）は断面図、（ｂ）は平面図。
【図９】この発明の配線接続構造の第６変形例を示す平
面図。
面図。
【図１０】この発明の配線接続構造の第７変形例を示
す、（ａ）は断面図、（ｂ）は平面図。
す、（ａ）は断面図、（ｂ）は平面図。
【図１１】この発明の配線接続構造の第８変形例を示す
断面図。
断面図。
【図１２】（ａ）はこの発明の配線接続構造の第９変形
例を示す断面図、（ｂ）は（ａ）の製造方法の一部の工
程を示す断面図。
例を示す断面図、（ｂ）は（ａ）の製造方法の一部の工
程を示す断面図。
【図１３】この発明の配線接続構造の第１０変形例を示
す断面図。
す断面図。
【図１４】この発明の配線接続構造の第１１変形例を示
す断面図。
す断面図。
【図１５】この発明の配線接続構造の応用例を示す断面
図。
図。
【図１６】（ａ）は従来の半導体集積回路における配線
層のコンタクト部の構成を示す平面図、（ｂ），（ｃ）
はそれぞれ（ａ）の構成の一部分の断面図。
層のコンタクト部の構成を示す平面図、（ｂ），（ｃ）
はそれぞれ（ａ）の構成の一部分の断面図。
11，12…配線層、13…コンタクトホール、14…接続部
材、10，16，17，18…絶縁膜。
材、10，16，17，18…絶縁膜。
Claims (5)
- 【請求項１】 半導体基板の第１の絶縁膜上に形成され
た第１、第２の配線層と、 前記第１、第２の配線層の電気的な接続をするためのコ
ンタクト領域と、 前記コンタクト領域に存在し、前記第１あるいは第２の
配線層に対し少なくとも膜厚分である側面部分とこの側
面部分に連続した下面あるいは上面の部分に接触してい
ることによって前記第１と第２の配線層を電気的に接続
する接続部材とを具備したことを特徴とする半導体集積
回路における配線接続構造。 - 【請求項２】 前記接続部材は前記第１または第２の配
線層に対して前記側面部分と連続した下面及び上面部分
に接触していることを特徴とする請求項１記載の半導体
集積回路における配線接続構造。 - 【請求項３】 前記コンタクト領域は前記第１あるいは
第２の配線層幅分以上の幅有していることを特徴とする
請求項１または２記載の半導体集積回路における配線接
続構造。 - 【請求項４】 前記第２の配線層は上記第１の配線層上
に形成された第２の絶縁膜上に形成されており、前記コ
ンタクト領域はその深さ方向で第１、第２両配線層が少
しでも重なる部分に設けられていることを特徴とする請
求項１記載の半導体集積回路における配線接続構造。 - 【請求項５】 上記コンタクト領域の短い方の径は前記
第１または第２の配線層のいずれか一方の配線層と同じ
かそれよりも大きいことを特徴とする請求項４記載の半
導体集積回路における配線接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7323993A JPH06291192A (ja) | 1993-03-31 | 1993-03-31 | 半導体集積回路における配線接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7323993A JPH06291192A (ja) | 1993-03-31 | 1993-03-31 | 半導体集積回路における配線接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291192A true JPH06291192A (ja) | 1994-10-18 |
Family
ID=13512439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7323993A Pending JPH06291192A (ja) | 1993-03-31 | 1993-03-31 | 半導体集積回路における配線接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109571A (ja) * | 2010-11-17 | 2012-06-07 | Samsung Electronics Co Ltd | ３次元半導体素子及びその製造方法 |
-
1993
- 1993-03-31 JP JP7323993A patent/JPH06291192A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109571A (ja) * | 2010-11-17 | 2012-06-07 | Samsung Electronics Co Ltd | ３次元半導体素子及びその製造方法 |
| US9355913B2 (en) | 2010-11-17 | 2016-05-31 | Samsung Electronics Co., Ltd. | 3D semiconductor devices and methods of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795823A (en) | Self aligned via dual damascene | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JP2000077625A5 (ja) | ||
| JPS63313837A (ja) | 埋込み多重レベル間相互接続体装置 | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR20030009126A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH06291192A (ja) | 半導体集積回路における配線接続構造 | |
| JP3308806B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH0259618B2 (ja) | ||
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JP4379245B2 (ja) | 半導体装置の製造方法 | |
| KR100375190B1 (ko) | 반도체장치의제조방법 | |
| KR940004448B1 (ko) | 반도체장치의 제조방법 | |
| JPH0570938B2 (ja) | ||
| JPH11265934A (ja) | 接続部の形成方法 |