DE102005053509A1 - Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt - Google Patents

Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt Download PDF

Info

Publication number
DE102005053509A1
DE102005053509A1 DE102005053509A DE102005053509A DE102005053509A1 DE 102005053509 A1 DE102005053509 A1 DE 102005053509A1 DE 102005053509 A DE102005053509 A DE 102005053509A DE 102005053509 A DE102005053509 A DE 102005053509A DE 102005053509 A1 DE102005053509 A1 DE 102005053509A1
Authority
DE
Germany
Prior art keywords
contact structures
along
structures
substrate surface
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005053509A
Other languages
English (en)
Inventor
Dominik Dr. Olligs
Thomas Dr. Mikolajick
Joachim Dr. Deppe
Torsten Mueller
Nicolas Dr. Nagel
Lars Dr. Bach
Veronika Polei
Hocine Boubekeur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005053509A1 publication Critical patent/DE102005053509A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung stellt ein Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts bereit, wobei das Halbleiterprodukt (1) eine Vielzahl von Wortleitungen, die entlang einer ersten Richtung (x) parallel zu einer Substratfläche (22) verlaufen, und des Weiteren Kontaktstrukturen (3) sowie dazwischen angeordnete Füllstrukturen (4) aufweist. Zwischen jeweils zwei Wortleitungen sind entlang der ersten Richtung (x) die Kontaktstrukturen (3) und die Füllstrukturen (4) in abwechselnder Reihenfolge angeordnet. Jede Kontaktstruktur (3) dient zum Anschließen zweier aktiver Gebiete (23), die durch eine jeweilige Grabenisolationsfüllung (24) getrennt sind, an eine jeweilige Bitleitung (14). Daher ist die Breite der ersten Kontaktstrukturen (3) sehr viel größer als die Breite der Bitleitung (14) entlang der ersten Richtung (x). Erfindungsgemäß werden verjüngte obere Abschnitte (9) der Kontaktstrukturen (3) geformt, die eine Breite besitzen, die wesentlich kleiner ist als die Breite der Kontaktstrukturen (3) entlang der ersten Richtung (x). Dadurch ist es möglich, die Bitleitung (14) unmittelbar auf den Oberseiten (7) der Kontaktstrukturen (3) auszubilden, ohne dass die Gefahr von Kurzschlüssen zwischen benachbarten Bitleitungen (14) besteht. Durch die Erfindung entfällt die Notwendigkeit, separate zweite Kontakte, etwa herkömmliche "contact to interconnect"-Kontakte, zwischen den Kontaktstrukturen (3) und den Bitleitungen (14) auszubilden.

Description

  • Die Erfindung betrifft Verfahren gemäß den Ansprüchen 1, 15 und 20 zur Herstellung eines Halbleiterprodukts sowie ein Halbleiterprodukt gemäß den Ansprüchen 30 und 40.
  • Solch ein Halbleiterprodukt kann beispielsweise ein Flash-Speicher sein, der eine Vielzahl von Speicherzellen wie beispielsweise NROM-Zellen (nitride read only memory) oder andere Arten von nicht-flüchtigen Speicherzellen (etwa floating gate-Zellen) aufweist. In einem Flash-Speicherprodukt sind die Speicherzellen einzeln selektiv zu den jeweils übrigen Speicherzellen programmierbar. Wenn Informationen gelöscht werden, werden alle Speicherzellen desselben betreffenden Sektors gemeinsam und zur gleichen Zeit gelöscht. Die Speicherzellen des betreffenden Sektors können anschließend wieder einzeln programmiert werden.
  • Die Speicherzellen eines Flash-Speichers sind in einem „virtual ground array" oder in anderen Zellenfeldarchitekturen angeordnet. Jede Speicherzelle ist an zwei jeweilige Bitleitungen angeschlossen, die parallel zueinander verlaufen. In einem „virtual ground array" ist jede Bitleitung an Speicherzellen angeschlossen, die auf entgegengesetzten Seiten der Bitleitung angeordnet sind. Die elektrische Verbindung zwischen den Bitleitungen und den Speicherzellen wird durch Kontaktstrukturen hergestellt, die erste Kontakte aufweisen, die sogenannten „local interconnect"-Kontakte. Die „local interconnect"-Kontakte sind in Reihen angeordnet, die senkrecht zur Richtung der Bitleitungen verlaufen. In Richtung parallel zu den Bitleitungen ist eine Bitleitung an den jeweiligen „local interconnect"-Kontakt jeder zweiten Reihe von „local interconnect"-Kontakten angeschlossen. Ferner sind in jeder zweiten Reihe die „local interconnect"-Kontakte seitlich versetzt gegenüber den seitlichen Positionen der „local interconnect"-Kontakte der jeweils anderen Reihen von „local interconnect"-Kontakten. Jede Bitleitung ist an „local interconnect"-Kontakte jeder zweiten Reihe angeschlossen (beispielsweise der ersten, dritten, fünften Reihe etc.), wohingegen die Bitleitung über Speicherzellen der zweiten, vierten, sechsten Reihe etc. von „local interconnect"-Kontakten vorbeiführt, ohne an die „local interconnect"-Kontakte der zweiten, vierten und sechsten Reihe angeschlossen zu sein.
  • In einem „virtual ground array" sind die Bitleitungen an die Speicherzellen mithilfe von Kontaktstrukturen angeschlossen, die herkömmlich erste Kontakte, die sogenannten „local interconnect"-Kontakte aufweisen. Die „local interconnect"-Kontakte sind Kontaktlochfüllungen, die in einer dielektrischen Schicht oberhalb des Substrats vorgesehen sind. Die „local interconnect"-Kontakte sind breite Via-Kontakte, die sich hauptsächlich in einer ersten seitlichen Richtung senkrecht zur Richtung der Bitleitungen erstrecken. Sie dienen zum Anschließen von zwei streifenförmigen aktiven Gebieten an eine Bitleitung. Die aktiven Gebiete sind dotierte Gebiete (Diffusionsgebiete), die die Source/Drain-Gebiete und die Kanalgebiete darstellen und die in einem „virtual ground array" als Linien oder Streifen ausgebildet sind, die voneinander durch Grabenisolationsfüllungen wie beispielsweise shallow trench-Isolationen (STI) getrennt sind. Die Grabenisolationsfüllungen sowie die aktiven Gebiete sind in der Draufsicht auf das Halbleitersubstrat gesehen streifenförmig ausgebildet. Wenn die Bitleitungen ausgebildet werden, werden sie so positioniert, dass sie parallel zu den aktiven Gebieten verlaufen.
  • Die „local interconnect"-Kontakte erstrecken sich in Richtung senkrecht zu den aktiven Gebieten gesehen auf entgegengesetzten Seiten der Bitleitungen über diese hinaus. Insbesondere erstrecken sich die „local interconnect"-Kontakte bis zu den aktiven Gebieten, die der betreffenden Bitleitung am nächsten gelegen sind und auf entgegengesetzten Seiten der Bitleitung angeordnet sind. Typischerweise besitzt ein „local interconnect"-Kontakt eine Breite von ungefähr der dreifachen Breite der Bitleitungen, da die Breite der aktiven Gebiete und die Breite der Grabenisolationsfüllungen zwischen den aktiven Gebieten einander entsprechen.
  • Um die Bitleitung an die „local interconnect"-Kontakte, die sehr viel breiter als die Bitleitungen sind, anzuschließen, werden herkömmlich Bitleitungskontakte („contacts to interconnect") ausgebildet. Zu diesem Zweck wird eine dielektrische Schicht abgeschieden und Via-Kontaktlöcher werden in die dielektrische Schicht geätzt, um einen Teil der Oberseite der „local interconnect"-Kontakte freizulegen. Die Kontaktlöcher in der zweiten dielektrischen Schicht werden dann mit leitfähigem Material gefüllt. Durch Planarisieren des leitfähigen Materials werden die „contact to interconnect"-Kontakte ausgebildet, anschließend werden die Bitleitungen ausgebildet.
  • Die breiten „local interconnect"-Kontakte sind für das Kontaktieren zweier jeweiliger aktiver Gebiete erforderlich. Beim Verfahren zur Herstellung des Halbleiterprodukts wird ein Substrat bereitgestellt und in dem Substrat wird eine Vielzahl von streifenförmigen aktiven Gebieten sowie eine Vielzahl von streifenförmigen Grabenisolationsfüllungen, die zwischen den jeweiligen zwei aktiven Gebieten angeordnet sind, ausgebildet. Anschließend wird ein Schichtenstapel, der eine untere Oxidschicht, eine ladungsspeichernde Schicht, beispielsweise eine Siliziumnitridschicht, und eine obere Oxidschicht umfasst, abgeschieden. Dann werden Wortleitungen ausgebildet, indem eine oder mehrere leitfähige Schichten und eine Decknitridschicht zur Ausbildung der Gateschichtenstapel abgeschieden werden. Diese Schichten werden dann strukturiert, wodurch eine Vielzahl von Wortleitungen gebildet wird. Seitenwand-Spacer werden dann auf den Seitenwänden der Wortleitungen in herkömmlicher Weise gebildet. Dadurch wird eine Vielzahl von Wortleitungen bereitgestellt, die in einem Abstand voneinander angeordnet sind und zumindest in einem Bereich der Substratoberfläche entlang der ersten Richtung verlaufen. Später sind in zwischen jeweils zwei Wortleitungen verbliebenen Zwischenräumen Kontaktstrukturen („local interconnect"-Kontakte) auszubilden. Dadurch wird ein Halbleiterprodukt bereitgestellt, dass in Vias eingebrachte Kontaktstrukturen aufweist, wobei die Vias auf entgegengesetzten Seiten entlang der ersten Richtung durch Seitenwände von jeweils zwei Bereichen der Füllstrukturen begrenzt sind (welche Bereiche während der Grabenätzung voneinander getrennt wurden). Entlang der zweiten Richtung werden die Kontaktstrukturen durch zwei jeweilige Wortleitungen (das heißt durch ihre Spacer) begrenzt.
  • Jede in dieser Weise ausgebildete Kontaktstruktur kontaktiert zwei aktive Gebiete, die in einem Abstand voneinander entlang der ersten Richtung angeordnet sind. Typischerweise entspricht die Breite der aktiven Gebiete der Breite der dazwischen angeordneten Grabenisolationsfüllungen. Die Breite der Kontaktstruktur entlang der ersten Richtung beträgt demnach ungefähr das dreifache der Breite eines aktiven Gebietes oder einer Grabenisolationsfüllung, entlang der ersten Richtung gemessen.
  • Folglich sind in einem herkömmlichen Halbleiterprodukt zweite Kontaktstrukturen, die sogenannten „contact to interconnect"-Kontakte zwischen den ersten Kontaktstrukturen (den „local interconnect"-Kontakten) und den Bitleitungen vorgesehen. Herkömmlich sind diese zweiten Kontaktstrukturen erforderlich, um die Bitleitungen mit den ersten Kontaktstrukturen zu verbinden. Da die ersten Kontaktstrukturen zwei jeweilige aktive Gebiete kontaktieren und daher eine Breite besitzen, die typischerweise dem dreifachen der minimalen Strukturbreite (critical dimension; cd) entspricht, würden, wenn die zweiten Kontaktstrukturen fehlten, die Bitleitungen untereinander kurzgeschlossen, sofern sie unmittelbar auf den ersten Kontaktstrukturen eines herkömmlichen Halbleiterprodukts angeordnet wären.
  • Um solche Kurzschlüsse zu verhindern, werden dazwischen herkömmlich die zweiten Kontaktstrukturen vorgesehen. Jedoch erfordert das Ausbilden der zweiten Kontaktstrukturen zusätzliche Prozessschritte und erhöht daher den Aufwand und die Kosten zur Herstellung von Halbleiterprodukten. Ferner besteht beim lithographischen Strukturieren von Masken zum Ätzen der zweiten Kontaktstrukturen und der Bitleitungen das Risiko seitlicher Dejustierungen der zweiten Kontaktstrukturen gegenüber den ersten Kontaktstrukturen und, noch kritischer, der Bitleitungen gegenüber den zweiten Kontaktstrukturen. Im Falle seitlicher Dejustierungen sind die Grenzflächen zwischen den Kontakten verringert und die Performance des Halbleiterprodukts herabgesetzt. Außerdem muss beim Strukturieren der Bitleitungen verhindert werden, dass die zwischen den zweiten Kontaktstrukturen angeordnete dielektrische Schicht durchgeätzt wird. Angesichts dieser Gefahren und Nachteile ist herkömmlich das mittelbare Anschließen der Bitleitungen an die unteren Kontaktstrukturen („local interconnect"-Kontakte) kritisch gegenüber seitlichen Dejustierungen und mit Blick auf die große Breite der ersten Kontaktstrukturen komplizierter und teuerer als das Anschließen von Bitleitungen an andere Arten von Kontaktstrukturen, die eine vergleichsweise geringe seitliche Breite besitzen.
  • Es ist die Aufgabe der vorliegenden Erfindung, das Anschließen der Bitleitungen an die breiten unteren Kontaktstrukturen zu erleichtern und den Aufwand und die Kosten zur Herstellung eines Halbleiterprodukts zu senken. Es ist weiterhin die Aufgabe der Erfindung, das Risiko einer Verringerung der elektrischen Leitfähigkeit und der Funktionsfähigkeit elektrischer Verbindungen, die zwischen den Kontaktstrukturen und den Bitleitungen stehen, im Falle seitlicher Dejustierungen zu senken. Es ist insbesondere die Aufgabe der vorliegenden Erfindung, ein Halbleiterprodukt und ein Verfahren zur Herstellung eines Halbleiterprodukts anzugeben, die weniger kostenträchtig und weniger anfällig für einen Abfall der Leistungsfähigkeit im Falle seitlicher Dejustierungen sind. Schließlich sollen erfindungsgemäß ein Verfahren und ein Halbleiterprodukt bereitgestellt werden, die weniger komplex gegenüber dem Stand der Technik sind.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung eines Halbleiterprodukts, wobei das Verfahren die folgenden Schritte aufweist:
  • a) Bereitstellen eines Substrats, das eine Substratfläche aufweist,
    • b) Ausbilden von Wortleitungen oberhalb des Substrats, wobei die Wortleitungen entlang einer ersten Richtung parallel zur Substratfläche verlaufen und in einem Abstand voneinander angeordnet sind,
    • c) Ausbilden von Kontaktstrukturen und von ersten Füllstrukturen zwischen den Wortleitungen, wobei die Kontaktstrukturen eine Breite entlang einer ersten Richtung besitzen und entlang der ersten Richtung voneinander durch die ersten Füllstrukturen getrennt sein,
    • d) Ausbilden einer Maske, wobei die Maske Maskenöffnungen aufweist, die sich entlang einer zweiten Richtung parallel zur Substratfläche erstrecken, wobei die zweite Richtung verschieden von der ersten Richtung ist,
    • e) Nassätzen von Teilen der Kontaktstrukturen durch die Maskenöffnungen hindurch, wobei die Breite von oberen Abschnitten der Kontaktstrukturen entlang einer ersten Richtung verringert wird und Vertiefungen zwischen den oberen Abschnitten der Kontaktstrukturen und den ersten Füllstrukturen gebildet werden,
    • f) Füllen der Vertiefungen mit zweiten Füllstrukturen und
    • g) Ausbilden von Bitleitungen, die die oberen Abschnitte der Kontaktstrukturen kontaktieren, wobei die Bitleitungen die Kontaktstrukturen entlang der zweiten Richtung überqueren.
  • Erfindungsgemäß wird ein Verfahren zum Herstellen eines Halbleiterprodukts bereitgestellt, dass ein Anordnen der Bitleitungen unmittelbar auf den (unteren) Kontaktstrukturen, die auf der Substratfläche angeordnet sind, ermöglicht. Gemäß der vorliegenden Erfindung sind keine zweiten Kontaktstrukturen zwischen den breiten Kontaktstrukturen und den Bitleitungen mehr erforderlich. Während bei herkömmlichen Technologien, die die lithographische Maskenstrukturierung und Ätzung verwenden, die Breite der Kontaktstrukturen im wesentlichen gleichförmig über die ganze Höhe der Kontaktstrukturen in Richtung senkrecht zur Substratfläche ist, liegt der vorlie genden Erfindung die Idee zugrunde, die Kontaktstrukturen auf eine Weise auszubilden, dass die Oberseiten der Kontaktstrukturen eine Breite besitzen, die kleiner ist als die Breite der Kontaktstrukturen auf ihrer auf der Substratfläche angeordneten Unterseite.
  • Erfindungsgemäß wird, nachdem in Schritt c) die Kontaktstrukturen ausgebildet wurden, eine zusätzliche Maske in Schritt d) bereitgestellt und es wird ein Schritt e) vorgesehen, in dem die Kontaktstrukturen geätzt, vorzugsweise nassgeätzt werden, wodurch die Breite oberer Abschnitte der Kontaktstrukturen durch die Maskenöffnungen hindurch verringert wird. Zwischen den Schritten c) und d) besitzen die Kontaktstrukturen noch eine im Wesentlichen gleichförmige Breite entlang der ersten Richtung über ihre gesamte Höhe. Durch die vorgesehenen Schritte d) und e) jedoch werden Vertiefungen in die Kontaktstrukturen geätzt, indem Material von oberen Abschnitten, bzw. Bereichen der Kontaktstrukturen entfernt wird, wodurch die seitliche Breite der oberen Abschnitte (Bereiche) der Kontaktstrukturen entlang der ersten seitlichen Richtung verringert wird. Dadurch wird die Breite der Oberseite der Kontaktstrukturen entlang der ersten Richtung verringert, um eine Kontaktstrukturoberseite zu erhalten, die eine wesentlich geringere Breite als die Breite der Unterseiten der Kontaktstrukturen besitzt. Dieses Vorgehen ermöglicht dann das Ausbilden der Bitleitungen unmittelbar auf den Oberseiten der Kontaktstrukturen, ohne das die Gefahr von Kurzschlüssen zwischen einander benachbarten Bitleitungen besteht. Obwohl auch hier die Kontaktstrukturen zwei aktive Gebiete kontaktieren, werden die oberen Abschnitte der Kontaktstrukturen durch die Nassätzung des Schrittes e) verjüngt, wodurch Kontaktstrukturoberseiten erreicht werden, die im Wesentlichen die gleiche Breite wie die daran anzuschließenden Bitleitungen besitzen. In Schritt f) werden die durch das Ätzen des Materials der Kontaktstrukturen gebildeten Vertiefungen mit zweiten Füllstrukturen gefüllt und in Schritt g) werden die Bitleitungen unmittelbar auf den Oberseiten der Kontaktstrukturen ausgebildet, wobei die Bitleitungen die Oberseiten der Kontaktstrukturen berühren und über die Kontaktstrukturen entlang der zweiten Richtung, die von der ersten Richtung verschieden ist und vorzugsweise senkrecht zu ihr verläuft, hinwegführen. Die ersten und zweiten Füllstrukturen sind dielektrische Füllstrukturen. Sie füllen die Zwischenräume und Vertiefungen zwischen den verjüngten Kontaktstrukturen.
  • Vorzugsweise wird in Schritt d) eine Maske ausgebildet, die erste Abschnitte der Oberseiten der Kontaktstrukturen bedeckt und Maskenöffnungen besitzt, die zweite Abschnitte der Oberseiten der Kontaktstrukturen freilegen. Dementsprechend wird die Maske so strukturiert, dass erste Bereiche (der Oberseiten, die im Wesentlichen die gleiche Breite wie die Kontaktstrukturen besitzen) mit der Maske bedeckt sind, wohingegen zweite Bereiche dieser breiten Oberseite durch die Maskenöffnungen freigelegt sind. Daher werden die freigelegten zweiten Bereiche der anfänglichen Oberseiten durch die Rückätzung entfernt, um schmale Oberseiten zu erhalten, die eine Breite besitzen, die gleich der oder kleiner als die Breite der ersten Abschnitte der anfänglichen Oberseite ist.
  • Vorzugsweise umfasst das Ausbilden der Kontaktstrukturen ein epitaktisches Abscheiden eines einkristallinen Halbleitermaterials auf das Substrat zwischen die Wortleitungen und vorzugsweise wird in Schritt e) das einkristalline Halbleitermaterial mit einer Ätzrate geätzt, die von der kristallographischen Orientierung der lokalen Außenfläche des Halbleiterma terials abhängt, wodurch Facetten vorgegebener kristallographischer Orientierungen gebildet werden, die die oberen Abschnitte der Kontaktstrukturen begrenzen. Gemäß dieser Ausführungsform wird eine selektive Ätzung mit einer Ätzrate, die von den jeweiligen kristallographischen Orientierungen der lokalen Oberflächenbereiche der Kontaktstrukturen abhängt, angewandt, um große ebene Flächenstücke (Facetten) einer vordefinierten kristallographischen Orientierung gegenüber dem Halbleitermaterial zu erhalten, wobei diese Facetten die oberen Abschnitte der Kontaktstrukturen begrenzen. Die Idee dieser Ausführungsform besteht darin, die vorgegebenen kristallographischen Orientierungen schnell geätzter Oberflächen zu nutzen, um geneigte Flächen vorgegebener, konstanter Neigungswinkel bezüglich der Normalenrichtung zur Substratfläche zu erhalten. Durch die Verwendung einer bezüglich der kristallographischen Orientierung selektiven Nassätzung wird eine einheitliche Justierung der Breite der oberen Enden der Kontaktstrukturen in dem Fall erreicht, dass alle Kontaktstrukturen im Wesentlichen dieselbe Höhe besitzen.
  • Vorzugsweise umfasst der Schritt e) das Ausbilden von Facetten vorgegebener kristallografischer Orientierung, wodurch verjüngte obere Abschnitte der Kontaktstrukturen ausgebildet werden, wobei die verjüngten oberen Abschnitte Oberseiten besitzen, die entlang der ersten Richtung kleiner sind als die Breite der Kontaktstrukturen entlang der ersten Richtung. Jede der Oberseiten kann z. B. an ein oder zwei geneigte Flächen der oberen Abschnitte der Kontaktstrukturen angrenzen.
  • Vorzugsweise werden die Kontaktstrukturen aus einkristallinem Silizium gebildet. Das einkristalline Silizium ist vorzugsweise dotiertes einkristallines Silizium.
  • Gemäß einer alternativen Ausführungsform umfasst der Schritt e) ein isotropes Unterätzen der oberen Abschnitte der Kontaktstrukturen durch die Maskenöffnungen hindurch. Auch bei dieser Technik wird die Breite der Oberseiten der Kontaktstrukturen beträchtlich verringert, beispielsweise auf eine Breite unterhalb der Breite der ersten Abschnitte der anfänglichen Kontaktstruktur-Oberseiten, die in Schritt b) durch die Maske bedeckt sind.
  • Vorzugsweise umfasst der Schritt c):
    • – das Abscheiden eines leitfähigen Materials zwischen die Wortleitungen,
    • – das Strukturieren des leitfähigen Materials, wodurch die Kontaktstrukturen gebildet werden, und
    • – das Auffüllen von Zwischenräumen zwischen den Kontaktstrukturen mit dielektrischem Material und das Planarisieren des dielektrischen Materials, wodurch die ersten Füllstrukturen gebildet werden.
  • Gemäß dieser Ausführungsform wird leitfähiges Material zum Ausbilden der Kontaktstrukturen abgeschieden und zunächst strukturiert, bevor dazwischen die Zwischenräume mit dielektrischen Material gefüllt werden.
  • Alternativ umfasst der Schritt c):
    • – das Abscheiden eines dielektrischen Materials zwischen die Wortleitungen,
    • – das Strukturieren des dielektrischen Materials, wodurch die ersten dielektrischen Füllstrukturen gebildet werden, und
    • – das Abscheiden eines leitfähigen Materials zwischen die ersten Füllstrukturen und das Planarisieren des leitfähigen Materials, wodurch die Kontaktstrukturen gebildet werden.
  • Gemäß dieser alternativen Ausführungsform wird zuerst das dielektrische Material zum Ausbilden der ersten Füllstrukturen abgeschieden und strukturiert, bevor das leitfähige Material für die Kontaktstrukturen dazwischen abgeschieden wird.
  • Vorzugsweise werden die zweiten Füllstrukturen, die in Schritt f) ausgebildet wurden, zwischen den Schritten f) und g) planarisiert. Dadurch wird eine Vielzahl separater zweiter Füllstrukturen, die aus dielektrischem Material bestehen, zwischen den verjüngten oberen Abschnitten der Kontaktstrukturen und den aus dielektrischem Material gebildeten ersten Füllstrukturen ausgebildet.
  • Vorzugsweise wird in Schritt d) eine Maske ausgebildet, die zentrierte erste Bereiche der Oberseiten der Kontaktstrukturen bedeckt, wobei die zentrierten ersten Bereiche in zentrierten Positionen entlang der ersten Richtung angeordnet sind, und vorzugsweise besitzt die Maske Maskenöffnungen, die zweite Bereiche der Oberseiten der Kontaktstrukturen freilegen, wobei die zweiten Bereiche entlang der ersten Richtung auf entgegengesetzten Seiten der ersten Bereiche angeordnet sind. Gemäß dieser Ausführungsform werden symmetrisch geformte Kontaktstrukturen ausgebildet, die eine Oberseite besitzen, die in der ersten lateralen Richtung entlang der Breite der Kontaktstrukturen in einer zentrierten Position, d.h. mittig angeordnet ist. Dementsprechend grenzen zwei geneigte Flächen an die Oberseite an, wobei die geneigten Flächen auf entgegengesetzten Seiten der Oberseite angeordnet sind.
  • Alternativ wird in Schritt d) eine Maske ausgebildet, die Maskenöffnungen besitzt, die asymmetrisch auf den Oberseiten der Kontaktstrukturen angeordnet sind, wobei bei jeder jeweiligen Kontaktstruktur nur ein einziger zweiter Bereich der Oberseite freigelegt ist, und die zweiten Bereiche sind entlang der ersten Richtung in einer dezentrierten Position angeordnet. Die Maskenöffnung erstreckt sich entlang der ersten Richtung jeweils zumindest bis zu einem der seitlichen Enden der Kontaktstruktur.
  • Die Erfindung ermöglicht es, die Kontaktstrukturen so auszubilden, dass sehr schmale obere Bereiche (die vorzugsweise die oberen Enden der oberen Abschnitte der Kontaktstrukturen sind) ausgebildet werden, wobei die oberen Bereiche eine Breite besitzen, die beträchtlich kleiner ist als die Breite der Kontaktstrukturen entlang der ersten Richtung. Gemäß einer bevorzugten Ausführungsform werden solche oberen Bereiche der verjüngten oberen Abschnitte der Kontaktstrukturen entfernt, wenn die zweiten Füllstrukturen zwischen den Schritten f) und g) planarisiert werden. Durch Anpassung der Höhe oberhalb der Substratfläche, in welcher Höhe die zweiten Füllstrukturen, die ersten Füllstrukturen und die Kontaktstrukturen planarisiert werden, wird die Breite der Oberseiten der Kontaktstrukturen entlang der ersten seitlichen Richtung justiert.
  • Dementsprechend werden in den Schritten e) und f) die Kontaktstrukturen so geformt, dass die Oberseiten der Kontaktstrukturen eine Breite besitzen, die kleiner ist als die Breite der Kontaktstrukturen entlang der ersten Richtung.
  • Vorzugsweise umfasst der Schritt g) das Abscheiden eines leitfähigen Materials auf die Oberseiten der Kontaktstrukturen und das Strukturieren des leitfähigen Materials, wodurch die Bitleitungen ausgebildet werden. Das leitfähige Material zur Ausbildung der Bitleitung ist ein zweites leitfähiges Material, das dasselbe leitfähige Material, das für die Kon taktstrukturen vorgesehen ist, aber ebenso ein anderes leitfähiges Material sein kann. Vorzugsweise jedoch ist das zweite leitfähige Material ein Metall oder eine Metalllegierung oder Polysilizium, wohingegen das leitfähige Material, das die Kontaktstrukturen bildet, ein Metall, eine Metalllegierung, Polysilizium oder ein polykristallines oder einkristallines Halbleitermaterial sein kann, wobei das Halbleitermaterial dotiert ist, um ein elektrisches Anschließen der aktiven Gebiete an die Bitleitungen zu ermöglichen.
  • Die Aufgabe der Erfindung wird ferner gelöst durch ein Verfahren zum Ausbilden eines Halbleiterprodukts, wobei das Verfahren die folgenden Schritte umfasst:
    • a) Bereitstellen eines Substrats, das eine Substratfläche aufweist,
    • b) Ausbilden von Wortleitungen oberhalb des Substrats, wobei die Wortleitungen entlang einer ersten Richtung parallel zur Substratfläche verlaufen und in einem Abstand zueinander angeordnet sind,
    • c) Ausbilden von Kontaktstrukturen zwischen den Wortleitungen, wobei die Kontaktstrukturen entlang der ersten Richtung eine Breite besitzen und entlang der ersten Richtung voneinander durch Zwischenräume getrennt sind,
    • d) Nassätzen der Kontaktstrukturen, wodurch verjüngte obere Bereiche der Kontaktstrukturen gebildet werden, wobei die verjüngten oberen Bereiche jeweils obere Bereiche besitzen, die entlang der ersten Richtung kleiner sind als die Breite der Kontaktstrukturen entlang der ersten Richtung,
    • e) Füllen der Zwischenräume zwischen den Kontaktstrukturen und Bedecken der verjüngten oberen Bereiche der Kontaktstrukturen mit einem dielektrischen Material,
    • f) Planarisieren des dielektrischen Materials und
    • g) Ausbilden von Bitleitungen, die die oberen Abschnitte der Kontaktstrukturen kontaktieren.
  • Gemäß diesem alternativen Verfahren sind keine dielektrischen Füllstrukturen zwischen den Kontaktstrukturen vorgesehen, bevor die Nassätzung der Kontaktstrukturen durchgeführt wird, um deren verjüngte, d. h. spitz zulaufende oberen Abschnitte zu bilden. Statt dessen liegen die Kontaktstrukturen frei und die Nassätzung wird sowohl an den Oberseiten als auch den Seitenrändern der Kontaktstrukturen durchgeführt. Da an den Kanten zwischen den Oberseiten und den Seitenrändern der Kontaktstrukturen jegliche Ätzkomponenten aus zwei Richtungen angreifen können und die Ätzung dort beschleunigt ist, werden die Kanten stärker geätzt als untere Seitenwandbereiche oder zentrierte Bereiche der Oberseiten der Kontaktstrukturen.
  • Vorzugsweise werden die Kontaktstrukturen aus einem einkristallinen Halbleitermaterial ausgebildet, das epitaktisch auf der Substratfläche in Schritt c) gewachsen wird, und vorzugsweise werden in Schritt d) die Kontaktstrukturen mit einer Ätzrate geätzt, die von der kristallografischen Orientierung der lokalen Außenfläche des einkristallinen Halbleitermaterials abhängt, wodurch Facetten vorgegebener kristallografischer Orientierung ausgebildet werden, die gegenüber der Substratfläche geneigt sind und die verjüngten oberen Bereiche der Kontaktstrukturen begrenzen. Gemäß dieser bevorzugten Ausführungsform werden die Kontaktstrukturen aus einkristallinem Halbleitermaterial hergestellt. Daher vollzieht sich die Ätzung hauptsächlich entlang derjenigen Richtungen, die vorgegebenen kristallografischen Orientierungen des einkristallinen Halbleitermaterials entsprechen. Obwohl das selektive Ätzen nicht ausschließt, dass Halbleitermaterial auch entlang weiterer Richtungen geätzt wird, die anderen vorgege benen kristallografischen Orientierungen entsprechen oder die keiner geläufigen kristallografischen Orientierung entsprechen, besteht ein Vorteil des selektiven Ätzens darin, dass entlang einiger vorgegebener kristallografischer Richtungen die Ätzrate relativ groß ist im Vergleich zur Ätzrate entlang anderer kristallografischer Orientierungen oder entlang von Richtungen, die nicht einer geläufigen kristallografischen Orientierung entsprechen. Beispielsweise kann das Halbleitermaterial der Kontaktstrukturen mit einer maximalen Ätzrate entlang der Richtung von 45° bezüglich der Substratfläche geätzt werden, wodurch geneigte Flächen ausgebildet werden, die sehr präzise das Profil der oberen Abschnitte der Kontaktstrukturen gestalten. Da die Ätzrate entlang dieser Richtung am größten ist im Vergleich zu Ätzraten entlang anderer Richtungen, nehmen während der Nassätzung der Querschnitt und der Durchmesser der geätzten Facetten, die in einem Winkel von 45° bezüglich der Substratfläche orientiert sind, zu.
  • Vorzugsweise werden die Kontaktstrukturen aus einkristallinem Silizium gebildet, das vorzugsweise dotiertes Silizium ist.
  • Vorzugsweise werden in Schritt d) verjüngte obere Abschnitte gebildet, die zentrierte obere Enden besitzen, wobei die zentrierten oberen Enden in zentrierten Positionen entlang der ersten Richtung angeordnet sind, und vorzugsweise umfasst der Schritt f) das Entfernen der zentrierten oberen Bereiche der verjüngten oberen Abschnitte der Kontaktstrukturen. Gemäß dieser Ausführungsform werden symmetrisch geformte Kontaktstrukturen ausgebildet, die geeignet sind, Bitleitungen in zentrierten Positionen unmittelbar auf den Kontaktstrukturen auszubilden. Alternativ können asymmetrisch geformte Kontaktstrukturen ausgebildet werden, die die Ausbildung von Bitlei tungen in dezentrierten Positionen bezüglich der ersten seitlichen Richtung ermöglichen.
  • Alternativ umfasst der Schritt f) das Freilegen der Oberseiten der verjüngten oberen Abschnitte der Kontaktstrukturen, wobei die freigelegten Oberseiten parallel zu der Substratfläche verlaufen und eine Breite entlang der ersten Richtung besitzen, die kleiner ist als die Breite der Kontaktstrukturen entlang der ersten Richtung.
  • Alternativ wird die Aufgabe der Erfindung durch ein Verfahren zur Herstellung eines Halbleiterprodukts gelöst, welches Verfahren die folgenden Schritte aufweist:
    • a) Bereitstellen eines Substrats, das eine Substratfläche aufweist,
    • b) Ausbilden von Wortleitungen oberhalb des Substrats, wobei die Wortleitungen entlang einer ersten Richtung parallel zur Substratfläche verlaufen und in einem Abstand voneinander vorgesehen sind,
    • c) Abscheiden eines leitfähigen Materials zwischen die Wortleitungen,
    • d) Ausbilden einer Maske auf den Wortleitungen und auf dem leitfähigen Material, wobei die Maske Maskenöffnungen besitzt, die entlang einer zweiten Richtung parallel zur Substratfläche verlaufen, wobei die zweite Richtung von der ersten Richtung verschieden ist,
    • e) Ätzen der leitfähigen Materials durch die Maskenöffnungen hindurch, wobei Kontaktstrukturen ausgebildet werden, die eine Breite entlang der ersten Richtung besitzen und entlang der ersten Richtung voneinander durch Zwischenräume getrennt sind, wobei die Kontaktstrukturen Seitenwände aufweisen, die gegenüber der Substratfläche geneigt sind, und weiterhin obere Abschnitte besitzen, die entlang der ersten Richtung eine Breite besitzen, die kleiner ist als die Breite der Kontaktstrukturen entlang der ersten Richtung,
    • f) Auffüllen der Zwischenräume zwischen den Kontaktstrukturen mit einem dielektrischen Material und
    • g) Ausbilden von Bitleitungen, die die oberen Abschnitte der Kontaktstrukturen kontaktieren, wobei die Bitleitungen die Kontaktstrukturen entlang der ersten Richtung überqueren.
  • Gemäß diesem Verfahren wird ein leitfähiges Material, das zwischen die Wortleitungen abgeschieden ist, so geätzt, dass eine Vielzahl von Kontaktstrukturen gebildet wird, die geneigte Flächen aufweisen, die gegenüber der Normalen der Substratfläche geneigt sind, wodurch trapezförmige Konturen der Kontaktstrukturen erhalten werden. Dementsprechend besteht eine deutliche Neigung der Seitenwandfläche relativ zur Normalen der Substratfläche, wodurch Kontaktstrukturen geformt werden, die an ihrer Unterseite auf beiden entgegengesetzten Seiten eine zusätzliche Breite von mindestens der Hälfte der Strukturbreite (critical dimension) besitzen im Vergleich zu der Breite an ihrer Oberseite.
  • Vorzugsweise werden in Schritt e) Kontaktstrukturen ausgebildet, die Seitenwände besitzen, die in einem Winkel von mehr als 10° gegenüber der Normalerichtung zur Substratfläche geneigt sind. Vorzugsweise werden in Schritt e) Kontaktstrukturen mit Seitenwänden ausgebildet, die in einem Winkel von zwischen 10° und 45°, vorzugsweise von zwischen 15° und 25° gegenüber der Normalenrichtung zur Substratfläche geneigt sind.
  • Vorzugsweise wird das dielektrische Material zwischen den Schritten f) und g) planarisiert.
  • Jedes der obigen erfindungsgemäßen Verfahren und ihrer Ausführungsarten kann zur Ausbildung von Flash-Speichern angewandt werden, wodurch sich weitere, hier nachstehend beschriebene Ausführungsarten ergeben. Vorzugsweise umfasst der Schritt a) beispielsweise das Bereitstellen eines Substrats, das aktive Gebiete aufweist, die streifenförmig ausgebildet sind und sich entlang einer zweiten Richtung, die von der ersten Richtung verschieden ist, erstrecken, wobei das Substrat weiterhin Gräben aufweist, die zwischen den aktiven Gebieten angeordnet und mit Grabenisolationsfüllungen gefüllt sind, wobei jede Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete voneinander isoliert.
  • Vorzugsweise werden weiterhin Kontaktstrukturen ausgebildet, von denen jede zwei jeweilige aktive Gebiete kontaktiert und eine jeweilige Grabenisolationsfüllung überquert.
  • Gemäß einer bevorzugten Ausführungsform, die auf NROM-Produkte gerichtet ist, wird beispielsweise in Schritt a) ein Substrat bereitgestellt, das weiterhin eine ladungsspeichernde Schicht aufweist, die zwischen einer oberen Oxidschicht und einer unteren Oxidschicht angeordnet ist, wobei die untere Oxidschicht auf der Substratfläche angeordnet ist. Vorzugsweise werden in Schritt b) die Wortleitungen auf der oberen Oxidschicht ausgebildet. Die ladungsspeichernde Schicht ist vorzugsweise eine Siliziumnitridschicht.
  • Vorzugsweise werden Kontaktstrukturen ausgebildet, die in einem Abstand voneinander entlang der ersten Richtung angeordnet sind, wobei der Abstand der Breite der Grabenisolationsfüllungen entlang der ersten Richtung entspricht. Dementspre chend sind die Kontaktstrukturen durch Zwischenräume getrennt, die ungefähr dieselbe Breite wie die Grabenisolationsfüllung besitzen. Jedoch werden die Kontaktstrukturen oberhalb des Substrats ausgebildet, wohingegen die Grabenisolationsfüllungen in dem Substrat angeordnet sind.
  • Die Aufgabe der vorliegenden Erfindung wird ferner gelöst durch ein Halbleiterprodukt, das Folgendes aufweist:
    • – ein Substrat, das eine Substratfläche aufweist,
    • – eine Vielzahl von Wortleitungen, die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung oberhalb der Substratfläche verlaufen,
    • – eine Vielzahl von Kontaktstrukturen, die zwischen den Wortleitungen vorgesehen sind, und eine Vielzahl dielektrischer Füllstrukturen, die zwischen den Wortleitungen vorgesehen sind, wobei die Füllstrukturen die Kontaktstrukturen voneinander entlang der ersten Richtung trennen, wobei die Kontaktstrukturen die Substratfläche kontaktieren und eine Oberseite besitzen, die in einem Abstand von der Substratfläche angeordnet ist, und wobei die Kontaktstrukturen eine Breite entlang der ersten Richtung besitzen, und
    • – eine Vielzahl von Bitleitungen, die die Oberseiten der Kontaktstrukturen kontaktieren,
    • – wobei die Kontaktstrukturen jeweils aus einem einstückigen leitfähigen Strukturelement bestehen, welches geneigte Flächen besitzt,
    • – wobei die Kontaktstrukturen jeweils einen unteren Abschnitt und einen oberen Abschnitt aufweisen,
    • – wobei die Oberseite Teil des oberen Abschnitts der jeweiligen Kontaktstruktur ist und
    • – wobei die oberen Abschnitte der Kontaktstrukturen jeweils eine geneigte Fläche besitzen, die relativ zur Substratfläche und relativ zur Normalenrichtung zur Substratfläche ge neigt ist, wobei die Oberseite an die geneigten Flächen angrenzt und eine Breite entlang der ersten Richtung besitzt, die kleiner ist als die Breite der Kontaktstruktur entlang der ersten Richtung.
  • Vorzugsweise wird ein Halbleiterprodukt bereitgestellt, das eine Vielzahl von einstückig ausgebildeten Kontaktstrukturen aufweist, die im Gegensatz zum Stand der Technik nicht ein erstes und ein zweites Strukturelement (etwa einen local interconnect-Kontakt und einen contact to interconnect-Kontakt) besitzen, sondern die nur ein einziges Stück aus leitfähigem Material aufweisen, das auf der Substratfläche angeordnet ist. Dieses Stück aus leitfähigem Material dient als local interconnect-Kontakt zum Kontaktieren der Substratfläche, ist jedoch so ausgebildet, dass sein oberer Abschnitt geneigte Flächen aufweist sowie eine Oberseite, die eine beträchtlich kleinere Breite als die Breite der Kontaktstruktur entlang der ersten Richtung besitzt. Daher ist die Breite der Oberseite der Kontaktstruktur genügend klein, um das unmittelbare Anordnen der Bitleitungen auf der Kontaktstruktur zu ermöglichen, ohne dass das Risiko besteht, Kurzschlüsse zu anderen, benachbarten Bitleitungen zu erzeugen.
  • Gemäß einer bevorzugten Ausführungsform sind die Kontaktstrukturen aus einem einkristallinen Siliziummaterial gebildet, und die geneigten Flächen sind Facetten, die eine vorgegebene kristallografische Orientierung relativ zum einkristallinen Halbleitermaterial besitzen. Somit wird eine Kontaktstruktur mit geneigten Flächen präzise vorgegebener Orientierungen relativ zur Normalenrichtung der Substratfläche bereitgestellt, was das Justieren der Breite der Oberseiten vereinfacht, wobei die Breite lediglich von der gesamten vertikalen Ausdehnung der Kontaktstrukturen abhängt.
  • Vorzugsweise weisen die unteren Abschnitte der Kontaktstrukturen Seitenwände auf, die in einem Abstand voneinander angeordnet sind, der größer ist als die Breite der Oberseite entlang der ersten Richtung. Dementsprechend verlaufen die Seitenwände der unteren Abschnitte im Wesentlichen parallel zueinander und senkrecht zur Substratfläche.
  • Vorzugsweise weisen die unteren Abschnitte der Kontaktstrukturen Seitenwände auf, die in einem Abstand voneinander angeordnet sind, der der Breite der Kontaktstrukturen entlang der ersten Richtung entspricht.
  • Gemäß einer Ausführungsform sind die Oberseiten der Kontaktstrukturen in einer zentrierten Position entlang der ersten Richtung auf den oberen Abschnitten der Kontaktstrukturen angeordnet. Die Oberseiten sind Bestandteil der oberen Abschnitte der Kontaktstrukturen. Gemäß dieser Ausführungsform sind sie symmetrisch zwischen beiden Enden der Kontaktstrukturen in der ersten Richtung angeordnet.
  • Dementsprechend weist jede Kontaktstruktur zwei jeweilige geneigte Flächen auf, die auf entgegengesetzten Seiten der zentrierten Oberseite (der oberen Außenfläche) angeordnet sind.
  • Alternativ kann jede Kontaktstruktur einen verjüngten oberen Bereich aufweisen, der nur eine einzige geneigte Fläche und eine parallel zur Substratfläche verlaufende Oberseite aufweist. In diesem Fall grenzt die Oberseite an eine Seitenwand und an die eine geneigte Fläche an. Jedoch können auch zwei oder mehr geneigte Flächen vorgesehen sein.
  • Vorzugsweise grenzen die Seitenwände und die geneigten Flächen der Kontaktstrukturen an dielektrische Füllstrukturen an. Beispielsweise können die Seitenwände der unteren Abschnitte an erste Füllstrukturen angrenzen, wohingegen die geneigten Flächen der oberen Abschnitte an zweite Füllstrukturen angrenzen. Die ersten Füllstrukturen füllen vorzugsweise Zwischenräume zwischen den strukturierten Kontaktstrukturen, wohingegen die zweiten Füllstrukturen Vertiefungen füllen, die zur Formgebung der verjüngten oberen Abschnitte geätzt wurden.
  • Vorzugsweise ist die Breite der Oberseiten der Kontaktstrukturen entlang der ersten Richtung kleiner als zwei Drittel, vorzugsweise kleiner als die Hälfte der Breite der Kontaktstrukturen entlang der ersten Richtung.
  • Gemäß den vorstehenden und nachstehenden Ausführungsformen des Halbleiterprodukts weisen die Kontaktstrukturen obere Abschnitte auf, die einstückig mit den unteren Abschnitten gebildet sind, wobei die oberen und unteren Abschnitte gemeinsam ein einstückiges Strukturelement bilden, das beim Abscheiden von leitfähigem Material durch einen einzigen Abscheidungsschritt gebildet wurde. Dementsprechend existiert keine Grenzfläche zwischen den oberen Abschnitten und den unteren Abschnitten.
  • Die Aufgabe der Erfindung wird ferner gelöst durch ein Halbleiterprodukt, das Folgendes aufweist:
    • – ein Substrat, das eine Substratfläche aufweist,
    • – eine Vielzahl von Wortleitungen, die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung oberhalb der Substratfläche verlaufen,
    • – eine Vielzahl von Kontaktstrukturen, die zwischen den Wortleitungen angeordnet sind, und eine Vielzahl von dielektrischen Füllstrukturen, die zwischen den Wortleitungen angeordnet sind, wobei die Füllstrukturen die Kontaktstrukturen voneinander entlang der ersten Richtung trennen, wobei die Kontaktstrukturen die Substratfläche kontaktieren und eine Oberseite besitzen, die in einem Abstand von der Substratfläche angeordnet ist, und wobei die Kontaktstrukturen weiterhin eine Breite entlang der ersten Richtung besitzen, und
    • – eine Vielzahl von Bitleitungen, die die Oberseiten der Kontaktstrukturen kontaktieren,
    • – wobei die Kontaktstrukturen jeweils einstückig aus einem leitfähigen Strukturelement gebildet sind, das geneigte Flächen aufweist, und
    • – wobei die Kontaktstrukturen geneigte Flächen aufweisen, die sich von der Substratfläche bis zu der Oberseite der Kontaktstrukturen erstrecken, wobei die geneigten Flächen um einen Winkel von mehr als zehn Grad gegenüber der Normalenrichtung zur Substratfläche geneigt sind.
  • Gemäß dieser Ausführungsform werden Kontaktstrukturen gebildet, die geneigte Seitenwände mit beträchtlicher Neigung gegenüber der Normalenrichtung zur Substratfläche besitzen, wobei die Neigung mindestens 10° beträgt, um die gesamte Oberfläche von mindestens zwei aktiven Gebieten kontaktieren zu können.
  • Vorzugsweise sind die geneigten Flächen um einen Winkel von zwischen 10° und 45°, vorzugsweise zwischen 15° und 25° gegenüber der normalen Richtung zur Substratfläche geneigt.
  • Vorzugsweise weist jede Kontaktstruktur zwei geneigte Flächen auf, die an die Oberseite angrenzen und auf entgegengesetzten Seiten der Oberseite angeordnet sind.
  • Vorzugsweise beträgt die Breite der Oberseiten der Kontaktstrukturen entlang der ersten Richtung weniger als zwei Drittel, vorzugsweise weniger als die Hälfte der Breite der Kontaktstrukturen entlang der ersten Richtung.
  • Vorzugsweise besitzt das Substrat aktive Gebiete, wobei die aktiven Gebiete streifenförmig ausgebildet sind und entlang einer zweiten Richtung verlaufen, die von der ersten Richtung verschieden ist.
  • Vorzugsweise weist das Substrat Gräben auf, die zwischen den aktiven Gebieten angeordnet und mit Grabenisolationsfüllungen gefüllt sind, wobei jede Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete voneinander isoliert.
  • Vorzugsweise kontaktiert jede Kontaktstruktur zwei jeweilige aktive Gebiete und überquert eine jeweilige Grabenisolationsfüllung.
  • Vorzugsweise weist das Halbleiterprodukt Bereiche einer ladungsspeichernden Schicht auf, die zwischen den aktiven Gebieten und den Wortleitungen angeordnet sind.
  • Vorzugsweise ist jeder Bereich der ladungsspeichernden Schicht zwischen einer unteren Oxidschicht und einer oberen Oxidschicht angeordnet.
  • Vorzugsweise ist die ladungsspeichernde Schicht eine Siliziumnitridschicht.
  • Vorzugsweise weist das Halbleiterprodukt ein Speicherzellenfeld mit einer Vielzahl nicht-flüchtiger Speicherzellen auf. Dadurch werden Flash-Speicherprodukte bereitgestellt, die einstückig ausgebildete „local interconnect" Kontaktstrukturen aufweisen, die einen direkten Kontakt der Bitleitungen darauf ermöglichen.
  • Nachstehend wird die Erfindung mit Bezug auf die Figuren beschrieben. Es zeigen:
  • 1 eine Draufsicht auf ein erfindungsgemäßes Halbleiterprodukt,
  • 2 bis 11 ein erstes erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterprodukts,
  • 12 bis 14 ein zweites erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterprodukts,
  • 15 bis 18 ein drittes erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterprodukts, und
  • 19 bis 22 ein viertes erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterprodukts.
  • 1 zeigt eine Draufsicht auf ein Halbleiterprodukt 1, insbesondere auf ein Flash-Speicherprodukt, das eine Vielzahl von Speicherzellen aufweist, die in einem „virtual ground array" angeordnet sind. In einem Substrat 2 wird durch Implantieren eines Dotierstoffs in das Substrat 2 eine Vielzahl von streifenförmigen aktiven Gebieten 23 ausgebildet. Das Substrat weist ferner streifenförmige Grabenisolationsfüllungen auf. In 1 sind die Grabenisolationsfüllungen nicht sichtbar, da sie in denselben seitlichen Positionen wie die Bitleitungen 14 angeordnet sind. Jedes streifenförmige aktive Gebiet 23 ist zwischen zwei jeweiligen streifenförmigen Grabenisolationsfüllungen angeordnet.
  • Zur Klarheit der Darstellung sind in 1 die aktiven Gebiete 23 schmaler gezeichnet als die Bitleitungen. In einem realen Halbleiterprodukt hingegen besitzen die aktiven Gebiete 23 ungefähr dieselbe Breite entlang der ersten Richtung x wie die Bitleitungen 14 oder wie die Grabenisolationsfüllungen, die zwischen den aktiven Gebieten 23 angeordnet sind.
  • 1 zeigt weiterhin Wortleitungen 10, die in einem Abstand voneinander entlang einer zweiten Richtung y angeordnet sind und entlang der ersten Richtung x verlaufen. 1 zeigt ferner Kontaktstrukturen 3, von denen jede zwischen zwei jeweiligen Wortleitungen angeordnet ist und zwei jeweilige streifenförmige aktive Gebiete 23 kontaktiert. Auf den Kontaktstrukturen 3 sind Bitleitungen 14 angeordnet. Jede Bitleitung 14 ist an eine Vielzahl von Kontaktstrukturen 3 angeschlossen.
  • Auf einer Fläche des Substrats 2 ist eine ladungsspeichernde Schicht angeordnet. Die ladungsspeichernde Schicht kann eine Siliziumnitridschicht sein, die in einem ONO-Schichtenstapel (Oxid-Nitrid-Oxid) enthalten ist. Der ONO-Schichtenstapel kann beispielsweise überall oberhalb der Substratfläche vorhanden sein außer in denjenigen Bereichen der Substratfläche, in denen die Kontaktstrukturen 3 vorgesehen sind. In diesem Fall umfasst die Ausbildung der Kontaktstrukturen 3 eine Ät zung durch den ONO-Schichtenstapel hindurch. Alternativ kann vor dem Ausbilden der Kontaktstrukturen 3 beispielsweise der ONO-Schichtenstapel ausschließlich auf den aktiven Gebieten vorhanden sein und kann auf den Grabenisolationsfüllungen fehlen. In jedem Fall stehen die Kontaktstrukturen in Kontakt mit der Substratfläche und jede Kontaktstruktur 3 kontaktiert zwei streifenförmige aktive Gebiete 23. Da die Nitridschicht des ONO-Schichtenstapels als ladungsspeichernde Schicht zum Speichern elektrischer Ladungen in ordentlich gebundenen Positionen nutzbar ist, wird vorzugsweise ein NROM-Speicherprodukt. (nitride read only memory) bereitgestellt, wobei diejenigen Bereiche der streifenförmigen aktiven Gebiete 23, die mit den Kontaktstrukturen 3 bedeckt sind, die Source/Drain-Elektroden bilden. Die Kontaktstrukturen 3 sind in Reihen entlang der ersten seitlichen Richtung x angeordnet. Die Kontaktstrukturen 3 zweier benachbarter Reihen besitzen im Vergleich zueinander einen seitlichen Versatz in der Richtung x. Die Kontaktstrukturen 3 sind in Zwischenräumen zwischen den Wortleitungen 10 angeordnet. Die Wortleitungen 10 wurden vor dem Ausbilden der Kontaktstrukturen 3 ausgebildet.
  • Die 2 bis 11 zeigen Verfahrensschritte eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterprodukts.
  • Gemäß 2 wird ein Halbleitersubstrat 2 bereitgestellt, wobei das Substrat 2 eine Substratfläche 22 besitzt. Das Substrat weist weiterhin aktive Gebiete 23 auf, die durch Implantation eines Dotierstoffs in das Substrat 2 gebildet wurden. Das Substrat weist weiterhin Gräben 28 auf, die streifenförmig ausgebildet sind und ihre Haupterstreckungsrichtung in Richtung senkrecht zur Zeichenebene besitzen. Die Gräben 28 wurden vorzugsweise nach dem Implantieren des Dotierstoffs zur Ausbildung der aktiven Gebiete 23 in das Substrat geätzt. Dadurch werden streifenförmige aktive Gebiete 23 ausgebildet, wobei jedes streifenförmige aktive Gebiet 23 in der ersten Richtung x durch zwei jeweilige streifenförmige Gräben 28 begrenzt ist.
  • Die Gräben 28 werden dann mit Grabenisolationsfüllungen 24 (3) gefüllt. Die Grabenisolationsfüllungen 24 enthalten ein dielektrisches Material. Das Füllen der Gräben 28 mit den Grabenisolationsfüllungen 24 kann erfolgen, indem ein dielektrisches Material in die Gräben 28 und auf die Substratfläche 22 abgeschieden wird und nachfolgend das dielektrische Material von der Substratfläche 22 entfernt wird (beispielsweise durch Polieren).
  • Wie in 3 dargestellt, wird auf der Substratfläche 22 ein Schichtenstapel ausgebildet durch Abscheiden einer unteren Oxidschicht 25, einer ladungsspeichernden Schicht 26 und einer oberen Oxidschicht 27 aufeinander. Die untere Oxidschicht 25 wird auf die Substratfläche 22 abgeschieden und bedeckt die aktiven Gebiete 23 und die Grabenisolationsfüllungen 24. Die ladungsspeichernde Schicht 26 wird vorzugsweise aus Siliziumnitrid gebildet und dient zur Speicherung elektrischer Ladungen in räumlich gebundenen Positionen.
  • Die 4 und 5 zeigen zwei Querschnittsansichten des Halbleiterprodukts nach der Ausbilden von Wortleitungen. 4 zeigt eine Querschnittsansicht parallel zu den Wortleitungen und 5 zeigt eine Querschnittsansicht senkrecht zu den Wortleitungen. Gemäß 4 wird eine Wortleitung 10, die entlang einer ersten Richtung x verläuft, auf dem Schichtenstapel aus der unteren Oxidschicht 25, der ladungsspeichernden Schicht 26 und der oberen Oxidschicht 27 ausgebil det. In 5 sind sowohl die Querschnittkontur der Wortleitungen 10 als auch der vertikale Aufbau der Wortleitungen dargestellt. Die Wortleitungen 10 können beispielsweise eine erste Schicht 31, eine zweite Schicht 32 und eine dritte Schicht 33 aufweisen. Die erste Schicht 31 kann eine Polysiliziumschicht und die zweite Schicht 32 kann eine leitfähige Schicht sein, die eine höhere elektrische Leitfähigkeit als die Leitfähigkeit der Polysiliziumschicht besitzt. Die zweite Schicht 32 kann Wolfram enthalten. Beispielsweise kann die zweite Schicht 32 eine Wolframsilizidschicht sein. Die dritte Schicht 33 kann eine Nitrid-Deckschicht sein, die die erste Schicht 31 und die zweite Schicht 32 beim Strukturieren der Wortleitungen schützt. Die Wortleitungen werden durch Abscheiden der ersten, zweiten und dritten Schicht 31, 32 und 33 aufeinander und durch deren nachfolgende Strukturierung ausgebildet, wobei die Strukturierung beispielsweise innerhalb der unteren Oxidschicht 25 beendet wird. Ein optionaler zusätzlicher Schritt des Nachformens des Querschnittsprofils der Wortleitungen kann durchgeführt werden, um eine Neigung der Seitenwände der Wortleitungen zu erzeugen. Dadurch werden verjüngte Wortleitungen bereitgestellt, die eine Breite entlang einer zweiten (lateralen) Richtung y besitzen, die mit zunehmendem Abstand von der Substratfläche abnimmt. Dementsprechend ist die erste Schicht 31 der Wortleitungen 10 breiter als deren dritte Schicht 33. Die Neigung der Seitenwände der Wortleitungen kann zwischen 2° und 8° gegenüber der normalen Richtung zur Substratfläche, beispielsweise ungefähr 5° betragen. Nachdem die erste, zweite und dritte Schicht 31, 32, 33 der Wortleitungen 10 strukturiert wurden, können beispielsweise LDD-Implantation (lightly doped drain) durch den Stapel der Schichten 25, 26, 27 in diejenigen Bereiche der Substratfläche implantiert werden, die zwischen jeweils zwei benachbarten Wortleitungen angeordnet sind.
  • Die 4 und 5 zeigen jeweils eine Querschnittsansicht eines Ausschnittes eines Speicherzellenfeldes des Halbleiterprodukts 1. Das Speicherzellenfeld ist in 1 in Draufsicht dargestellt.
  • Das erfindungsgemäße Verfahren setzt sich mit der Ausbildung von Kontaktstrukturen und ersten Füllstrukturen fort, wie in 6 dargestellt. Die Kontaktstrukturen 3 und die ersten Füllstrukturen 4 werden zwischen den Wortleitungen angeordnet und sind entlang der ersten Richtung x in alternierender Reihenfolge angeordnet. In 6 und den nachfolgenden Figuren ist der ONO-Schichtenstapel, der die obere Oxidschicht, die ladungsspeichernde Schicht und die untere Oxidschicht aufweist, nicht dargestellt, da die Kontaktstrukturen 3 die Substratfläche 22 kontaktieren. Der Schritt c) des Ausbildens der Kontaktstrukturen 3 und der ersten Füllstrukturen 4 kann durchgeführt werden, indem nach dem Ausbilden der Kontaktstrukturen die dielektrischen Füllstrukturen ausgebildet werden (wie in den 6A und 6B dargestellt) oder alternativ nach dem Ausbilden der Füllstrukturen anschließend die Kontaktstrukturen ausgebildet werden (wie in den 6C und 6D dargestellt). Gemäß 6A wird ein leitfähiges Material 15 auf die Substratfläche 22 abgeschieden und so strukturiert, dass die in 6B dargestellten Kontaktstrukturen 3 erhalten werden. Anschließend wird auf und zwischen die Kontaktstrukturen 3 ein dielektrisches Material 21 abgeschieden. Nach dem Entfernen jeglichen dielektrischen Materials 21, das auf die Kontaktstrukturen 3 abgeschieden wurde, entsteht die Anordnung gemäß 6, wobei die Anordnung die Kontaktstrukturen 3 und erste Füllstrukturen 4, die dazwischen angeordnet sind, aufweist. Gemäß 6 besitzen die Kontaktstrukturen 3 innerhalb ihrer gesamten vertikalen Ausdehnung eine im wesentlichen gleichförmige Breite D, die groß genug ist, um auf der Unterseite jeder Kontaktstruktur zwei aktive Gebiete 23 zu kontaktieren und jeweils eine Grabenisolationsfüllung 24 zu überbrücken. Alternativ kann die Anordnung gemäß 6 gebildet werden, indem zuerst ein dielektrisches Material abgeschieden wird, wie in 6C dargestellt, und das dielektrische Material 21 strukturiert wird, um erste dielektrische Füllstrukturen 4 zu erhalten, wie in 6D dargestellt. Anschließend wird ein leitfähiges Material 15 auf und zwischen die ersten Füllstrukturen 4 abgeschieden (6D). Nach dem Planarisieren jeglichen leitfähigen Materials 15, das in einer Höhe oberhalb der ersten Füllstrukturen 4 vorhanden ist, entsteht die Anordnung gemäß 6.
  • Das Verfahren setzt sich mit dem Ausbilden einer Maske 11 auf dem vorläufigen Halbleiterprodukt, wie es in 7 dargestellt ist, fort. Die Maske besitzt Maskenöffnungen 12, die streifenförmig ausgebildet sind und entlang einer Richtung verlaufen, die senkrecht zur Zeichenebene verläuft, das heißt entlang einer Richtung senkrecht zur ersten Richtung x. Dementsprechend überqueren die Maskenbereiche und die Maskenöffnungen 12 die Wortleitungen, die Kontaktstrukturen 3 und die ersten Füllstrukturen 4.
  • Die Maske besitzt Maskenbereiche, die beispielsweise die ersten Füllstrukturen 4 und zentrierte Bereiche 17 der Oberseiten 7 der Kontaktstrukturen 3 bedecken. In diesem Fall werden in den nachfolgenden Schritten symmetrisch geformte Kontaktstrukturen 3 ausgebildet. Gemäß 8 werden die Kontaktstrukturen durch die Maskenöffnungen 12 hindurch geätzt, vorzugsweise durch Nassätzen. Mit Hilfe des Ätzens durch die Maskenöffnungen 12 hindurch wird die Breite d der oberen Ab schnitte 9 der Kontaktstrukturen 3 gegenüber der anfänglichen Breite D der gesamten Kontaktstrukturen 3 verringert. Insbesondere wird die Breite der Oberseite 7 der oberen Abschnitte 9 auf eine Breite verringert, die gleich oder kleiner als die Breite der Maskenbereiche zwischen den Maskenöffnungen 12 ist.
  • Gemäß 8 wird eine Nassätzung mit einer Ätzrate, die von den jeweiligen kristallographischen Orientierungen der lokalen Außenfläche der Kontaktstrukturen 13 abhängt, durchgeführt. Beispielsweise kann die Ätzrate in Richtung kristallographischer Ebenen, die den Miller-Indices {110} entsprechen, relativ groß sein, wobei die Seitenwände 3a der Kontaktstrukturen 3 beispielsweise die Richtung {100} besitzen. Dementsprechend ist die Ätzrate in diagonaler Richtung bezüglich der Substratfläche 22 und ihrer Normalenrichtung vergleichsweise groß, wodurch geneigte Facetten 16 gebildet werden, die entsprechend einem Neigungswinkel von 45° gegenüber der Substratfläche 22 orientiert sind. Obwohl etwa ein Drittel der Breite der anfänglichen Oberseite 7 der Kontaktstrukturen 3 (7) durch die Maskenöffnungen 12 freigelegt ist, erzeugt das Nassätzen mit erhöhter Ätzrate entlang der kristallographischen Orientierung {110} die Ausbildung geneigter Facetten 16, die die oberen Abschnitte 9 (oder die oberen Abschnitte wie auch Teile der unteren Abschnitte 6) der Kontaktstrukturen begrenzen. Ferner werden zwei jeweilige Facetten 16 ausgebildet, die in 8 an die Oberseite 7 angrenzen. Dementsprechend wird die Breite d der oberen Abschnitte 9 und der Oberseiten 7 der Kontaktstrukturen im Vergleich zur anfänglichen Breite D der Kontaktstrukturen 3 beträchtlich verringert.
  • 8A zeigt eine alternative Ausführungsart, bei der keine Facetten vorgegebener kristallographischer Orientierung ausgebildet werden. Stattdessen entstehen gerundete Ätzprofile. Wie in 8 besitzen die oberen Abschnitte 9 der Kontaktstrukturen eine Breite, die gegenüber der anfänglichen Breite D der Kontaktstrukturen 3 verringert ist, wohingegen die unteren Abschnitte 6 der Kontaktstrukturen ihre ursprüngliche Breite D beibehalten. Die Seitenwände 3a verlaufen wie in 8 im wesentlichen senkrecht zur Substratfläche und sind in einem Abstand d1 voneinander angeordnet, welcher dem Abstand der Breite D der Kontaktstrukturen 3 entspricht. Die Oberseiten 7 der oberen Abschnitte 9 der Kontaktstrukturen besitzen jedoch eine Breite d, die gleich oder kleiner als die Breite derjenigen Bereiche 17 (7) der anfänglichen Oberseiten 7 der Kontaktstrukturen 3 ist, die mit Maskenbereichen der Maske 11 bedeckt wurden.
  • Nach dem Ätzen von Vertiefungen in das leitfähige Material der Kontaktstrukturen 3 aus 8 oder 8A werden gemäß 9 zweite dielektrische Füllstrukturen 5 ausgebildet, um die geätzten Vertiefungen in den oberen Abschnitten 9 der Kontaktstrukturen 3 mit dielektrischem Material zu füllen. In dem Fall, dass die geneigten Flächen, die die Vertiefungen begrenzen, Facetten vorgegebener kristallographischer Orientierung sind, sind die Grenzflächen zwischen den oberen Abschnitten 9 und den zweiten Füllstrukturen 5 ebene Flächen. In diesem Fall kann eine Planarisierung der Oberseiten des vorläufigen Halbleiterprodukts verwendet werden, um auf einfache Weise die gewünschte Breite d der Oberseiten 7 der oberen Abschnitte 9 der Kontaktstrukturen 3 einzustellen. In Folge der vorgegebenen Neigungswinkel der ebenen geneigten Flächen ist die Breite d der Oberseite in einer vorgegebenen Höhe oberhalb der Substratfläche einheitlich für alle Kon taktstrukturen 3 des Halbleiterprodukts. Jedoch werden auch im Fall, dass die Vertiefungen durch isotropes Unterätzen gemäß 8A ausgebildet worden sind, die Vertiefungen mit zweiten Füllstrukturen 5 gemäß 9 gefüllt. In beiden Fällen wird das Verfahren dann mit dem Abscheiden eines leitfähigen Materials 25 gemäß 10 fortgesetzt, wobei das leitfähige Material 25 dasselbe Material sein kann, das für die Kontaktstrukturen 3 verwendet wurde, oder alternativ ein anderes Material sein kann.
  • In der Ausführungsform der 8, gemäß der Facetten mit vorgegebenen kristallographischen Orientierungen auszubilden sind, wird in die Kontaktstrukturen aus einem leitfähigen einkristallinen Halbleitermaterial 8 gebildet werden, das in den 6A oder 6D abzuscheiden ist. Das einkristalline Halbleitermaterial 8 kann insbesondere dotiertes einkristallines Silizium sein, das epitaktisch auf die Substratfläche 22 abgeschieden wurde. Alternativ, insbesondere in dem Fall, dass die isotrope Unterätzung oder eine andere Technik zur Ausbildung von Vertiefungen in den oberen Abschnitten 9 der Kontaktstrukturen 3 gewählt wurde, kann das Material der Kontaktstrukturen 3 außerdem Polysilizium, ein Metall oder eine Metalllegierung sein.
  • Das leitfähige Material 25, das gemäß 10 abgeschieden wird, kann eines dieser weiteren Materialien sein. Erfindungsgemäß wird das Verfahren mit 11 fortgesetzt, gemäß der Bitleitungen 14 aus dem leitfähigen Material 25 gebildet werden. Erfindungsgemäß werden die Bitleitungen 14 unmittelbar auf den Oberseiten 7 der Kontaktstrukturen 3 ausgebildet. Da erfindungsgemäß die Breite d von oberen Abschnitten 9 der Kontaktstrukturen beträchtlich bis unterhalb der anfänglichen Breite D der Kontaktstrukturen verringert wurde, müssen keine zweiten Kontaktstrukturen auf den Kontaktstrukturen 3 ausgebildet werden. Stattdessen grenzen die Bitleitungen an die Oberseiten 7 der Kontaktstrukturen an und die Kontaktstrukturen 3 werden aus einem einstückigen Strukturelement ausgebildet, das durch einen einzigen Verfahrensschritt (gemäß 6A oder 6B) abgeschieden wurde. Dementsprechend besteht nicht länger das herkömmliche Problem, die Bitleitungen an zweite Kontaktstrukturen (die „contact to interconnect"-Kontakte) anzupassen. Wie in 11 dargestellt, kontaktieren die Bitleitungen die Oberseiten 7 der Kontaktstrukturen 3 und die Unterseiten der Kontaktstrukturen 3 kontaktieren zwei jeweilige aktive Gebiete 23, die in dem Substrat angeordnet und voneinander durch eine jeweilige Grabenisolationsfüllung 24 getrennt sind. Dadurch wird das in 1 dargestellte Halbleiterprodukt ausgebildet und es besteht keine Gefahr von Kurzschlüssen zwischen den Bitleitungen. Erfindungsgemäß besteht keine Notwendigkeit, zweite Kontaktstrukturen zwischen den Kontaktstrukturen 3 und den Bitleitungen auszubilden, um solche Kurzschlüsse zu verhindern.
  • Die 12 bis 14 zeigen ein alternatives, zweites erfindungsgemäßes Verfahren. Bei dem alternativen Verfahren werden symmetrisch geformte Kontaktstrukturen ausgebildet. Das Verfahren beginnt wie das oben beschriebene Verfahren mit den Schritten der 2 bis 6. Im Anschluss an 6 wird eine Maske 11 ausgebildet, die im Gegensatz zur Maske der 7 Maskenbereich aufweist, die asymmetrisch auf den Oberseiten 7 der Kontaktstrukturen 3 angeordnet sind. Gemäß 12 bedeckt die Maske 11 erste Bereiche 17 der Oberseiten 7 der Kontaktstrukturen, welche ersten Bereiche in einer dezentrierten Position entlang der ersten Richtung in Bezug auf die Mitte der Kontaktstrukturen 3 angeordnet sind. Die ersten Bereiche 17 erstrecken sich bis zu einer Seitenwand 3a der Kontaktstrukturen 3. Durch die Maskenöffnungen 12 sind zweite Bereiche 18 der Oberseiten 7 der Kontaktstrukturen 3 freigelegt, wobei die zweiten Bereiche 18 ebenfalls asymmetrisch auf den Kontaktstrukturen 3 angeordnet sind und sich zur anderen Seitenwand 3a der jeweiligen Kontaktstruktur 3 erstrecken. Jede Maskenöffnung 12 kann bereichsweise die Oberseite 7 einer Kontaktstruktur 3 und einen Bereich der Oberseite einer ersten dielektrischen Füllstruktur 4 freilegen.
  • Gemäß 13 werden durch die Maskenöffnungen 12 hindurch Vertiefungen in das Material der Kontaktstrukturen 3 geätzt. Wie mit Bezug auf die 8 und 8A beschrieben, kann das Ätzen der Vertiefungen durch eine Nassätzung mit einer Ätzrate durchgeführt werden, die von der lokalen Orientierung der Außenfläche des Kontaktstrukturmaterials abhängt. Da zum Ätzen planarer Facetten 16 das Material der Kontaktstruktur ein einkristallines Material sein sollte, etwa ein einkristallines dotiertes Halbleitermaterial, das epitaktisch abgeschieden wurde, existieren vorgegebene kristallographische Richtungen des Kristallgitters des Kontaktstrukturmaterials. Beispielsweise kann das Material der Kontaktstrukturen so auf das Substrat 2 gewachsen werden, dass die kristallographische Orientierung, die durch die Miller-Indices {100} dargestellt wird, der Substratfläche und ihrer Normalenrichtung z senkrecht zur Substratfläche 22 entspricht. Die Richtung, in der die Ätzrate vergleichsweise hoch gegenüber anderen Richtungen ist, kann beispielsweise diejenige Richtung, die durch die Gruppe von Miller-Indices {110} gekennzeichnet ist, wodurch geneigte Flächen mit einem Neigungswinkel von 45 Grad gegenüber der Substratfläche 22 bezeichnet sind. Sofern entlang dieser diagonalen Richtungen die Ätzrate während des Aushöhlens der Kontaktstrukturen vergleichsweise hoch ist, wachsen im Laufe des Ätzens der Vertiefungen geneigte Flächen 16, wie in 13 (oder den 8 und 9) dargestellt, bis die geneigten Flächen 16 an die Oberseite der Kontaktstrukturen und deren Seitenwände angrenzen.
  • Das Ätzen von Vertiefungen in die Kontaktstrukturen 3 kann gemäß 13 ebenfalls mit Hilfe einer isotropen Unterätzung ähnlich wie in 8A dargestellt durchgeführt werden. Nach dem Ausbilden von Vertiefungen zwischen den Kontaktstrukturen 3 und dem ersten dielektrischen Füllstrukturen 4 werden die Vertiefungen mit einem dielektrischen Material gefüllt, um zweite dielektrische Füllstrukturen 5 auszubilden, wie in 14 dargestellt. Anschließend werden Bitleitungen 17 in der Weise ausgebildet, dass sie an die Oberseiten 7 der Kontaktstrukturen 3 angrenzen. Da gemäß der Ausführungsform der 12 bis 14 die Kontaktstrukturen asymmetrisch geformt sind, sind ihre Oberseiten 7 und die Bitleitungen 14 nahe an einer Seitenwand 3a der jeweiligen Kontaktstruktur 3 angeordnet.
  • Die 15 bis 18 zeigen ein drittes Verfahren zum erfindungsgemäßen Herstellen eines Halbleiterprodukts. Das Verfahren beginnt mit den in den 2 bis 5 dargestellten Schritten und wird dann mit dem Ausbilden von Kontaktstrukturen durch Abscheiden eines leitfähigen Materials 15, wie in 6A dargestellt, und durch Strukturieren des leitfähigen Materials fortgesetzt, um Kontaktstrukturen 3 zu erhalten, die wie in 6B geformt sind. Jedoch wird kein dielektrisches Material in diesem Stadium des Verfahrens abgeschieden und es werden keine dielektrischen Füllstrukturen gebildet. Stattdessen werden die isolierten, freiliegenden Kontaktstrukturen 3 geätzt, indem sie einem Ätzmedium wie etwa einem Ätzplasma oder einem Nassätzmedium ausgesetzt werden. Dazu wird der Umriss der Kontaktstrukturen 3 so geformt, dass ver jüngte obere Abschnitte 9 der Kontaktstrukturen 3 (15) entstehen. Da die Ätzkomponente an den Kanten zwischen den Seitenwänden und der Oberseite der Kontaktstrukturen 3 das Material der Kontaktstrukturen aus zwei Richtungen umgibt, werden diese Kanten schneller als etwa die zentrierten Bereiche der Oberseiten der Kontaktstrukturen oder die unteren Bereiche von deren Seitenwänden geätzt.
  • Vorzugsweise wird der Ätzschritt der 15 einer selektiven Nassätzung entlang vorgegebener kristallographischen Orientierungen durchgeführt, wodurch geneigte Flächen 19 an den oberen Abschnitten 9 der Kontaktstrukturen entstehen, welche geneigten Flächen 19 ebene Facetten 16 sind, die eine vorgegebene kristallographische Orientierung besitzen, etwa eine Orientierung, die durch die Gruppe von Miller-Indices {110} gekennzeichnet ist.
  • Nach dem Formen der Kontur der Kontaktstrukturen durch den zusätzlichen Ätzschritt in 15 wird ein dielektrisches Material 21 (16) abgeschieden und planarisiert, wodurch Zwischenräume zwischen den Kontaktstrukturen 3 gefüllt und obere Bereiche 29 (15) von oberen Abschnitten 9 der Kontaktstrukturen 3 entfernt werden. Durch die Wahl der Höhe, in der das Planarisieren beendet wird, kann die Breite d der Oberseiten 7 der Kontaktstrukturen 3 leicht eingestellt werden.
  • Anschließend wird ein leitfähiges Material 25 auf die Oberseiten 7 der Kontaktstrukturen 3 und auf die Oberseiten des dielektrischen Materials 21 abgeschieden und das leitfähige Material 25 strukturiert, wie in 18 dargestellt, um eine Vielzahl von Bitleitungen zu erhalten, die unmittelbar auf den Oberseiten 7 der Kontaktstrukturen 3 angeordnet sind. Ob wohl in den 15 bis 18 horizontale Linien zur Kennzeichnung des unteren Abschnitts 6 und des oberen Abschnitts 9 der jeweiligen Kontaktstruktur 3 dargestellt sind, ist festzustellen, dass, ebenso wie in den anderen Verfahren und Ausführungsformen, erfindungsgemäß Kontaktstrukturen 3 ausgebildet werden, die aus einem einzigen, einstückig gebildeten Strukturelement bestehen, das durch einen einzigen Abscheidungsschritt abgeschieden wurde. Dementsprechend ist in einer realen Kontaktstruktur keine Grenzfläche vorhanden, die die unteren Abschnitte 6 von den oberen Abschnitten 9 der Kontaktstrukturen 3 trennen würde.
  • Die 19 bis 22 zeigen ein viertes erfindungsgemäßes Verfahren.
  • Das Verfahren beginnt mit den in den 2 bis 5 dargestellten Schritten und setzt sich fort mit dem Abscheiden eines leitfähigen Materials 15, wie in 6A dargestellt. Zum Strukturieren des leitfähigen Materials 15 wird eine Maske 11 (19) darauf abgeschieden und das leitfähige Material 15 wird durch die Maske 11 (20) geätzt, wobei ein Ätzverfahren verwendet wird, welches geneigte Seitenwände 19 ausbildet, um trapezförmige Kontaktstrukturen 3 mit einer Oberseite 7 einer Breite d zu erhalten, die beträchtlich kleiner ist als die Breite D der Kontaktstrukturen 3 entlang der ersten seitlichen Richtung x. Der Winkel zwischen den geneigten Seitenwänden 19 und der Normalenrichtung z senkrecht zur Substratfläche 22 beträgt mindestens zehn Grad, vorzugsweise zwischen zehn Grad und 45 Grad und insbesondere vorzugsweise zwischen fünfzehn und 25 Grad. Das zum Ätzen verwendete Ätzverfahren kann ein Trockenätzprozess, etwa reaktives Ionenätzen sein. Geeignete Neigungswinkel der geneigten Seitenwände können durch Einstellen der Gasflüsse oder der elektrischen Leistung zur Ausbildung des Ätzplasmas erhalten werden.
  • Anschließend wird die Maske entfernt und es werden die Zwischenräume zwischen den Kontaktstrukturen 3 mit dielektrischem Material 21 gefüllt (21). Anschließend wird ein leitfähiges Material auf das dielektrische Material 21 und auf die Oberseiten 7 der Kontaktstrukturen abgeschieden und das leitfähige Material wird so strukturiert, dass Bitleitungen 14 (22) ausgebildet werden, die an die Oberseiten 7 der Kontaktsturen 3 angrenzen. Wie bei dem ersten bis dritten erfindungsgemäßen Verfahren und deren Ausführungsarten dient auch das vierte Verfahren zur Ausbildung einstückig ausgebildeter Kontaktstrukturen, die von der Substratfläche 22 bis zu den Bitleitungen 14 reichen und daher die Notwendigkeit ersparen, irgendwelche zweiten Kontaktstrukturen wie die herkömmlichen „contact to interconnect"-Kontakte auszubilden. Die Dicke der Kontaktstrukturen 3 in vertikaler Richtung z senkrecht zur Substratfläche 22 beträgt beispielsweise ungefähr 300 bis 350 Nanometer.
  • Bei allen erfindungsgemäßen Verfahren kann der Schritt des Aushöhlens der Kontaktstrukturen oder Ätzens des leitfähigen Materials 15 zur Formgebung der Kontaktstrukturen 3 mit Hilfe von Kaliumhydroxid, Cholin, TMAH (Tetramethylammoniumhydroxid), EDP (Ethylendiaminpyrocatecol) durchgeführt werden, zum Beispiel. Selbstverständlich können stattdessen auch andere Substanzen verwendet werden. Insbesondere im Falle der Ausbildung der Kontaktstrukturen 3 aus einem einkristallinen Halbleitermaterial, etwa aus dotiertem monokristallinen Silizium, ermöglicht die Erfindung ein präzises Formen von oberen, verjüngten Abschnitten der Kontaktstrukturen durch Ausnützung selektiven Ätzens mit erhöhten Ätzraten entlang der vorgegebenen kristallographischen Orientierungen. Durch Zuhilfenahme irgendeiner der erfindungsgemäßen Verfahren erübrigen sich herkömmliche „contact to interconnect"-Kontakte und die Kosten und der Aufwand zur Herstellung von Halbleiterprodukten wie NROM (nitride read only memory)-Flash-Speichern werden verringert.
  • 1
    Halbleiterprodukt
    2
    Substrat
    3
    Kontaktstruktur
    3a
    Seitenwand
    4
    erste Füllstruktur
    5
    zweite Füllstruktur
    6
    unterer Abschnitt
    7
    Oberseite
    8
    einkristallines Halbleitermaterial
    9
    oberer Abschnitt
    10
    Wortleitung
    11
    Maske
    12
    Maskenöffnung
    14
    Bitleitung
    15; 25
    leitfähiges Material
    16
    Facette
    17
    erster Bereich der Oberseite
    18
    zweiter Bereich der Oberseite
    19
    geneigte Fläche
    21
    dielektrisches Material
    22
    Substratfläche
    23
    aktives Gebiet
    24
    Grabenisolationsfüllung
    25
    untere Oxidschicht
    26
    ladungsspeichernde Schicht
    27
    obere Oxidschicht
    28
    Graben
    29
    oberer Bereich
    31
    erste Schicht
    32
    zweite Schicht
    33
    dritte Schicht
    34
    Wortleitungsspacer
    d
    Breite des oberen Abschnitts
    d1
    Abstand
    D
    Breite der Kontaktstruktur
    σ
    kristallographische Orientierung
    x
    erste Richtung
    y
    zweite Richtung
    z
    vertikale Richtung

Claims (50)

  1. Verfahren zur Herstellung eines Halbleiterprodukts (1), wobei das Verfahren die folgenden Schritte aufweist: a) Bereitstellen eines Substrats (2), das eine Substratfläche (22) aufweist, b) Ausbilden von Wortleitungen (10) oberhalb des Substrats (2), wobei die Wortleitungen entlang einer ersten Richtung (x) parallel zur Substratfläche (22) verlaufen und in einem Abstand voneinander angeordnet sind, c) Ausbilden von Kontaktstrukturen (3) und von ersten Füllstrukturen (4) zwischen den Wortleitungen, wobei die Kontaktstrukturen (3) eine Breite (D) entlang einer ersten Richtung (x) besitzen und entlang der ersten Richtung (x) voneinander durch die ersten Füllstrukturen (4) getrennt sein, d) Ausbilden einer Maske (11), wobei die Maske Maskenöffnungen (12) aufweist, die sich entlang einer zweiten Richtung (y) parallel zur Substratfläche (22) erstrecken, wobei die zweite Richtung (y) verschieden von der ersten Richtung (x) ist, e) Nassätzen von Teilen der Kontaktstrukturen (3) durch die Maskenöffnungen (12) hindurch, wobei die Breite (d) von oberen Abschnitten (9) der Kontaktstrukturen (3) entlang einer ersten Richtung (x) verringert wird und Vertiefungen zwischen den oberen Abschnitten (9) der Kontaktstrukturen (3) und den ersten Füllstrukturen (4) gebildet werden, f) Füllen der Vertiefungen mit zweiten Füllstrukturen (5) und g) Ausbilden von Bitleitungen (14), die die oberen Abschnitte (9) der Kontaktstrukturen (3) kontaktieren, wobei die Bitleitungen (14) die Kontaktstrukturen (3) entlang der zweiten Richtung (y) überqueren.
  2. Verfahren nach Anspruch 1, wobei in Schritt d) eine Maske (11) ausgebildet wird, die erste Bereiche (17) der Oberseiten (7) der Kontaktstrukturen (3) bedeckt und die Maskenöffnungen (12) besitzt, durch die zweite Bereiche (18) der Oberseiten (7) der Kontaktstrukturen (3) freigelegt sind.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Ausbilden von Kontaktstrukturen (3) ein epitaktisches Aufwachsen eines einkristallinen Halbleitermaterials (8) auf das Substrat zwischen den Wortleitungen umfasst, und dass in Schritt e) das einkristalline Halbleitermaterial (8) mit einer Ätzrate geätzt wird, die von der kristallographischen Orientierung der lokalen Außenfläche des einkristallinen Halbleitermaterials (8) abhängt, wodurch Facetten (16) vorgegebener kristallographischer Orientierung (o) ausgebildet werden, die die oberen Abschnitte (9) der Kontaktstrukturen (3) begrenzen.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt e) das Ausbilden von Facetten (16) vorgegebener kristallographischer Orientierung (o) umfasst, wodurch verjüngte obere Abschnitte (9) der Kontaktstrukturen (3) gebildet werden, welche jeweils eine Oberseite (7) besitzten, die entlang der ersten Richtung (x) schmaler ist als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Kontaktstrukturen (3) aus monokristallinem Silizium gebildet werden.
  6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schritt e) ein isotropes Unterätzen der obere Abschnitte (9) der Kontaktstrukturen (3) unterhalb der Maske (11) durch die Maskenöffnungen (12) hindurch umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Schritt c) folgendes umfasst: – Abscheiden eines leitfähigen Materials (15) zwischen die Wortleitungen (10), – Strukturieren des leitfähigen Materials (15), wodurch die Kontaktstrukturen (3) ausgebildet werden, und – Füllen von Lücken zwischen den Kontaktstrukturen (3) mit dielektrischem Material und Planarisieren des dielektrischen Materials, wodurch die ersten Füllstrukturen (4) ausgebildet werden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Schritt c) folgendes umfasst: – Abscheiden eines dielektrischen Materials (21) zwischen die Wortleitungen (10), – Strukturieren des dielektrischen Materials (21), wodurch die ersten Füllstrukturen (4) ausgebildet werden, und – Abscheiden eines leitfähigen Materials (15) zwischen die ersten Füllstrukturen (4) und Planarisieren des leitfähigen Materials (15), wobei die Kontaktstrukturen (3) ausgebildet werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die zweiten Füllstrukturen (5) zwischen den Schritten f) und g) planarisiert werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass in Schritt d) eine Maske (11) ausgebildet wird, die zentrierte erste Bereiche (17) von Oberseiten (7) der Kontaktstrukturen (3) bedeckt, wobei die zentrierten ersten Bereiche (17) entlang der ersten Richtung (x) mittig angeordnet sind, und wobei die Maske (11) Maskenöffnungen (12) besitzt, durch die zweite Bereiche (18) der Oberseiten (7) der Kontaktstrukturen (3) freigelegt sind, wobei die zweiten Bereiche (18) entlang der ersten Richtung (x) auf entgegengesetzten Seiten der ersten Bereiche (17) angeordnet sind.
  11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass in Schritt d) eine Maske (11) ausgebildet wird, die Maskenöffnungen (12) aufweist, die asymmetrisch auf den Oberseiten (7) der Kontaktstrukturen (3) angeordnet sind, wobei pro jeweiliger Kontaktstruktur (3) jeweils ein zweiter Bereich (18) der Oberseite (7) freigelegt ist und wobei der zweite Bereich (18) entlang der ersten Richtung (x) in einer dezentrierten Position angeordnet ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass obere Bereiche (29) der verjüngten oberen Abschnitte (9) der Kontaktstrukturen (3) entfernt werden, wenn zwischen den Schritten f) und g) die zweiten Füllstrukturen (5) planarisiert werden.
  13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in den Schritten e) bis f) die Kontaktstrukturen (3) so geformt werden, dass Oberseiten (7) der Kontaktstrukturen (3) eine Breite (d) besitzen, die kleiner ist als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Schritt g) das Abscheiden eines leit fähigen Materials (25) auf die Oberseiten (7) der Kontaktstrukturen (3) und das Strukturieren des leitfähigen Materials (25) umfasst, wodurch die Bitleitungen (14) gebildet werden.
  15. Verfahren zur Herstellung eines Halbleiterprodukts (1), wobei das Verfahren die folgenden Schritte aufweist: a) Bereitstellen eines Substrats (2), das eine Substratfläche (22) aufweist, b) Ausbilden von Wortleitungen (10) oberhalb des Substrats (2), wobei die Wortleitungen (10) entlang einer ersten Richtung (x) parallel zur Substratfläche (22) verlaufen und in einem Abstand voneinander angeordnet sind, c) Ausbilden von Kontaktstrukturen (3) zwischen den Wortleitungen (10), wobei die Kontaktstrukturen eine Breite (D) entlang der ersten Richtung (x) besitzen und voneinander entlang der ersten Richtung durch Zwischenräume getrennt sind, d) Nassätzen der Kontaktstrukturen (3), wodurch verjüngte obere Abschnitte (9) der Kontaktsturen (3) ausgebildet werden, wobei die verjüngten oberen Abschnitte (9) jeweils obere Bereiche (29) besitzen, die entlang der ersten Richtung (x) schmaler sind als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x), e) Füllen der Zwischenräume zwischen den Kontaktstrukturen (3) und Bedecken der verjüngten oberen Abschnitte (9) der Kontaktstrukturen (3) mit einem dielektrischen Material (21), f) Planarisieren des dielektrischen Materials (21) und g) Ausbilden von Bitleitungen (14), die die oberen Abschnitte (9) der Kontaktstrukturen (3) kontaktieren.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Kontaktstrukturen (3) aus einem einkristallinen Halbleitermaterial (8) gebildet werden, das in Schritt c) epitaktisch auf die Substratfläche (22) abgeschieden wird, und dass in Schritt d) die Kontaktstrukturen (3) mit einer Ätzrate geätzt werden, die von der kristallographischen Orientierung der lokalen Außenfläche des monokristallinen Halbleitermaterials (8) abhängt, wodurch Facetten (16) ausgebildet werden, die eine vorgegebene kristallographische Orientierung (o) besitzen und gegenüber der Substratfläche (22) geneigt sind, wobei die Facetten (16) die verjüngten oberen Abschnitte (9) der Kontaktstrukturen (3) begrenzen.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Kontaktstrukturen (3) aus einkristallinem Silizium gebildet werden.
  18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass in Schritt d) verjüngte obere Abschnitte (9) der Kontaktstrukturen (3) ausgebildet werden, die zentrierte obere Bereiche (29) aufweisen, wobei die zentrierten oberen Bereiche (29) entlang der ersten Richtung (x) mittig angeordnet sind, und dass der Schritt f) das Entfernen der zentrierten oberen Bereiche (29) von den verjüngten oberen Abschnitten (9) umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass der Schritt f) das Freilegen von Oberseiten (7) der verjüngten oberen Abschnitte (9) der Kontaktstrukturen (3) umfasst, wobei die freigelegten Oberseiten (7) parallel zur Substratfläche (22) verlaufen und entlang der ersten Richtung (x) eine Breite (d) besitzen, die kleiner ist als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  20. Verfahren zur Herstellung eines Halbleiterprodukts (1), wobei das Verfahren die folgenden Schritte umfasst: a) Bereitstellen eines Substrats (2), das eine Substratfläche (22) aufweist, b) Ausbilden von Wortleitungen (10) oberhalb des Substrats (2), wobei die Wortleitungen (10) entlang einer ersten Richtung (x) parallel zur Substratfläche (22) verlaufen und in einem Abstand voneinander angeordnet sind, c) Abscheiden eines leitfähigen Materials (15) zwischen die Wortleitungen (10), d) Ausbilden einer Maske auf den Wortleitungen (10) und auf dem leitfähigen Material (15), wobei die Maske Maskenöffnungen (12) aufweist, die entlang einer zweiten Richtung (y) parallel zur Substratoberfläche (22) verlaufen, wobei die zweite Richtung (y) von der ersten Richtung (x) verschieden ist, e) Ätzen des leitfähigen Materials (15) durch die Maskenöffnungen (12) hindurch, wodurch Kontaktstrukturen (3) ausgebildet werden, die eine Breite (D) entlang der ersten Richtung (x) besitzen und voneinander entlang der ersten Richtung (x) durch Zwischenräume getrennt sind, und wobei die Kontaktstrukturen (3) Seitenwände (19) aufweisen, die gegenüber der Substratfläche (22) geneigt sind, und weiterhin obere Abschnitte (9) aufweisen, die entlang der ersten Richtung (x) eine Breite (d) besitzen, die kleiner ist als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x), f) Füllen der Zwischenräume zwischen den Kontaktstrukturen (3) mit einem dielektrischen Material (21) und g) Ausbilden von Bitleitungen (14), die die oberen Abschnitte (9) der Kontaktstrukturen (3) kontaktieren, wobei die Bitleitungen (14) die Kontaktstrukturen (3) entlang der zweiten Richtung (y) überqueren.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass in Schritt e) Kontaktstrukturen (3) ausgebildet werden, die Seitenwände (19) besitzen, die um einen Winkel von größer als 10° gegenüber der Normalenrichtung (z) der Substratfläche (22) geneigt sind.
  22. Verfahren nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass in Schritt e) Kontaktstrukturen (3) ausgebildet werden, die Seitenwände (19) besitzen, die um einen Winkel von zwischen 10° und 45°, vorzugsweise zwischen 15° und 25° gegenüber der Normalenrichtung (z) der Substratfläche (22) geneigt sind.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass das dielektrische Material (21) zwischen den Schritten f) und g) planarisiert wird.
  24. Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass der Schritt a) das Bereitstellen eines Substrats (2) umfasst, welches aktive Gebiete (23) aufweist, die streifenförmig ausgebildet sind und entlang einer zweiten Richtung (y), die von der ersten Richtung (x) verschieden ist, verlaufen, wobei das Substrat weiterhin Gräben (28) aufweist, die zwischen den aktiven Gebieten (23) angeordnet und mit Grabenisolationsfüllungen (24) gefüllt sind, wobei jede die Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete gegeneinander isoliert.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass Kontaktstrukturen (3) ausgebildet werden, von denen jede zwei jeweilige aktive Gebiete (23) kontaktiert und jeweils eine Grabenisolationsfüllung (4) überquert.
  26. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass in Schritt a) ein Substrat (2) bereitgestellt wird, dass weiterhin eine ladungsspeichernde Schicht (26) aufweist, die zwischen einer oberen Oxidschicht (27) und einer unteren Oxidschicht (25) angeordnet ist, wobei die untere Oxidschicht auf der Substratfläche (22) angeordnet ist.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass in Schritt b) die Wortleitungen (10) auf der oberen Oxidschicht (27) ausgebildet werden.
  28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass die ladungsspeichernde Schicht (26) eine Siliziumnitridschicht ist.
  29. Verfahren nach einem der Ansprüche 24 bis 28, dadurch gekennzeichnet, dass Kontaktstrukturen ausgebildet werden, die in einem Abstand entlang der ersten Richtung (x) voneinander angeordnet sind, wobei dieser Abstand der Breite der Grabenisolationsfüllung (24) entlang der ersten Richtung entspricht.
  30. Halbleiterprodukt (1) mit: – einem Substrat (2), das eine Substratfläche (22) aufweist, – einer Vielzahl von Wortleitungen (10), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung oberhalb der Substratfläche (22) verlaufen, und – einer Vielzahl von Kontaktstrukturen (3), die zwischen den Wortleitungen (10) angeordnet sind, und einer Vielzahl von dielektrischen Füllstrukturen (4, 5), die zwischen den Wortleitungen (10) angeordnet sind, wobei die Füllstrukturen (4, 5) die Kontaktstrukturen (3) voneinander entlang der ersten Richtung (x) trennen, wobei die Kontaktstrukturen (3) die Substratfläche (22) kontaktieren und eine Oberseite (7) aufweisen, die in einem Abstand von der Substratfläche (22) angeordnet ist, und wobei die Kontaktstrukturen (3) weiterhin eine Breite (D) entlang der ersten Richtung (x) besitzen, und – einer Vielzahl von Bitleitungen (14), die die Oberseiten (7) der Kontaktstrukturen (3) kontaktieren, – wobei die Kontaktstrukturen (3) jeweils aus einem leitfähigen Strukturelement (30), das geneigte Flächen (19) aufweist, einstückig gebildet sind, – wobei die Kontaktstrukturen (3) jeweils einen unteren Abschnitt (6) und einen oberen Abschnitt (9) aufweisen, – wobei die Oberseite (7) an dem oberen Abschnitt (9) der jeweiligen Kontaktstruktur (3) angeordnet ist und – wobei die oberen Abschnitte (9) der Kontaktstrukturen (3) jeweils eine geneigte Fläche (19) aufweisen, die gegenüber der Substratfläche (22) und gegenüber der Normalenrichtung (z) der Substratfläche (22) geneigt ist, wobei die Oberseiten (7) an die geneigten Flächen (19) angrenzen und eine Breite (d) entlang der ersten Richtung besitzen, die kleiner ist als die Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  31. Halbleiterprodukt nach Anspruch 30, dadurch gekennzeichnet sind, dass die Kontaktstrukturen (3) aus einem einkristallinen Halbleitermaterial (8) gebildet sind und dass die geneigten Flächen (19) Facetten (16) sind, die eine vorgegebene kristallographische Orientierung (o) besitzen.
  32. Halbleiterprodukt nach Anspruch 30 oder 31, dadurch gekennzeichnet, dass die unteren Abschnitte (6) der Kontaktstrukturen (3) Seitenwände (3a) besitzen, die in einem Abstand (d1) voneinander angeordnet sind, der größer ist als die Breite (d) der Oberseiten (7) entlang der ersten Richtung (x).
  33. Halbleiterprodukte nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, dass die unteren Abschnitte (6) der Kontaktstrukturen (3) Seitenwände (3a) besitzen, die in einem Abstand (d1) voneinander angeordnet sind, der der Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x) entspricht.
  34. Halbleiterprodukt nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass die Oberseiten (7) der Kontaktstrukturen (3) entlang der ersten Richtung (x) in einer zentrierten Position auf den oberen Abschnitten (9) der Kontaktstrukturen (3) angeordnet sind.
  35. Halbleiterprodukt nach Anspruch 34, dadurch gekennzeichnet, dass jede Kontaktstruktur (3) zwei jeweilige geneigte Flächen (19) aufweist, die auf entgegengesetzten Seiten der Oberseite (7) angeordnet sind.
  36. Halbleiterprodukte nach einem der Ansprüche 30 bis 35, dadurch gekennzeichnet, dass jede Kontaktstruktur (3) einen verjüngten oberen Abschnitt (9) aufweist, der zumindest eine geneigte Fläche (19) und eine parallel zur Substratfläche (22) verlaufende Oberseite (7) aufweist.
  37. Halbleiterprodukt nach einem der Ansprüche 34 bis 36, dadurch gekennzeichnet, dass die Seitenwände (3a) und die geneigten Flächen (19) der Kontaktstrukturen (3) an dielektrischen Füllstrukturen (4, 5) angrenzen.
  38. Halbleiterprodukt nach Anspruch 37, dadurch gekennzeichnet, dass die Seitenwände (3a) der unteren Abschnitte (6) der Kontaktstrukturen (3) an die ersten Füllstrukturen (4) angrenzen und dass die geneigten Flächen (19) der oberen Abschnitte (9) der Kontaktstrukturen (3) an die zweiten Füllstrukturen (5) angrenzen.
  39. Halbleiterprodukt nach einem der Ansprüche 30 bis 38, dadurch gekennzeichnet, dass die Breite der Oberseiten (7) der Kontaktstrukturen (3) entlang der ersten Richtung (x) kleiner ist als zwei Drittel, vorzugsweise kleiner ist als die Hälfte der Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  40. Halbleiterprodukt (1) mit: – einem Substrat (2), das eine Substratfläche (22) aufweist, – einer Vielzahl von Wortleitungen (10), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) oberhalb der Substratfläche (22) verlaufen, – einer Vielzahl von Kontaktstrukturen (3), die zwischen den Wortleitungen (10) angeordnet sind, und einer Vielzahl dielektrischer Füllstrukturen (4, 5), die zwischen den Wortleitungen (10) angeordnet sind, wobei die Füllstrukturen (4, 5) die Kontaktstrukturen (3) gegeneinander entlang der ersten Richtung (x) isolieren, wobei die Kontaktstrukturen (3) die Substratflächen (22) kontaktieren und eine Oberseite (7) in einem Abstand zur Substratfläche (22) aufweisen, und wobei die Kontaktstrukturen (3) weiterhin eine Breite (D) entlang der ersten Richtung (x) besitzen, und – einer Vielzahl von Bitleitungen (14), die die Oberseiten (7) der Kontaktstrukturen (3) kontaktieren, – wobei die Kontaktstrukturen (3) jeweils aus einem einstückig gebildeten leitfähigen Strukturelement bestehen, das geneigte Flächen (19) besitzt, und – wobei die Kontaktstrukturen (3) geneigte Flächen (19) besitzen, die von der Substratfläche (22) bis zur Oberseite (7) der Kontaktstrukturen (3) reichen, wobei die geneigten Flächen (19) um einen Winkel von größer als 10° gegenüber der Normalenrichtung (z) der Substratfläche (22) geneigt sind.
  41. Halbleiterprodukt nach Anspruch 40, dadurch gekennzeichnet, dass die geneigten Flächen (19) um einen Winkel von zwischen 10° und 45°, vorzugsweise von zwischen 15° und 25° gegenüber der Normalenrichtung (z) der Substratfläche (22) geneigt sind.
  42. Halbleiterprodukt nach Anspruch 40 oder 41, dadurch gekennzeichnet, dass jede Kontaktstruktur (3) zwei geneigte Flächen (19) aufweist, die an die Oberseite (7) angrenzen und auf entgegengesetzten Seiten der Oberseite (7) angeordnet sind.
  43. Halbleiterprodukt nach einem der Ansprüche 40 bis 42, dadurch gekennzeichnet, dass die Breite der Oberseiten (7) der Kontaktstrukturen (3) entlang der ersten Richtung (x) kleiner ist als zwei Drittel, vorzugsweise kleiner als die Hälfte der Breite (D) der Kontaktstrukturen (3) entlang der ersten Richtung (x).
  44. Halbleiterprodukt nach einem der Ansprüche 30 bis 43, dadurch gekennzeichnet, dass das Substrat (2) aktive Gebiete (23) aufweist, die streifenförmig ausgebildet sind und entlang einer zweiten Richtung (y) verlaufen, die verschieden ist von der ersten Richtung (x).
  45. Halbleiterprodukt nach Anspruch 44, dadurch gekennzeichnet, dass das Substrat (2) Gräben (28) aufweist, die zwischen den aktiven Gebieten (23) angeordnet und mit Grabenisolationsfüllungen (24) gefüllt sind, wobei jede Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete (23) gegeneinander isoliert.
  46. Halbleiterprodukt nach Anspruch 45, dadurch gekennzeichnet, dass jede Kontaktstruktur (3) zwei jeweilige aktive Gebiete (23) kontaktiert und eine jeweilige Grabenisolationsfüllung (24) überquert.
  47. Halbleiterprodukt nach Anspruch 45 oder 46, dadurch gekennzeichnet, dass das Halbleiterprodukt (3) Bereiche einer ladungsspeichernden Schicht (26) aufweist, die zwischen den aktiven Gebieten (23) und den Wortleitungen (10) angeordnet sind.
  48. Halbleiterprodukt nach Anspruch 47, dadurch gekennzeichnet, dass jeder Bereich der ladungsspeichernden Schicht (26) zwischen einer unteren Oxidschicht (25) und einer oberen Oxidschicht (27) angeordnet ist.
  49. Halbleiterprodukt nach Anspruch 47, wobei die ladungsspeichernde Schicht (26) eine Siliziumnitridschicht ist.
  50. Halbleiterprodukt nach einem der Ansprüche 30 bis 49, dadurch gekennzeichnet, dass das Halbleiterprodukt (1) ein Speicherzellenfeld mit einer Vielzahl nicht-flüchtiger Speicherzellen aufweist.
DE102005053509A 2005-09-30 2005-11-09 Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt Withdrawn DE102005053509A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/241,877 US20070077748A1 (en) 2005-09-30 2005-09-30 Method for forming a semiconductor product and semiconductor product
US11/241,877 2005-09-30

Publications (1)

Publication Number Publication Date
DE102005053509A1 true DE102005053509A1 (de) 2007-04-05

Family

ID=37852832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005053509A Withdrawn DE102005053509A1 (de) 2005-09-30 2005-11-09 Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt

Country Status (2)

Country Link
US (1) US20070077748A1 (de)
DE (1) DE102005053509A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416976B2 (en) * 2005-08-31 2008-08-26 Infineon Technologies Ag Method of forming contacts using auxiliary structures
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
KR100827534B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그의 미세 패턴 형성 방법
JP2008205288A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
US20090315120A1 (en) * 2008-06-24 2009-12-24 Lucian Shifren Raised facet- and non-facet 3d source/drain contacts in mosfets
US9583351B2 (en) * 2013-11-19 2017-02-28 Globalfoundries Inc. Inverted contact
CN115050700A (zh) * 2022-06-15 2022-09-13 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365493A2 (de) * 1988-10-20 1990-04-25 STMicroelectronics S.r.l. Herstellen von selbstjustierenden Kontakten ohne Maske
JPH1126574A (ja) * 1997-06-30 1999-01-29 Nec Corp 半導体装置及びその製造方法
US6309973B1 (en) * 1998-02-27 2001-10-30 Micron Technology, Inc. Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances
DE10324052A1 (de) * 2003-05-27 2005-01-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen und Halbleitersubstrat
DE10133873B4 (de) * 2001-07-12 2005-04-28 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten für integrierte Schaltungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038877A1 (de) * 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
DE10258194B4 (de) * 2002-12-12 2005-11-03 Infineon Technologies Ag Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
US6972226B2 (en) * 2004-03-31 2005-12-06 Infineon Technologies Ag Charge-trapping memory cell array and method for production
US7521351B2 (en) * 2005-06-30 2009-04-21 Infineon Technologies Ag Method for forming a semiconductor product and semiconductor product
US7416976B2 (en) * 2005-08-31 2008-08-26 Infineon Technologies Ag Method of forming contacts using auxiliary structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365493A2 (de) * 1988-10-20 1990-04-25 STMicroelectronics S.r.l. Herstellen von selbstjustierenden Kontakten ohne Maske
JPH1126574A (ja) * 1997-06-30 1999-01-29 Nec Corp 半導体装置及びその製造方法
US6309973B1 (en) * 1998-02-27 2001-10-30 Micron Technology, Inc. Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances
DE10133873B4 (de) * 2001-07-12 2005-04-28 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten für integrierte Schaltungen
DE10324052A1 (de) * 2003-05-27 2005-01-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen und Halbleitersubstrat

Also Published As

Publication number Publication date
US20070077748A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102004031385B4 (de) Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102006049155B3 (de) Transistor und Speicherzellenfeld und Verfahren zu deren Herstellung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102006040584B4 (de) Halbleiterprodukt mit einer Vielzahl von leitfähigen Kontaktstrukturen und ein Verfahren zu dessen Herstellung
DE10125967C1 (de) DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE102007003583B4 (de) Verfahren zum Herstellen eines Transistors
DE69523091T2 (de) DRAM-Bauteil mit oberem und unterem Kondensator und Herstellungsverfahren
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102004002223B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006049158A1 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE102005053509A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE19943760C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE102007013978A1 (de) 3D-Kanal Feldeffekttransistor, Speicherzelle und integrierter Schaltkreis
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE102006023730A1 (de) Speicherzellenfeld und Verfahren zu dessen Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP0903788A2 (de) Nichtflüchtige Speicherzelle mit hoher Koppelkapazität
DE102005037029B4 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE10338021A1 (de) Vertikaler NROM und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8247 AFI20051109BHDE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601