DE102004002223B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102004002223B4 DE102004002223B4 DE102004002223A DE102004002223A DE102004002223B4 DE 102004002223 B4 DE102004002223 B4 DE 102004002223B4 DE 102004002223 A DE102004002223 A DE 102004002223A DE 102004002223 A DE102004002223 A DE 102004002223A DE 102004002223 B4 DE102004002223 B4 DE 102004002223B4
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- contact
- forming
- storage nodes
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000003860 storage Methods 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000008569 process Effects 0.000 description 56
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren zur Herstellung einer Halbleitervorrichtung, welches die folgenden Schritte umfasst:
Ausbilden von Gateleitungen (200) auf einem Halbleitersubstrat (100);
Ausbilden einer ersten Isolierschicht (300) zwischen den Gateleitungen (200);
Ausbilden von ersten Kontaktflecken (410), die mit Speicherknotenpunkten verbunden werden, und von zweiten Kontaktflecken (450), die mit Bitleitungen verbunden werden, zwischen den Gateleitungen (200) und in der ersten Isolierschicht (300), um diese elektrisch mit einer Oberfläche des Halbleitersubstrats (100) zu verbinden; danach
Ausbilden einer zweiten Isolierschicht (510), die über den ersten und den zweiten Kontaktflecken (410, 450) liegt, auf der ersten Isolierschicht (300);
Ausbilden von bandförmigen Bitleitungen (600) auf der zweiten Isolierschicht (510), wobei sich die Bitleitungen (600) über den Gateleitungen (200) erstrecken und elektrisch mit den zweiten Kontaktflecken (450) durch die zweite Isolierschicht (510) hindurch verbunden sind;
Ausbilden einer dritten Isolierschicht (530), die über den Bitleitungen (600) liegt;
Ausbilden von bandförmigen Öffnungen (531) entsprechend einem...
Ausbilden von Gateleitungen (200) auf einem Halbleitersubstrat (100);
Ausbilden einer ersten Isolierschicht (300) zwischen den Gateleitungen (200);
Ausbilden von ersten Kontaktflecken (410), die mit Speicherknotenpunkten verbunden werden, und von zweiten Kontaktflecken (450), die mit Bitleitungen verbunden werden, zwischen den Gateleitungen (200) und in der ersten Isolierschicht (300), um diese elektrisch mit einer Oberfläche des Halbleitersubstrats (100) zu verbinden; danach
Ausbilden einer zweiten Isolierschicht (510), die über den ersten und den zweiten Kontaktflecken (410, 450) liegt, auf der ersten Isolierschicht (300);
Ausbilden von bandförmigen Bitleitungen (600) auf der zweiten Isolierschicht (510), wobei sich die Bitleitungen (600) über den Gateleitungen (200) erstrecken und elektrisch mit den zweiten Kontaktflecken (450) durch die zweite Isolierschicht (510) hindurch verbunden sind;
Ausbilden einer dritten Isolierschicht (530), die über den Bitleitungen (600) liegt;
Ausbilden von bandförmigen Öffnungen (531) entsprechend einem...
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Anspruch 1.
- 2. Beschreibung des Standes der Technik
- Aus der
US 6 396 096 B1 ist ein Design-Layout für eine Speicherzellenstruktur bekannt, bei der eine maximale Kanallänge an den aktiven Bereichen erreicht wird, jedoch der Kontaktbereich von Kondensatorkontakten nicht eingeschränkt wird. Das Design-Layout einer Halbleiterspeicherstruktur umfasst daher Wortleitungen, Bitleitungen und Speicherzellen in einem Halbleitersubstrat, wobei die Speicherzellen einen Transfer-Gate-Transistor mit einer Sourcezone und einer Drainzone und einer Gateelektrode in dem Substrat ausgebildet sind. Ferner umfasst diese bekannte Speicherzellenstruktur einen gestapelten Speicherzellenkondensator, einen Wortleitungsabschnitt, der die Gateelektrode kontaktiert, einen Wortleitungs-Gateleitungsabschnitt, der ein Teil von einer der Wortleitungen bildet, mit einem Bitleitungskontakt zu der Sourcezone, wobei der Bitleitungskontakt die Sourcezone mit einer der Bitleitungen verbindet, und mit einem Kondensatorkontakt zwischen dem Kondensator und der Drainzone. Dabei sind wenigstens eine der Zellen, der Bitleitungskontakt und der Kondensatorkontakt in einem Abstand voneinander positioniert, der größer ist als zu dem Bitleitungskontakt zu einem nächstliegenden Kontakt einer anderen der Zellen und der größer ist als der Abstand von dem Kondensatorkontakt zu dem am dichtesten liegenden Kontakt der anderen der Zellen. - Aus der
US 2003/1268 A1 -
US 6,383,866 B1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem längliche Kontaktflecken für Speicherkondensatoren entlang einem zick-zack-förmig verlaufenden Band angeordnet sind, sodass jeweils zwei zueinander benachbarte Kontaktflecken eine zueinander verdrehte Längsachse aufweisen. - Mit dem Fortschritt in der Technik zur Herstellung von Halbleitervorrichtungen haben die Größen von Transistoren abgenommen und die Integrationsdichte der Halbleitervorrichtungen hat zugenommen. Somit haben auch die Größen von Kontaktkörpern, die für eine elektrische Verbindung von Schichten verwendet werden, ebenfalls abgenommen. Darüber hinaus haben bei dynamischen Speichervorrichtungen mit wahlfreiem Zugriff (DRAMs), bei denen Kondensatoren in einer 8F2-Typ geraden aktiven Zone ausgebildet werden, komplizierter mit Reduzierung der Kontaktgröße. Bei einem typischen DRAM sind in einer Ebene Speicherknotenpunkte vom geradlinigen Typ eines Kondensators in einer Längsrichtung einer aktiven Zone angeordnet.
- Um eine erforderliche Kapazität zu erreichen, enthält ein typischer DRAM einen Kondensator mit zylinderförmigen Speicherknotenpunkten, von denen sowohl die Innen- als auch die Außenflächen verwendet werden können. Jedoch erfordern hochintegrierte DRAM-Vorrichtungen mit einer reduzierten Designauslegung die Ausbildung eines Kondensators, der eine ausreichende kritische Bodenabmessung (CD) besitzt. Somit hat die Suche nach DRAM-Vorrichtungen, die eine ausreichende Kapazität sicherstellen, Fortschritte gemacht. Ein Beispiel ist in der
US 5,378,906 A offenbart. - Da der Boden eines Speicherknotenpunktes eines Kondensators eine reduzierte CD-Abmessung hat, wird die Ausbildung von zylinderförmigen Speicherknotenpunkten, die nicht schief stehen, sehr kompliziert. Das Schiefstehen oder das Kollabieren der Speicherknotenpunkte führt zu Kontaktausfällen oder Kontaktfehlern zwischen benachbarten Speicherknotenpunkten, was zu 2-Bit-Ausfällen führt. Zylinderförmige Speicherknotenpunkte, die als geradliniger Typ angeordnet sind, sind sehr dazu geeignet, schräg auszufallen oder zu kollabieren.
- Um das schräge Ausbilden oder Kollabieren der Speicherelektroden zu verhindern, ist entweder eine Erhöhung der Boden-CDs der Speicherelektroden oder eine Reduzierung der Höhe der Elektrode erforderlich. Wenn jedoch die Designregel der Vorrichtungen festgelegt ist, ist eine Erhöhung der Boden-CD-Abmessung, damit diese größer wird als es der Designregel entspricht, sehr schwierig. Auch ist es bei Speicherknotenpunkten, die eine kleine Höhe aufweisen, unmöglich, die gewünschte Kapazität zu erzielen.
- Unter Einbeziehung der oben erläuterten Einschränkungen besteht der beste Weg, um ein Kollabieren der Speicherknotenpunkte zu überwinden, darin, die Anordnung der Speicherknotenpunkte zu ändern. Das Zusammenfallen der Speicherknotenpunkte ist eng mit dem sehr schmalen Intervall zwischen benachbarten Speicherknotenpunkten verknüpft, die als geradliniger Typ angeordnet sind. Demzufolge kann das Ändern der Anordnung der Querschnittsgestalt der Speicherknotenpunkte eine Lösung für das Kollabieren der Speicherknotenpunkte darstellen. Nichtsdestoweniger ist eine Änderung der Anordnung der Speicherknotenpunkte bei einem geradlinigen Typ einer aktiven Zonenstruktur extrem schwierig, bei der sich die aktiven Zonen in einer Richtung erstrecken.
- Bei solch einer aktiven Zonenstruktur vom geradlinigen Typ wird die Ausbildung oder die Ausrichtung von Kontaktkörpern, die für eine elektrische Verbindung der aktiven Zonen und der Speicherknotenpunkte erforderlich sind, sehr einfach, da sich aktive Zonen und Speicherknotenpunkte normalerweise einander auf einem Halbleitersubstrat überlappen. Wenn jedoch die Anordnung der Speicherknotenpunkte geändert wird, überlappen sich die Speicherknotenpunkte und die aktiven Zonen nicht mehr miteinander. In diesem Fall können die Kontaktkörper, die für eine elektrische Verbindung der Speicherknotenpunkte und der aktiven Zonen verwendet werden, nicht mehr einfach ausgebildet oder ausgerichtet werden. Als ein Ergebnis kann eine elektrische Verbindung zwischen den Speicherknotenpunkten und den aktiven Zonen nicht in ausreichender Weise sichergestellt werden.
- Die Ausführungsformen der vorliegenden Erfindung richten sich gegen diese Nachteile des Standes der Technik.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Die der Erfindung zugrundeliegende Aufgabe besteht darin ein Verfahren zur Herstellung einer Halbleitervorrichtung der eingangs genannten Art zu schaffen, welches zu verbesserten Kontaktkörpern führt, die sich in der Richtung der Bitleitungen erstrecken, um eine zuverlässigere elektrische Verbindung zwischen den aktiven Zonen und den Speicherknotenpunkten sicherzustellen.
- Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 aufgeführten Merkmale gelöst.
- Besonders vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
- Um das Zusammenfallender zylinderförmigen Speicherknotenpunkte zu überwinden, wird die Anordnung der Querschnittsgestalt der Speicherknotenpunkte geändert, um eine erhöhte CD-Abmessung der Böden der Speicherknotenpunkte sicherzustellen. Es können somit die Speicherknotenpunkte in einer Zick-Zack-Art positioniert werden, und zwar relativ zu den aktiven Zonen einer Halbleitervorrichtung.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die oben dargestellten und weitere Merkmale und Vorteile der Erfindung ergeben sich klarer aus der detaillierten Beschreibung von bevorzugten Ausführungsformen unter Hinweis auf die beigefügten Zeichnungen, in denen zeigen:
-
1A ,2A ,3A ,4A ,5A ,6A ,7A ,8A und9A Draufsichten, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung veranschaulichen; -
1B ,2B ,3B ,4B ,5B ,6B ,7B ,8B und9B Querschnittsansichten entlang den Linien 1-1', 2-2', 3-3', 4-4', 5-5', 6-6', 7-7', 8-8' und 9-9' in den jeweiligen1A bis9A ; und -
9C eine Querschnittsansicht entlang der Linie 9-9' in9A . - DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
- Die Erfindung wird nun vollständiger unter Hinweis auf die beigefügten Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind.
- Bei der vorliegenden Erfindung werden in einer Querschnittsansicht Speicherelektroden in der Gestalt von quadratischen Zylindern ausgebildet. Auch sind Speicherknotenpunkte in einer Zick-Zack-Weise in Längsrichtung einer Bitleitung und zu einer Längenrichtung einer Wortleitung angeordnet. In diesem Fall ist es schwierig, einen ausreichenden Überlappungsabschnitt zwischen dem Speicherknotenpunkt und einer aktiven Zone eines Halbleitersubstrats sicherzustellen, obwohl die Speicherknotenpunkte Zick-Zack-Abschnitte oder geneigte Abschnitte in einer Längsrichtung der Bitleitungen sicherstellen. Demzufolge kann eine zuverlässige elektrische Verbindung zwischen der aktiven Zone und den Speicherknotenpunkten nicht erreicht werden.
- Gemäß den Ausführungsformen der Erfindung erstrecken sich Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen und durchlaufen oder durchqueren den unzureichenden Ausrichtungsrandbereich (alignment margin). Die Speicherknotenpunkt-Kontaktkörper können mit den Speicherknotenpunkten in Kontakt gebracht werden, die Zick-Zack-Abschnitte in der Richtung der Bitleitungen aufweisen, wobei eine ausreichende Zwischenschicht gebildet wird. Somit wird eine zuverlässige elektrische Verbindung zwischen der aktiven Zone und den Speicherknotenpunkten ermöglicht.
- Spezifischer ausgedrückt, enthält eine Verbindungsstruktur, die für eine elektrische Verbindung der Speicherknotenpunkte eines Kondensators mit einem Halbleitersubstrat erforderlich ist, eingegrabene Kontakte (BCs), das heißt Speicherknotenpunkt-Kontaktkörper als auch BC-Anschlussfleck, welche die Oberfläche einer aktiven Zone des Halbleitersubstrats kontaktieren bzw. berühren. Selbst wenn hierbei die Speicherknotenpunkte in einer Zick-Zack-Form in Längsrichtung der Bitleitungen oder Wortleitungen angeordnet sind (z. B. den Gateleitungen), das heißt, selbst wenn die Speicherknotenpunkte in einer Richtung diagonal zur Längsrichtung der Bitleitungen oder Wortleitungen angeordnet sind, erstrecken sich die Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen, um ausreichende Kontaktbereiche zwischen den Speicherknotenpunkten und den Speicherknotenpunkt-Kontaktkörpern sicherzustellen.
- Gemäß den Ausführungsformen der Erfindung werden zur Ausbildung solcher Speicherknotenpunkt-Kontaktkörper Zick-Zack-Bandtypöffnungen ohne Verwendung von zusätzlichen Schichten ausgebildet, um die Speicherknotenpunkt-Kontaktkörper so zuführen, dass sie sich in einer Längsrichtung der Bitleitungen erstrecken. In einem Fall, bei dem die Zick-Zack-Bandtyp-Öffnungen ausgebildet werden, kann eine fotolithographischer Prozess zur Ausbildung der Öffnungen durchgeführt werden, und zwar unter erleichterten Bedingungen oder relativ niedrigwertigen Bedingungen für die Prozessgrenze und die Auflösung. Auch wenn eine leitende Schicht, welche die Öffnungen ausfüllt, in einzelne Speicherknotenpunkt-Kontaktkörper aufgetrennt wird, kann ein ausreichender Prozessgrenzbereich bei Anwendung eines Selbstausricht-Kontaktprozesses (SAC) sichergestellt werden.
- Ferner werden die Öffnungen unter Verwendung eines „taper etch”-Vorganges (nachfolgend Abfas-Ätzvorgang genannt) zum Erzielen von schrägen Seitenwänden ausgebildet. Dies ermöglicht ein Verhindern eines Kurzschlusses zwischen den Speicherknotenpunkt-Kontaktkörpern und Kontaktkörpern, das heißt direkten Kontakten (DCs) und direkten Kontaktanschlüssen bzw. Kontaktflecken (pads) (DC), die für eine elektrische Verbindung der Bitleitungen mit einer aktiven Zone eines Halbleitersubstrats erforderlich sind. Auch kann der Kontaktbereich zwischen den Speicherknotenpunkt-Kontaktkörpern und dem Speicherknotenpunkt maximiert werden.
- Gemäß den Ausführungsformen der Erfindung können, da die Speicherknotenpunkt-Kontaktkörper sich in einer Längsrichtung der Bitleitungen erstrecken, wenn die Speicherknotenpunkte in einer Richtung diagonal zu der Längsrichtung der Bitleitungen oder Gateleitungen angeordnet werden, ausreichende Kontaktbereiche zwischen den Speicherknotenpunkt-Kontaktkörpern und den Speicherknotenpunkten sichergestellt werden. Demzufolge können in einer Draufsicht die Speicherknotenpunkte neu angeordnet werden und in der Gestalt von quadratischen Zylindern ausgebildet werden. Als ein Ergebnis wird es möglich, einen ausreichenden Intervall zwischen den Speicherknotenpunkten sicherzustellen, um Kollabierausfälle zwischen den Speicherknotenpunkten zu verhindern.
- Es wird nun im folgenden eine Ausführungsform der Erfindung mehr in Einzelheiten unter Hinweis auf die anhängenden Zeichnungen beschrieben.
- Die
1A bis8A ,1B bis8B und9A bis9C sind schematische Querschnittsansichten, die ein Verfahren zur Herstellung einer Halbleitervorrichtung veranschaulichen, die einen Kontaktkörper enthält, der sich in der Richtung einer Bitleitung erstreckt, um mit einem Speicherknotenpunkt Kontakt zu schließen, gemäß einer Ausführungsform der Erfindung. -
1A zeigt eine schematische Draufsicht, welche aktive Zonen110 auf einem Halbleitersubstrat wiedergibt.1B zeigt eine schematische Querschnittsansicht entlang der Linie 1-1' in1A . - Gemäß den
1A und1B wird eine Vorrichtungs-Isolierzone150 unter Verwendung einer Vorrichtungs-Isoliertechnik ausgebildet, wie beispielsweise einer Grabenisolation, und zwar in einem Halbleitersubstrat100 , um aktive Zonen110 festzulegen. Während die Vorrichtungs-Isolierzone150 aktive Zonen110 festlegen kann, die eine Vielfalt an Gestalten haben können, und zwar im Einklang mit einem Vorrichtungstyp, werden die aktiven Zonen110 als gerader Typ ausgebildet, wie in1A gezeigt ist. Eine Vorrichtungs-Isolationszone150 kann aus einem Isoliermaterial, wie beispielsweise Siliziumoxid, zum Füllen der Gräben ausgebildet werden. - Danach können fotolithographische und Ionenimplantationsprozesse an dem Halbleitersubstrat
100 durchgeführt werden, um Quellen (wells) (nicht gezeigt) und Kanäle (nicht gezeigt) der Transistoren auszubilden. -
2A zeigt eine schematische Draufsicht, welche die Ausbildung von Gateleitungen200 auf dem Halbleitersubstrat100 veranschaulicht, und2B ist eine schematische Querschnittsansicht entlang der Linie 2-2' in2A . - Gemäß den
2A und2B werden eine Vielzahl an Gateleitungen200 in einer Gestalt von Linien ausgebildet, so dass sie sich über die aktive Zone110 erstrecken. Spezifischer ausgedrückt, wird eine Kissenoxidschicht (nicht gezeigt), die aus dem Ionenimplantationsprozess resultiert und auf der aktiven Zone110 verbleibt, durch Feuchtätzen entfernt und es wird dann eine thermische Oxidschicht (nicht gezeigt) über der aktiven Zone110 wachsen gelassen, um eine Gateoxidschicht210 auszubilden. Die Dicke der Gateoxidschicht210 kann entsprechend den Eigenschaften einer Vorrichtung variieren. - Als nächstes werden Gateschichten
220 und230 und eine Gateabdeck-Isolierschicht260 aufeinander folgend auf der Gateoxidschicht210 ausgebildet. Die Gateschichten220 und230 können aus einem leitenden Material hergestellt werden. Beispielsweise wird eine leitende dotierte Polysiliziumschicht220 in einer Dicke von etwa 100 nm und einer Metallsilizidschicht auf der dotierten Polysiliziumschicht220 niedergeschlagen, um die Leitfähigkeit der resultierenden Gateschichten220 und230 zu verbessern. Als Metallsilizidschicht kann beispielsweise eine Wolframsilizidschicht230 in einer Dicke von etwa 100 nm ausgebildet werden. Dann wird eine Abdeck-Isolierschicht260 auf der Wolframsilizidschicht230 ausgebildet, um eine Zerstörung oder Beschädigung der Gateschichten220 und230 während eines nachfolgenden Ätzprozesses zu verhindern. Die Abdeck-Isolierschicht260 wird unter Verwendung von Siliziumnitrid bis zu einer Dicke von etwa 200 nm ausgebildet. - Anschließend werden die Abdeck-Isolierschicht
260 und werden die Gateschichten220 und230 sequentiell mit Hilfe von fotolithographischen und Ätzprozessen in ein Muster gebracht. Somit wird eine Vielzahl von Gateleitungen200 ausgebildet, die sich über der aktiven Zone110 erstrecken, wie in2A gezeigt ist. Als nächstes werden fotolithographische und Ionenimplantationsprozesse unter Einbeziehung der Eigenschaften und Zonen von NMOS- oder PMOS-Transistoren durchgeführt, wodurch eine leicht dotierte Drainzone (LDD) eines Transistors gebildet wird. - Anschließend wird eine Isolierschicht niedergeschlagen, um die Isolierschichten
200 abzudecken, und wird dann geätzt, um auf diese Weise Gateabstandshalter270 an den Seitenwänden der Gateleitung200 auszubilden. Die Gateabstandshalter270 können unter Verwendung von Siliziumnitrid ausgebildet werden, um eine Beschädigung der Seitenwände der Gateleitungen200 zu verhindern. -
3A zeigt eine schematische Draufsicht, die Kontaktanschlussflecke410 und450 veranschaulicht, und3B ist eine schematische Querschnittsansicht entlang der Linie 3-3' in3A . - Gemäß den
3A und3B wird eine erste Isolierschicht300 ausgebildet, um einen Spalt zwischen den Gateleitungen200 zu füllen. Die erste Isolierschicht300 kann durch Siliziumoxid gebildet werden, welches eine gute Spalt-Fülleigenschaft besitzt, wie beispielsweise hochdichtes Plasmaoxid (HDP) und Bor-Phosphor-Silikatglas (BPSG). Als nächstes wird die obere Oberfläche der ersten Isolierschicht300 planiert. Der Planierungsprozess wird in bevorzugter Weise unter Anwendung eines chemisch-mechanischen Polierprozesses (CMP) durchgeführt. - Anschließend wird eine Vielzahl von Kontaktanschlussflecken
410 und450 ausgebildet, und zwar unter Anwendung eines SAC-Prozesses in der ersten Isolierschicht300 . Die Kontaktanschlussflecke410 und450 können in erste Kontaktflecke410 klassifiziert werden, das heißt eingegrabene Kontaktanschlussflecke (BC), die elektrisch mit Speicherknotenpunkten verbunden werden, und in zweite Kontaktanschlussflecke450 klassifiziert werden, das heißt Direkt-Kontaktanschlussflecke (DC), die mit den Bitleitungen elektrisch verbunden werden. Die ersten Kontaktanschlußflecke410 und die zweiten Kontaktanschlussflecke450 , die zwischen den Gateleitungen210 gelegen sind, sind voneinander beabstandet angeordnet. - Beispielsweise umfaßt das Ausbilden der Kontaktanschlussflecke
410 und450 das selektive Entfernen eines Abschnitts der ersten Isolierschicht300 , wobei die Bitleitungskontakte und die Speicherknotenpunktkontakte ausgebildet werden, und zwar unter Anwendung von fotolithographischen und selektiven Ätzprozessen, bis die aktive Zone110 freigelegt ist, wodurch dann erste Kontaktlöcher ausgebildet werden. Die ersten Kontaktlöcher, die als Bandtyp ausgebildet werden können, können eine Vielzahl an Abschnitten freilegen, wo die Kontaktanschlussflecke410 und450 ausgebildet werden. - Mit anderen Worten können die ersten Kontaktlöcher zwei oder mehrere Gateleitungen
200 freilegen, die sich über die Gateleitungen200 erstrecken, und können eine Vielzahl von Abschnitten der aktiven Zone110 zwischen den Gateleitungen200 freilegen. Die Ausbildung der ersten Kontaktlöcher vom Bandtyp schafft die Möglichkeit, die Freilegeinschränkungen des fotolithographischen Prozesses zu überwinden. Da die Größe des ersten Kontaktloches größer ist als diejenige von jedem der Kontaktanschlussflecke410 und450 , kann der Prozessgrenzbereich bzw. Prozessgrenze, die zum Freilegen und zum Entwickeln eines Fotoresistmusters (nicht gezeigt) erforderlich ist, welches Muster zur Ausbildung des ersten Kontaktloches verwendet wird, erhöht oder erweitert werden. - Anschließend werden Fremdstoffionen in die freigelegten Abschnitte der aktiven Zone
110 implantiert, um die Reduzierung des Kontaktwiderstandes zwischen der aktiven Zone110 und den Kontaktanschlussflecken410 und450 , die später ausgebildet werden, zu unterstützen. Als nächstes wird ein leitendes Material wie ein Polysilizium enthaltende n-leitende Fremdstoffionen in einer Dicke von etwa 250 nm niedergeschlagen, um die ersten Kontaktlöcher auszufüllen. Dann wird die leitende Schicht unter Verwendung eines Rückätzprozesses oder eines CMP-Prozesses geätzt, bis die obere Oberfläche der Abdeck-Isolierschicht260 , die auf den Gateleitungen200 angeordnet ist, freigelegt ist. Somit ist dann die leitende Schicht in jeweilige Kontaktanschlussflecke410 und450 aufgeteilt oder getrennt. -
4A zeigt eine schematische Draufsicht auf die Bitleitungen600 und4B ist eine schematische Querschnittsansicht entlang der Linie 4-4' von4A . - Gemäß den
4A und4B wird eine zweite Isolierschicht510 auf der ersten Isolierschicht300 ausgebildet, um die Kontaktanschlussflecke410 und450 abzudecken. Die zweite Isolierschicht510 wird so ausgebildet, um die ersten Kontaktanschlussfleeke410 zu isolieren, das heißt die BC-Anschlussflecke von den Bitleitungen600 . Die zweite Isolierschicht510 wird aus einem Isoliermaterial, wie beispielsweise Siliziumoxid, hergestellt. - Als nächstes wird ein zweites Kontaktloch
511 unter Anwendung von fotolithographischen und Ätzprozessen ausgebildet, wobei in die zweite Isolierschicht510 eingedrungen wird, um die obere Oberfläche des zweiten Kontaktanschlussfleckes460 freizulegen, das heißt den DC-Anschlussfleck. Das zweite Kontaktloch511 wird so aufbereitet, dass ein zweiter Kontakt gebildet wird, das heißt ein DC-Kontakt. Als nächstes wird das zweite Kontaktloch511 mit dem zweiten Kontakt, das heißt dem DC-Kontakt gefüllt, um die Bitleitung600 elektrisch mit dem zweiten Kontaktanschlussfleck450 zu verbinden. Es wird beispielsweise eine Sperr-Metallschicht611 unter Verwendung von Titannitrid (TiN) niedergeschlagen und es wird eine leitende Metallschicht651 unter Verwendung von Wolfram (W) niedergeschlagen. Dann werden die Sperr-Metallschicht611 und die leitende Metallschicht651 planiert, und zwar unter Anwendung eines Rückätzprozesses oder eines CMP-Prozesses, wodurch ein zweiter Kontakt605 gebildet wird, der das zweite Kontaktloch511 ausfüllt. - Nachfolgend wird eine Bitleitung
600 unter Anwendung eines bekannten Verfahrens ausgebildet, um diese elektrisch mit dem zweiten Kontakt605 zu verbinden. Um beispielsweise die Bitleitung600 auszubilden, werden eine Sperr-Metallschicht610 und eine leitende Metallschicht650 unter Verwendung von jeweils TiN und W niedergeschlagen und in ein Muster gebracht. Hierbei wird der zweite Kontakt605 , das heißt der DC-Kontakt, der das zweite Kontaktloch511 ausfüllt, dazu verwendet, um die Bitleitung600 und den zweiten Kontaktanschlussfleck650 elektrisch zu verbinden. - Es wird eine Bitleitungs-Abdeck-Isolierschicht
660 unter Verwendung von Siliziumnitrid auf der Bitleitung600 ausgebildet, während ferner auch Bitleitungs-Abstandshalter (nicht gezeigt) an den Seitenwänden der Bitleitung600 niedergeschlagen werden. Die Abdeck-Isolierschicht660 und die Abstandshalter werden ausgebildet, um eine Beschädigung der Bitleitung600 während der nachfolgenden Ausbildung der Speicherknotenpunkt-Kontaktkörper, das heißt der BCs, zu verhindern. -
5A zeigt eine schematische Draufsicht, welche die Ausbildung eines bandförmigen Fotoresistmusters auf einer dritten Isolierschicht530 veranschaulicht, welche die Bitleitung600 bedeckt, und5B zeigt eine schematische Querschnittsansicht entlang der Linie 5-5' von5A . - Gemäß den
5A und5B wird die dritte Isolierschicht530 so ausgebildet, um die Bitleitung600 zu bedecken. Beispielsweise wird die dritte Isolierschicht530 aus Siliziumoxid gebildet, mit einer guten Spalt-Fülleigenschaft, wie beispielsweise HDP-Oxid oder BPSG. Anschließend wird die Oberfläche der dritten Isolierschicht selektiv planiert. Der Planierungsprozess kann durch Anwenden eines CMP-Prozesses realisiert werden. Es wird ein Fotoresistmuster710 auf der dritten Isolierschicht530 ausgebildet. Das Fotoresistmuster710 wird dazu verwendet, um fotolithographische und Ätzprozesse durchzuführen, um eine Öffnung auszubilden, die dazu verwendet wird, um einen BC-Kontakt herzustellen, das heißt einen Speicherknotenpunkt-Kontaktkörper. Das Fotoresistmuster710 ist als Bandmuster auf der dritten Isolierschicht530 ausgebildet, um einen Abschnitt der dritten Isolierschicht530 freizulegen oder freizulassen, der eine Vielzahl von ersten Kontaktanschlussflecken610 bedeckt, die in Reihen angeordnet sind. - Hierbei ist, wie in
5A dargestellt ist, das Fotoresistmuster710 gebogen oder gekrümmt, so dass es eine konvexe Seitenwand besitzt, und zwar in einer Längsrichtung der Bitleitungen600 an einem sich überlappenden Abschnitt des freigelegten Abschnitts und eines Abschnitts zwischen den Bitleitungen600 . Auch ist ein Abschnitt gegenüber der konvexen Seitenwand des freigelegten Abschnitts konkav in der gleichen Richtung gekrümmt. Auch wird der Abschnitt, der durch das Fotoresistmuster710 freigelegt ist, in solcher Weise ausgebildet, dass der Abschnitt benachbart der konvexen Seitenwand und der Abschnitt benachbart der konkaven Seitenwand abwechselnd in einer Längsrichtung der Gateleitung200 angeordnet werden. - Mit anderen Worten besitzt, wie in
5A gezeigt ist, das Fotoresistmuster710 eine zick-zack-bandförmige Zone. Hierbei überlappt sich die zick-zack-bandförmige Zone mit dem Abschnitt zwischen den Bitleitungen600 . Um die freigelegte Zone in einer Gestalt eines Zick-Zack-Bandes auszubilden, wird auch das Fotoresistmuster710 in der Gestalt eines zick-zack-förmigen Bandes ausgebildet. - Das zick-zack-bandförmige Fotoresistmuster
710 führt zu einer großen oder weiten Prozessgrenze bei dem fotolithographischen Prozess für die Musterausbildung des Fotoresistmusters710 . Das heißt, es wird möglich, das zuvor genannte Zick-Zack-Band-Fotoresistmuster710 unter Verwendung eines Fotoresistprozesses herzustellen, bei dem die Auflösung niedriger ist als diejenige des fotolithographischen Prozesses zur Ausbildung eines Kontaktloches zur Freilegung von lediglich dem ersten Kontaktanschlussfleck410 . Somit kann eine ausreichende Prozessgrenze oder Grenzbereich, der für den fotolithographischen Prozess erforderlich ist, sichergestellt werden. - Das Fotoresistmuster
710 kann in solcher Weise ausgebildet werden, dass ein freigelegter Abschnitt der dritten Isolierschicht530 , welche den ersten Kontaktanschlussfleck410 bedeckt, weiter oder breiter ist als die Breite des ersten Kontaktanschlussfleckes410 . Somit kann der fotolithographische Prozess zur Ausbildung des Fotoresistmusters710 eine größere Auflösungsgrenze oder Prozessgrenze sicherstellen. -
6A zeigt eine schematische Draufsicht, welche die Ausbildung einer Zick-Zack-Bandöffnung531 veranschaulicht, wobei eine Vielzahl der ersten Kontaktanschlussflecke410 freigelegt sind, und6B ist eine schematische Querschnittsansicht entlang der Linie 6-6' von6A . - Gemäß den
6A und6B wird der freigelegte Abschnitt der dritten Isolierschicht530 selektiv geätzt, und zwar unter Verwendung des Fotoresistmusters (710 von5A ) als eine Ätzmaske, wodurch eine Öffnung531 vom Zick-Zack-Bandtyp ausgebildet wird. Wenn hierbei die dritte Isolierschicht530 aus Siliziumoxid hergestellt wird, kann ein Trockenätzprozess angewendet werden. Der Ätzprozess wird so lange durchgeführt, bis die obere Oberfläche der ersten Kontaktanschlussflecke410 freigelegt ist. - Die resultierende Öffnung
531 vom Zick-Zack-Bandtyp ist entlang der Gateleitung200 angeordnet. Es sind demzufolge, wie in6A gezeigt ist, die Vielzahl der ersten Kontaktanschlussflecke410 in Reihen in dem Abschnitt freigelegt, der durch die Öffnung531 vom Zick-Zack-Bandtyp freigelegt ist. Auch wird die Öffnung531 vom Zick-Zack-Bandtyp über den Bitleitungen600 ausgebildet, und zwar vorbeilaufend an den ersten Kontaktanschlussflecken410 . Die Seitenwände und die obere Oberfläche der Bitleitungen600 sind, wie in4B gezeigt ist, durch die Bitleitungs-Abstandshalter bzw. die Bitleitungs-Abdeck-Isolierschicht660 geschützt. Da die Bitleitungs-Abdeck-Isolierschicht660 und die Bitleitungs-Abstandshalter aus Siliziumnitrid gebildet sind, können die Bitleitungen600 durch eine hohe Ätzselektivität geschützt werden. - Die Weite oder Breite der Öffnung
531 vom Zick-Zack-Bandtyp hängt von der Breite oder Weite des Abschnitts ab, der durch das Fotoresistmuster710 freigelegt ist. Wie in6A gezeigt ist, kann selbst dann, wenn eine Fehlausrichtung auftritt, die obere Oberfläche des ersten Kontaktanschlussfleckes410 in ausreichender Weise freigelegt werden, da die Öffnung531 in einer Längsrichtung der Bitleitung600 vorspringt oder vorragt. Somit ermöglicht die Ausbildung der Öffnung531 vom Zick-Zack-Bandtyp beispielsweise eine größere Overlay-Grenze. - Auch erstreckt sich die Öffnung
531 , die abwechselnd in einer Längsrichtung der Bitleitung600 gebogen oder gekrümmt ist, zu dem ersten Kontaktanschlussfleck410 hin, z. B. einem oberen Abschnitt der Gateleitung200 , wie in6B gezeigt ist. Das heißt, die Öffnung531 legt einen Abschnitt frei, der exzentrisch zu dem oberen Abschnitt der Gateleitung200 liegt, das heißt in einer Längsrichtung der Bitleitung600 . Wie in5A dargestellt ist, ist das Zick-Zack-Band-Fotoresistmuster710 abwechselnd auf beiden Seiten der Bitleitung600 gekrümmt. - Hierbei kann sich, wie in
5A gezeigt ist, die durch das Fotoresistmuster710 freigelegte Zone überlappen, so dass sie sich zu dem zweiten Kontaktanschlussfleck450 hin erstreckt, der nicht durch die Öffnung531 freigelegt sein sollte. Wenn sich die Zone, die durch das Fotoresistmuster710 freigelegt ist, einmal zu dem oberen Abschnitt des zweiten Kontaktanschlussfleckes450 oder einem benachbarten Abschnitt hin erstreckt, kann ein Speicherknotenpunkt-Kontaktkörper, das heißt ein BC-Kontakt, der die Öffnung531 ausfüllt, maximal exzentrisch in einer Längsrichtung der Bitleitung600 angeordnet werden, um eine erweiterte obere Oberfläche zu erreichen. - Wenn der Speicherknotenpunkt-Kontaktkörper die sich am weitesten erstreckende obere Oberfläche aufweist, kann der Kontaktbereich bzw. Kontaktfläche zwischen dem Speicherknotenpunkt-Kontaktkörper und dem Speicherknotenpunkt maximiert werden. Selbst wenn die Speicherknotenpunkte in einer diagonalen Richtung zur Längsrichtung der Gateleitung
200 angeordnet sind, kann eine ausreichende Kontaktfläche zwischen dem Speicherknotenpunkt und dem Speicherknotenpunkt-Kontaktkörper sichergestellt werden. - Die Öffnung
531 wird in bevorzugter Weise unter Anwendung einer Anfas-Ätzung geätzt, um den Boden der Öffnung531 mit einem maximalen Abstand von dem zweiten Kontaktanschlussfleck450 anzuordnen, das heißt zu verhindern, dass die Öffnung531 den zweiten Kontaktanschlussfleck450 freilegt. Das heißt, es werden die Seitenwände der Öffnung541 in solcher Weise ausgebildet, dass der Boden-CD-Kontakt der Öffnung531 geringer oder kleiner ist als der obere CD-Kontakt. Selbst wenn das Fotoresistmuster710 die Überlappungszone zwischen dem Fotoresistmuster710 und dem zweiten Kontaktanschlussfleck450 freilegt, verhindert der Anfas-Ätzvorgang, dass der zweite Kontaktfleck450 durch die Öffnung531 freigelegt wird. -
7A zeigt eine schematische Draufsicht, welche die Ausbildung einer leitenden Schicht800 auf der dritten Isolierschicht530' zum Ausfüllen der Öffnung531 vom Zick-Zack-Bandtyp veranschaulicht, und5B ist eine schematische Querschnittsansicht entlang der Linie 7-7' von Fig. A. - Gemäß den
7A und7B wird eine leitende Schicht800 , z. B. eine leitende Polysiliziumschicht, auf der in ein Muster gebrachten dritten Isolierschicht530' ausgebildet, um die Öffnung531 vom Zick-Zack-Bandtyp auszufüllen. Die leitende Polysiliziumschicht kann unter Anwendung eines chemischen Dampfniederschlagsverfahrens (CVD) bis zu einer Dicke ausgebildet werden, die ausreichend ist, um die Öffnung531 vom Zick-Zack-Bandtyp auszufüllen. Die leitende Schicht800 oder die leitende Polysiliziumschicht erstreckt sich in bevorzugter Weise derart, dass sie die obere Oberfläche der dritten Isolierschicht530' bedeckt. Die leitende Schicht800 bedeckt die Bitleitung600 , die durch die Öffnung531 vom Zick-Zack-Bandtyp freigelegt ist. -
8A ist eine schematische Draufsicht, welche die Trennung der leitenden Schicht800 in einzelne oder individuelle Speicherknotenpunkt-Kontaktkörper810 veranschaulicht, und8B ist eine schematische Querschnittsansicht entlang der Linie 8-8' von8B . - Gemäß den
8A und8B wird die leitende Schicht800 planiert und wird in einzelne Speicherknotenpunkt-Kontaktkörper810 getrennt, das heißt in BCs. Die leitende Schicht wird planiert unter Anwendung eines Ätzprozesses oder eines CMP-Prozesses. Hierbei wird der Planierungsprozess solange ausgeführt, bis die obere Oberfläche der Bitleitungs-Abdeck-Isolierschicht (660 von4B ) ausreichend freigelegt ist. Somit wird die leitende Schicht800 in individuelle Speicherknotenpunkt-Kontaktkörper810 getrennt. - Nachdem der Planierungsprozess so lange ausgeführt wurde, bis die Bitleitungs-Abdeck-Isolierschicht
660 freigelegt ist, wird die Trennung der Speicherknotenpunkt-Kontaktkörper810 in einer Längsrichtung der Gateleitung200 vervollständigt. Während des Planierungsprozesses wird auch die dritte Isolierschicht530'' planiert, so dass dadurch deren Dicke reduziert wird. Da die Bitleitungs-Abdeck-Isolierschicht660 aus Siliziumnitrid gebildet ist, kann die dritte Isolierschicht530'' aus Siliziumoxid eine Ätzselektivität in bezug auf die Bitleitungs-Abdeck-Isolierschicht660 aufweisen und kann planiert werden. Somit funktioniert die Bitleitungs-Abdeck-Isolierschicht660 als ein Ätzstoppunkt oder ein Polierstoppunkt während des Planierungsprozesses. - Die resultierenden Speicherknotenpunkt-Kontaktkörper
810 verbinden elektrisch die Speicherknotenpunkte, die zu einem späteren Zeitpunkt ausgebildet werden, und die ersten Kontaktanschlussflecke410 . Gemäß den Ausführungsformen der Erfindung sind die Speicherknotenpunkte so angeordnet, dass sie zick-zack-förmig in der Längsrichtung der Bitleitung600 verlaufen. Mit anderen Worten sind die Speicherknotenpunkte diagonal zueinander versetzt, und zwar entlang der Bitleitung600 . Die Speicherknotenpunkte überlappen teilweise die Bitleitung600 . Auch sind die Speicherknotenpunkte so angeordnet, dass sie zick-zack-förmig in einer Längsrichtung der Gateleitung200 verlaufen, das heißt der Wortleitung. Mit anderen Worten sind die Speicherknotenpunkte diagonal voneinander entlang der Gateleitung200 versetzt. Die Speicherknotenpunkte überlappen teilweise die Gateleitung200 . - Wenn jedoch die Speicherknotenpunkte in diagonalen Richtungen von den Bitleitungen
600 und der Gateleitung200 angeordnet werden, ist das Zentrum des Speicherknotenpunktes nicht mit dem Zentrum des ersten Kontaktanschlussfleckes410 ausgerichtet. Um damit die Möglichkeit zu schaffen, den Speicherknotenpunkt-Kontaktkörper810 elektrisch mit dem Speicherknotenpunkt und dem ersten Kontaktanschlussfleck410 zu verbinden, besitzt der Speicherknotenpunkt-Kontaktkörper810 in bevorzugter Weise eine obere Oberfläche, die sich in einer Längsrichtung der Bitleitung600 erstreckt. - Wie in den
7A und7B gezeigt ist, ist der Speicherknotenpunkt-Kontaktkörper810 , der die Öffnung531 vom Zick-Zack-Bandtyp füllt, ausgebildet, nachdem die Öffnung531 vom Zick-Zack-Bandtyp sich in der Längsrichtung der Bitleitung600 erstreckt. Damit besitzt die Öffnung531 vom Zick-Zack-Bandtyp eine ausreichend erweiterte Gestalt in der Längsrichtung der Bitleitung600 . - Um nun erneut auf die
6A und8A einzugehen, so besitzt die Öffnung531 vom Zick-Zack-Bandtyp eine vorspringende Gestalt in der Längsrichtung der Bitleitung600 . Obwohl die vorspringende oder vorragende Erweiterung teilweise in6A veranschaulicht ist, kann sich, solange der zweite Kontaktanschlussfleck450 benachbart dem Boden der Öffnung351 nicht freigelegt ist, die Öffnung531 so erstrecken, dass sie sich mit der Zone der oberen Oberfläche des zweiten Kontaktanschlußfleckes450 überlappt. Das heißt, es kann, da die Öffnung531 unter Verwendung eines Abfas-Ätzprozesses ausgebildet wird, um schräge Seitenwände zu erhalten, der Boden des Speicherknotenpunkt-Kontaktkörpers810 , der die Öffnung531 ausfüllt, oder schmaler ausgebildet sein als die obere Oberfläche desselben. Daher kann sich die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers810 so erstrecken, dass sie sich mit der oberen Oberfläche des zweiten Kontaktanschlussfleckes450 überlappt. - Um es zu ermöglichen, dass sich der Speicherknotenpunkt-Kontaktkörper
810 so erstreckt, dass er sich mit der oberen Oberfläche des zweiten Kontaktanschlussfleckes450 überlappt, ist die Öffnung531 , wie in6A gezeigt ist, in bevorzugter Weise in der Gestalt eines stärker gekrümmten oder gebogenen Zick-Zack-Bandes ausgebildet. Wenn das Fotoresistmuster (710 in5A ), welches für die Öffnung531 verwendet wird, in einem spitzeren Winkel gebogen oder gekrümmt wird, als demjenigen, der in5A gezeigt ist, kann sich die Öffnung531 mehr in der Längsrichtung der Bitleitung600 erstrecken. Dann kann sich auch die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers810 , der die Öffnung531 ausfüllt, mehr in einer Längsrichtung der Bitleitung600 erstrecken. - Selbst wenn die obere Weite oder Breite der Öffnung
531 sich übermäßig in der Längsrichtung der Bitleitung600 erstreckt, macht es ein Abfas-Ätzvorgang möglich, zu verhindern, dass die Öffnung531 den zweiten Kontaktanschlussfleck450 freilegt. - Um erneut auf
8A einzugehen, so erstrecken sich die individuellen Speicherknotenpunkt-Kontaktkörper810 in einer Längsrichtung der Gateleitung200 und in einer Richtung entgegengesetzt zu den benachbarten Speicherknotenpunkt-Kontaktkörpern810 . Um diese Anordnung zu ermöglichen, wird die Öffnung351 in der Gestalt eines Zick-Zack-Bandes ausgebildet, derart, dass der Biegepunkt des Zick-Zack-Bandes zwischen den Bitleitungen600 positioniert ist. -
9A zeigt eine schematische Draufsicht, welche die Ausbildung der Speicherknotenpunkte900 veranschaulicht, und die9B und9C sind schematische Querschnittsansichten entlang der Linie 9-9' in9A . - Gemäß den
9A ,9B und9C wird der Speicherknotenpunkt900 in der Gestalt eines Zylinders ausgebildet, der elektrisch mit dem Speicherknotenpunkt-Kontaktkörper810 verbunden wird. Hierbei kann der Speicherknotenpunkt900 eine kreisförmige oder quadratische Querschnittsgestalt haben. Selbst wenn ein quadratischer Speicherknotenpunkt900 ursprüngliche designed wurde, kann der resultierende Speicherknotenpunkt900 in der Gestalt eines Quadrats ausgebildet werden, und zwar mit abgerundeten Ecken. - Wie in
9A gezeigt ist, sind die Speicherknotenpunkte900 in einer Richtung diagonal zu der Bitleitung600 oder der Gateleitung200 angeordnet. Somit sind die Speicherknotenpunkte900 so angeordnet, dass sie zick-zack-förmig in der Richtung der Bitleitung600 und in der Richtung der Gateleitung200 verlaufen. - Da die Speicherknotenpunkte
900 in der oben beschriebenen Weise angeordnet sind, wird ein ausreichender Intervall zwischen den Speicherknotenpunkten900 sichergestellt. Wenn demzufolge ein zylinderförmiger Speicherknotenpunkt-Kondensator (OCS) ausgebildet wird, kann ein Zusammenfallen oder ein 2-Bit-Ausfall oder -Fehler der Speicherknotenpunkte effektiv verhindert werden. - Die Speicherknotenpunkte
900 überlappen sich in ausreichender Weise mit den Speicherknotenpunkt-Kontaktkörpern810 . Da, wie oben beschrieben wurde, die Speicherknotenpunkt-Kontaktkörper810 sich in ausreichender Weise in einer Längsrichtung der Bitleitung600 erstrecken, können Kontaktbereiche oder Kontaktflächen zwischen den Speicherknotenpunkt-Kontaktkörpern810 und dem Speicherknotenpunkt900 in ausreichender Weise sichergestellt werden. Obwohl das Zentrum des Speicherknotenpunktes900 wesentlich abweicht, das heißt wesentlich vom Zentrum des ersten Kontaktanschlussfleckes410 versetzt ist, können die Speicherknotenpunkt-Kontaktkörper810 bei der vorliegenden Ausführungsform eine sich stark erweiternde oder weiter erstreckende obere Oberfläche in der Längsrichtung der Bitleitung600 aufweisen. Es wird dadurch möglich, eine ausreichende Kontaktfläche zwischen dem Speicherknotenpunkt-Kontaktkörper810 und dem Speicherknotenpunkt900 sicherzustellen. - Um dreidimensionale oder zylinderförmige Speicherknotenpunkte auszubilden, wie in
9B gezeigt ist, kann eine Form950 als eine Opfer-Isolierschicht ausgebildet werden. Spezifischer ausgedrückt, wird eine Formungsschicht (mold layer) auf dem Speicherknotenpunkt-Kontaktkörper810 und der dritten Isolierschicht530'' bis zu einer Dicke von etwa 1500 nm ausgebildet. - Hierbei kann eine zusätzliche vierte Isolierschicht
910 als eine Pufferschicht unter der Formungsschicht ausgebildet sein. Die vierte Isolierschicht910 kann eine Siliziumnitridschicht enthalten, die als eine Ätzstoppschicht verwendet wird, wenn eine Siliziumoxidschicht für eine Knotenpunkt-Abstützschicht und die Formungsschicht später entfernt werden. Die Siliziumnitridschicht für die Ätzstoppschicht kann bis zu einer Dicke von etwa 50 nm ausgebildet werden. Die Knotenpunkt-Abstützschicht kann selektiv weggelassen werden. Die Knotenpunkt-Abstützschicht wird in bevorzugter Weise in einer Dicke ausgebildet, die ausreichend ist, um den Speicherknotenpunkt-Kontaktkörper810 zu bedecken, das heißt bis zu einer Dicke von etwa 10 nm bis 100 nm. - Die Formungsschicht, die auf der vierten Isolierschicht
910 ausgebildet wird, wird entfernt, nachdem der Speicherknotenpunkt900 ausgebildet worden ist, und sie wird in bevorzugter Weise auf einer entfernbaren Isolierschicht ausgebildet. Beispielsweise kann die Formungsschicht950 aus PE-TEOS hergestellt werden. - Nachdem die Formungsschicht niedergeschlagen worden ist, wird ein Abschnitt dort, wo der Speicherknotenpunkt
900 ausgebildet wird, selektiv unter Anwendung eines fotolithographischen und Ätzprozesses entfernt. Somit wird die Formungsschicht in ein Muster gebracht, bis die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers810 freigelegt ist, so dass dadurch die Form950 gebildet wird. Der Ätzprozess zur Ausbildung der Form950 kann auf der Ätzstoppschicht vervollständigt werden, das heißt der Siliziumnitridschicht. - Anschließend wird eine leitende Schicht
901 auf der Form950 ausgebildet und erstreckt sich in solcher Weise, dass die obere Oberfläche des freigelegten Speicherknotenpunkt-Kontaktkörpers810 bedeckt wird. Die leitende Schicht901 kann unter Verwendung von leitendem Polysilizium ausgebildet werden, und zwar in einer Dicke von etwa 40 nm bis 50 nm. In einem Metallisolator-Metallkondensator (MIM) kann die leitende Schicht901 aus einer Metallschicht gebildet werden, die als eine Elektrode des MIM-Kondensators verwendet wird. - Eine Opfer-Isolierschicht (nicht gezeigt) wird auf der leitenden Schicht
901 bis zu einer Dicke von etwa 300 nm bis 600 nm niedergeschlagen und wird dann unter Anwendung eines Ätzprozesses oder eines CMP-Prozesses planiert, um die leitende Schicht in individuelle Speicherknotenpunkte900 aufzutrennen, wie in9C gezeigt ist. Um eine enge Trennung zu erreichen, wird der Planierprozess so lange durchgeführt, bis die obere Oberfläche der Form950 freigelegt ist. Das heißt, es wird der Planierprozess so lange ausgeführt, bis die Opfer-Isolierschicht um ca. 100 nm bis 200 nm entfernt ist. Als nächstes werden die Opfer-Isolierschicht und die Form950 selektiv entfernt, und zwar unter Anwendung eines Feuchtätzprozesses mit einer hohen Ätzselektivität in bezug auf Polysilizium und Siliziumoxide. Es wird somit ein zylinderförmiger Speicherknotenpunkt900 gemäß der Darstellung nach9C ausgebildet. - Wie oben beschrieben ist, kann gemäß der vorliegenden Erfindung eine Fehlausrichtung zwischen den Kontaktanschlussflecken und den Speicherknotenpunkten vermieden werden, die in einer Zick-Zack-Form in der Richtung der Bitleitungen oder Gateleitungen angeordnet sind. Es können somit Speicherknotenpunkt-Kontaktkörper in solcher Weise hergestellt werden, dass eine zuverlässige elektrische Verbindung zwischen den Speicherknotenpunkten und den Kontaktanschlussflecken sichergestellt wird.
- Es kann in einer Ebene, wenn die Speicherknotenpunkte zick-zack-förmig in der Richtung der Bitleitungen oder Gateleitungen angeordnet sind, ein Kollabieren bzw. Zusammenfallen der Speicherknotenpunkte effektiv verhindert werden. Jedoch ist das Zentrum des Speicherknotenpunktes von dem Zentrum eines Kontaktanschlussfleckes versetzt, der mit einer aktiven Zone eines Halbleitersubstrats verbunden ist. Da sich gemäß den Ausführungsformen der Erfindung die Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen erstrecken, und zwar durch die Verwendung von Öffnungen vom Zick-Zack-Bandtyp, kann der Speicherknotenpunkt elektrisch mit dem Kontaktanschlussfleck verbunden werden.
- Nachdem auch gemäß den Ausführungsformen der Erfindung die Öffnung vom Zick-Zack-Bandtyp ausgebildet wurde und eine leitende Schicht hergestellt wurde, um die Öffnung auszufüllen, wird die leitende Schicht in einzelne oder individuelle Speicherknotenpunkt-Kontaktkörper getrennt, und zwar unter Verwendung eines SAC-Prozesses. Als ein Ergebnis kann ein ausreichender Prozessrandbereich bzw. Prozessgrenze während des fotolithographischen Prozesses und Ätzprozesses sichergestellt werden, um die Speicherknotenpunkt-Kontaktkörper herzustellen. Ferner sind zusätzliche Opfer-Schichten oder leitende Schichten nicht erforderlich, so dass eine Prozessvereinfachung und Massenproduktion möglich werden.
- Auch können sich die Speicherknotenpunkt-Kontaktkörper in ausreichender Weise in einer Längsrichtung der Bitleitungen erstrecken. Selbst wenn somit die Zentren der Speicherknotenpunkte nicht mit denjenigen der BC-Anschlussflecke ausgerichtet sind, können die Speicherknotenpunkte in einer Ebene angeordnet werden. Das heißt, die Speicherknotenpunkte sind in einer Richtung diagonal zur Längsrichtung der Bitleitungen oder Gateleitungen angeordnet. Als ein Ergebnis kann ein ausreichender Intervall zwischen den Speicherknotenpunkten sichergestellt werden, so dass eine Überbrückungserscheinung zwischen den zylinderförmigen Speicherknotenpunkten verhindert wird.
- Die Worte ”konkav” und ”konvex” sind manchmal strikt dazu verwendet, um gekrümmte Flächen zu beschreiben. Bei der oben beschriebenen Ausführungsform sind die Worte ”konkav” und ”konvex” jedoch dazu verwendet, um die Öffnungen
531 vom Bandtyp zu beschreiben, die eine im wesentlichen Zick-Zack-Gestalt haben. Die vorliegend verwendeten Bezeichnungen ”konkav” und ”konvex” haben somit eine breitere oder weitere Bedeutung gemäß ”einem nach innen Ragen” bzw. ”einem nach außen Ragen”. Diese Bedeutung trifft bei den Ausführungsformen zu, bei denen Öffnungen531 vom Bandtyp mit geradlinigen Rändern realisiert sind, jedoch auch für Ausführungsformen mit Öffnungen vom serpentinenförmigen Bandtyp, die gekrümmte Ränder haben. - Gemäß den Ausführungsformen der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Kontaktkörpern geschaffen, die sich in der Richtung der Bitleitungen erstrecken, um eine zuverlässige elektrische Verbindung zwischen den aktiven Zonen und den Speicherknotenpunkten sicherzustellen. Bei diesem Verfahren werden Speicherknotenpunkte so positioniert, dass sie zick-zack-förmig verlaufen. Als ein Ergebnis kann ein Kollabieren oder Zusammenfallen der zylinderförmigen Speicherknotenpunkte effektiv verhindert werden.
Claims (17)
- Verfahren zur Herstellung einer Halbleitervorrichtung, welches die folgenden Schritte umfasst: Ausbilden von Gateleitungen (
200 ) auf einem Halbleitersubstrat (100 ); Ausbilden einer ersten Isolierschicht (300 ) zwischen den Gateleitungen (200 ); Ausbilden von ersten Kontaktflecken (410 ), die mit Speicherknotenpunkten verbunden werden, und von zweiten Kontaktflecken (450 ), die mit Bitleitungen verbunden werden, zwischen den Gateleitungen (200 ) und in der ersten Isolierschicht (300 ), um diese elektrisch mit einer Oberfläche des Halbleitersubstrats (100 ) zu verbinden; danach Ausbilden einer zweiten Isolierschicht (510 ), die über den ersten und den zweiten Kontaktflecken (410 ,450 ) liegt, auf der ersten Isolierschicht (300 ); Ausbilden von bandförmigen Bitleitungen (600 ) auf der zweiten Isolierschicht (510 ), wobei sich die Bitleitungen (600 ) über den Gateleitungen (200 ) erstrecken und elektrisch mit den zweiten Kontaktflecken (450 ) durch die zweite Isolierschicht (510 ) hindurch verbunden sind; Ausbilden einer dritten Isolierschicht (530 ), die über den Bitleitungen (600 ) liegt; Ausbilden von bandförmigen Öffnungen (531 ) entsprechend einem zick-zack-gestalteten Band mit sich abwechselnden konkaven und konvexen Randabschnitten durch selektives Ätzen eines Abschnitts der dritten Isolierschicht (530 ), wobei die bandförmigen Öffnungen (531 ) sich in einer Längsrichtung der Gateleitungen (200 ) erstrecken und die ersten Kontaktflecke (410 ) freilegen; Ausbilden einer leitenden Schicht (800 ) auf der dritten Isolierschicht (530 ), um die bandförmigen Öffnungen (531 ) zu füllen, wobei die leitende Schicht (800 ) elektrisch mit den ersten Kontaktflecken (410 ) verbunden ist; Trennen der leitenden Schicht (800 ) in einzelne Speicherknotenpunkt-Kontaktkörper (810 ); und Ausbilden von Speicherknotenpunkten (900 ) auf den Speicherknotenpunkt-Kontaktkörpern (810 ). - Verfahren nach Anspruch 1, bei dem die bandförmigen Öffnungen (
531 ) in Längsrichtung der Bitleitungen (600 ) gesehen ein Paar an vorspringenden Abschnitten und einen konkaven Abschnitt aufweisen, wobei der vorspringende Abschnitt dem konkaven Abschnitt zwischen den Bitleitungen (600 ) gegenüber liegt. - Verfahren nach Anspruch 1, bei dem die bandförmigen Öffnungen (
531 ) gemäß einer Serpentinengestalt ausgebildet werden, wobei ein äußerster und ein innerster Rand der bandförmigen Öffnungen (531 ) zwischen den Bitleitungen (600 ) positioniert sind. - Verfahren nach Anspruch 1, bei dem die Öffnungen (
531 ) einen Bodenabschnitt mit einer Breite aufweisen, die kleiner ist als die Breite eines oberen Abschnitts der Öffnungen (531 ), um dadurch schräge Seitenwände zu bilden. - Verfahren nach Anspruch 4, bei dem die Öffnungen (
531 ) sich in solcher Weise erstrecken, dass sich der obere Abschnitt der Öffnungen (531 ) mit einem oberen Abschnitt der Gateleitungen (200 ) an den vorspringenden Abschnitten überlappt. - Verfahren nach Anspruch 3, bei dem sich die Öffnungen (
531 ) in solcher Weise erstrecken, dass der obere Abschnitt der Öffnungen (531 ) sich teilweise mit einem oberen Abschnitt der zweiten Kontaktflecke (450 ) überlappt, zwischen denen jede Gateleitung (200 ) positioniert ist, und zwar an den vorspringenden Abschnitten. - Verfahren nach Anspruch 3, bei dem das Ausbilden der bandförmigen Öffnungen (
531 ) die Verwendung eines Abfas-Ätzvorganges umfasst, um die Seitenwände der Öffnungen (531 ) schräg auszubilden. - Verfahren nach Anspruch 1, ferner mit den folgenden Schritten: Ausbilden einer Abdeckungs-Isolierschicht (
660 ), um die Bitleitungen (600 ) abzudecken; und Ausbilden von Abstandshaltern, um die Seitenwände der Bitleitungen (600 ) zu bedecken. - Verfahren nach Anspruch 7, bei dem das Ausbilden der leitenden Schicht (
800 ) das Planieren der leitenden Schicht (800 ) umfasst, bis die obere Oberfläche der Abdeckungs-Isolierschicht (660 ) freigelegt ist. - Verfahren nach Anspruch 1, bei dem das Ausbilden der Speicherknotenpunkte (
900 ) auf den Speicherknotenpunkt-Kontaktkörpern (810 ) das Ausbilden von benachbarten Speicherknotenpunkten (900 ) umfasst, zwischen denen jede Bitleitung (600 ) positioniert ist, wobei die Speicherknotenpunkte (900 ) in einer Richtung diagonal zur Längsrichtung der Bitleitung (600 ) angeordnet sind. - Verfahren nach Anspruch 1, bei dem die Speicherknotenpunkte (
900 ) in der Gestalt von Zylindern ausgebildet werden, deren Querschnitt kreisförmig oder in der Gestalt eines Quadrats mit abgerundeten Ecken ist. - Verfahren nach Anspruch 10, ferner mit einem Schritt gemäß Ausbilden einer Pufferschicht (
910 ), um die unteren Seiten der zylinderförmigen Speicherknotenpunkte (900 ) zu bedecken. - Verfahren nach Anspruch 1, bei dem eine Rand-zu-Rand-Weite der bandförmigen Öffnungen (
531 ) konstant ist und bei dem eine Position der Ränder der bandförmigen Öffnungen (531 ) entlang der Längsrichtung der Gateleitungen (200 ) variiert. - Verfahren nach Anspruch 2, bei dem die vorspringenden Abschnitte ein Dreieck aufweisen mit Spitzen, die zwischen den Bitleitungen (
600 ) angeordnet sind. - Verfahren nach Anspruch 2, bei dem die vorspringenden Abschnitte benachbarte vorspringende Abschnitte umfassen, die in entgegen gesetzten Richtungen vorspringen, und bei dem jede Bitleitung (
600 ) zwischen den benachbarten vorspringenden Abschnitten positioniert ist. - Verfahren nach Anspruch 2, bei dem der obere Abschnitt der Öffnungen (
531 ) einen oberen Abschnitt der Gateleitungen (200 ) an den vorspringenden Abschnitten überlappt. - Verfahren nach Anspruch 2, bei dem der obere Abschnitt der Öffnungen (
531 ) teilweise einen oberen Abschnitt der zweiten Kontaktflecke (450 ) an den vorspringenden Abschnitten überlappt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-0003001 | 2003-01-16 | ||
KR10-2003-0003001A KR100505667B1 (ko) | 2003-01-16 | 2003-01-16 | 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004002223A1 DE102004002223A1 (de) | 2004-08-05 |
DE102004002223B4 true DE102004002223B4 (de) | 2011-01-13 |
Family
ID=31885026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004002223A Expired - Fee Related DE102004002223B4 (de) | 2003-01-16 | 2004-01-15 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6929999B2 (de) |
JP (1) | JP4663244B2 (de) |
KR (1) | KR100505667B1 (de) |
CN (1) | CN100481392C (de) |
DE (1) | DE102004002223B4 (de) |
GB (1) | GB2399681B (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380576B1 (en) | 2000-08-31 | 2002-04-30 | Micron Technology, Inc. | Selective polysilicon stud growth |
US7332389B2 (en) * | 2003-07-02 | 2008-02-19 | Micron Technology, Inc. | Selective polysilicon stud growth |
US20060278912A1 (en) * | 2004-09-02 | 2006-12-14 | Luan Tran | Selective polysilicon stud growth |
KR100596795B1 (ko) * | 2004-12-16 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 형성방법 |
KR100636670B1 (ko) * | 2004-12-16 | 2006-10-23 | 주식회사 하이닉스반도체 | 랜딩 플러그 콘택 마스크 및 이를 이용한 플러그 제조 방법 |
KR100593746B1 (ko) | 2004-12-24 | 2006-06-28 | 삼성전자주식회사 | 디램의 커패시터들 및 그 형성방법들 |
KR100674935B1 (ko) * | 2005-01-06 | 2007-01-26 | 삼성전자주식회사 | 반도체 소자의 게이트 레이아웃 |
US7399671B2 (en) * | 2005-09-01 | 2008-07-15 | Micron Technology, Inc. | Disposable pillars for contact formation |
US7462903B1 (en) * | 2005-09-14 | 2008-12-09 | Spansion Llc | Methods for fabricating semiconductor devices and contacts to semiconductor devices |
KR100724568B1 (ko) * | 2005-10-12 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR100896180B1 (ko) * | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
US8030697B2 (en) * | 2007-09-18 | 2011-10-04 | Samsung Electronics Co., Ltd. | Cell structure of semiconductor device having an active region with a concave portion |
US8178927B2 (en) * | 2008-05-14 | 2012-05-15 | Qimonda Ag | Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same |
JP2010034198A (ja) * | 2008-07-28 | 2010-02-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010050311A (ja) | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR101024777B1 (ko) * | 2008-10-06 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP5679628B2 (ja) * | 2008-12-16 | 2015-03-04 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
KR101077301B1 (ko) * | 2009-04-09 | 2011-10-26 | 주식회사 하이닉스반도체 | 낮은 콘택 저항을 가지는 반도체 장치의 제조 방법 |
KR101561061B1 (ko) | 2009-04-10 | 2015-10-16 | 삼성전자주식회사 | 돌출형 소자 분리막을 가지는 반도체 소자 |
KR102064265B1 (ko) | 2013-06-20 | 2020-01-09 | 삼성전자주식회사 | 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치 |
JP6199670B2 (ja) * | 2013-09-17 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102295481B1 (ko) * | 2015-07-14 | 2021-09-01 | 삼성전자주식회사 | 반도체 소자 |
CN110061000B (zh) * | 2018-01-18 | 2021-07-27 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
CN111584487B (zh) * | 2020-05-28 | 2022-01-28 | 福建省晋华集成电路有限公司 | 动态随机存取内存结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5378906A (en) * | 1992-03-04 | 1995-01-03 | Goldstar Electron Co., Ltd. | Dynamic random access memory having improved layout |
US6383866B1 (en) * | 1997-05-08 | 2002-05-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6396096B1 (en) * | 2000-06-21 | 2002-05-28 | International Business Machines Corporation | Design layout for a dense memory cell structure |
US20030001268A1 (en) * | 2001-06-30 | 2003-01-02 | Samsung Electronics Co., Ltd. | Semiconductor device including cylinder-type capacitor and a manufacturing method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5049520A (en) * | 1990-06-06 | 1991-09-17 | Micron Technology, Inc. | Method of partially eliminating the bird's beak effect without adding any process steps |
JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
US6352890B1 (en) | 1998-09-29 | 2002-03-05 | Texas Instruments Incorporated | Method of forming a memory cell with self-aligned contacts |
TW417290B (en) * | 1998-06-26 | 2001-01-01 | Texas Instruments Inc | Relaxed layout for storage nodes for dynamic random access memories |
JP2001189434A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
US6380576B1 (en) * | 2000-08-31 | 2002-04-30 | Micron Technology, Inc. | Selective polysilicon stud growth |
JP2002110945A (ja) * | 2000-09-29 | 2002-04-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4278333B2 (ja) * | 2001-03-13 | 2009-06-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6914286B2 (en) * | 2002-06-27 | 2005-07-05 | Samsung Electronics Co., Ltd. | Semiconductor memory devices using sidewall spacers |
-
2003
- 2003-01-16 KR KR10-2003-0003001A patent/KR100505667B1/ko not_active IP Right Cessation
-
2004
- 2004-01-14 JP JP2004007358A patent/JP4663244B2/ja not_active Expired - Fee Related
- 2004-01-15 US US10/759,802 patent/US6929999B2/en not_active Expired - Fee Related
- 2004-01-15 DE DE102004002223A patent/DE102004002223B4/de not_active Expired - Fee Related
- 2004-01-15 GB GB0400866A patent/GB2399681B/en not_active Expired - Fee Related
- 2004-01-16 CN CNB2004100019362A patent/CN100481392C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5378906A (en) * | 1992-03-04 | 1995-01-03 | Goldstar Electron Co., Ltd. | Dynamic random access memory having improved layout |
US6383866B1 (en) * | 1997-05-08 | 2002-05-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6396096B1 (en) * | 2000-06-21 | 2002-05-28 | International Business Machines Corporation | Design layout for a dense memory cell structure |
US20030001268A1 (en) * | 2001-06-30 | 2003-01-02 | Samsung Electronics Co., Ltd. | Semiconductor device including cylinder-type capacitor and a manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1519917A (zh) | 2004-08-11 |
JP4663244B2 (ja) | 2011-04-06 |
GB2399681A (en) | 2004-09-22 |
GB2399681B (en) | 2005-06-22 |
CN100481392C (zh) | 2009-04-22 |
JP2004221595A (ja) | 2004-08-05 |
KR100505667B1 (ko) | 2005-08-03 |
GB0400866D0 (en) | 2004-02-18 |
KR20040065816A (ko) | 2004-07-23 |
US6929999B2 (en) | 2005-08-16 |
US20040147114A1 (en) | 2004-07-29 |
DE102004002223A1 (de) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004002223B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102004039660B4 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE102004031385B4 (de) | Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung | |
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE102004003315B4 (de) | Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben | |
DE10327945B4 (de) | Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern | |
DE69523091T2 (de) | DRAM-Bauteil mit oberem und unterem Kondensator und Herstellungsverfahren | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE102005027234B4 (de) | Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung | |
DE19750918B4 (de) | Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren | |
DE10206149C1 (de) | Verfahren zur Herstellung von Kontakten | |
DE4142961A1 (de) | Dram-speicheranordnung | |
DE102010037093A1 (de) | Halbleitervorrichtung mit vergrabenen Wortleitungen | |
DE102004030806B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE102005053509A1 (de) | Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt | |
DE69902712T2 (de) | Halbleiterspeicheranordnung | |
EP0903788A2 (de) | Nichtflüchtige Speicherzelle mit hoher Koppelkapazität | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE10347458B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und nach dem Verfahren hergestellte Halbleitervorrichtung | |
DE102021105358B4 (de) | Halbleiterspeichervorrichtungen | |
DE10259792A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung | |
EP0647355B1 (de) | Herstellungsverfahren fur eine halbleiterspeicheranordnung | |
DE4441166C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Inventor name: PARK, JE-MIN, SUWON, KYONGGI, KR Inventor name: HWANG, YOO-SANG, SUWON, KYONGGI, KR |
|
R020 | Patent grant now final |
Effective date: 20110413 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |