KR101527195B1 - 수직 구조의 비휘발성 메모리 소자 - Google Patents

수직 구조의 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR101527195B1
KR101527195B1 KR1020100006475A KR20100006475A KR101527195B1 KR 101527195 B1 KR101527195 B1 KR 101527195B1 KR 1020100006475 A KR1020100006475 A KR 1020100006475A KR 20100006475 A KR20100006475 A KR 20100006475A KR 101527195 B1 KR101527195 B1 KR 101527195B1
Authority
KR
South Korea
Prior art keywords
memory cells
voltage
string
nand
pair
Prior art date
Application number
KR1020100006475A
Other languages
English (en)
Other versions
KR20100089022A (ko
Inventor
김두곤
정재훈
김한수
조원석
장재훈
심선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090083148A external-priority patent/KR20100089014A/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20100089022A publication Critical patent/KR20100089022A/ko
Priority to US12/860,049 priority Critical patent/US8488381B2/en
Priority to JP2010194427A priority patent/JP2011054267A/ja
Priority to TW099129723A priority patent/TWI518689B/zh
Priority to US13/836,212 priority patent/US8824209B2/en
Application granted granted Critical
Publication of KR101527195B1 publication Critical patent/KR101527195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

수직 구조의 비휘발성 메모리 소자 및 그 동작방법이 제공된다. 비휘발성 메모리 소자는 수직 구조의 낸드 스트링을 포함한다. 낸드 스트링은 복수의 메모리셀들 및 상기 복수의 메모리셀들의 일측에 서로 인접하게 배치된 적어도 한 쌍의 제 1 선택 트랜지스터들을 포함한다. 복수의 워드 라인들은 상기 낸드 스트링의 상기 복수의 메모리셀들에 결합된다. 제 1 선택 라인은 상기 낸드 스트링의 상기 적어도 한 쌍의 제 1 선택 트랜지스터들에 공통으로 결합된다.

Description

수직 구조의 비휘발성 메모리 소자{Nonvolatile memory device having vertical structure}
본 발명은 반도체 소자에 관한 것이고, 특히 수직 구조의 비휘발성 메모리 소자 및 그 동작방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 비휘발성 메모리 소자의 부피를 줄이면서 그 집적도를 높일 필요가 있다. 이러한 점에서, 종래의 평면형 구조 대신에 수직 구조를 갖는 비휘발성 메모리 소자가 고려되고 있다.
하지만, 수직 구조의 비휘발성 메모리 소자는 그 제조 과정이 복잡해서 신뢰성이 떨어질 수 있다.
따라서 본 발명이 해결하고자 하는 과제는 그 신뢰성을 높일 수 있는 수직 구조의 비휘발성 메모리 소자 및 그 동작방법을 제공하는 데 있다.
하지만, 전술한 과제는 예로써 제공되었고, 본 발명이 해결하고자 하는 과제가 전술한 예에 의해서 제한되지는 않는다.
본 발명의 일 형태에 따른 비휘발성 메모리 소자가 제공된다. 기판 및 상기 기판 상으로 수직 신장하는 반도체 기둥이 제공된다. 낸드 스트링은 상기 반도체 기둥의 측벽을 따라서 상기 기판 상으로 수직 신장하고, 복수의 메모리셀들 및 상기 복수의 메모리셀들의 일측에 서로 인접하게 배치된 적어도 한 쌍의 제 1 선택 트랜지스터들을 포함한다. 복수의 워드 라인들은 상기 낸드 스트링의 상기 복수의 메모리셀들에 결합된다. 제 1 선택 라인은 상기 낸드 스트링의 상기 적어도 한 쌍의 제 1 선택 트랜지스터들에 공통으로 결합된다.
상기 비휘발성 메모리 소자의 일 예에 있어서, 비트 라인이 상기 낸드 스트링의 일단에 연결되고, 공통 소오스 라인이 상기 비트 라인 반대편에서 상기 낸드 스트링의 타단에 연결될 수 있다.
상기 비휘발성 메모리 소자의 다른 예에 있어서, 상기 한 쌍의 제 1 선택 트랜지스터들은 상기 비트 라인 및 상기 복수의 메모리셀들 사이에 배치되거나 또는 상기 공통 소오스 라인 및 상기 복수의 메모리셀들 사이에 배치될 수 있다.
상기 비휘발성 메모리 소자의 또 다른 예에 있어서, 상기 낸드 스트링은 상기 한 쌍의 제 1 선택 트랜지스터들의 반대편 상기 복수의 메모리셀들의 타측에 적어도 한 쌍의 제 2 선택 트랜지스터들을 더 포함할 수 있다. 나아가, 제 2 선택 라인은 상기 낸드 스트링의 상기 적어도 한 쌍의 제 2 선택 트랜지스터들에 공통으로 결합될 수 있다.
본 발명의 다른 형태에 따른 비휘발성 메모리 소자가 제공된다. 기판 및 상기 기판 상으로 수직 신장하고 행렬로 배열된 복수의 반도체 기둥들이 제공된다. 복수의 낸드 스트링들은 상기 복수의 반도체 기둥들의 측벽들을 따라서 상기 기판 상으로 수직 신장하고, 복수의 메모리셀들 및 상기 복수의 메모리셀들의 일측에 서로 인접하게 배치된 적어도 한 쌍의 제 1 선택 트랜지스터들을 포함한다. 복수의 비트 라인들은 상기 복수의 낸드 스트링들 가운데 같은 열에 배열된 낸드 스트링들의 일단에 공통으로 연결된다. 공통 소오스 라인은 상기 복수의 비트 라인들 반대편에서 상기 복수의 낸드 스트링들의 타단에 공통으로 연결된다. 복수의 워드 라인들은 상기 복수의 낸드 스트링들의 상기 복수의 메모리셀들 가운데 같은 층에 배열된 메모리셀들에 공통으로 결합된다. 복수의 제 1 선택 라인들은 상기 복수의 낸드 스트링들 가운데 같은 행에 배열된 낸드 스트링들의 상기 적어도 한 쌍의 제 1 선택 트랜지스터들에 공통으로 결합된다.
상기 비휘발성 메모리 소자의 일 예에 있어서, 상기 복수의 메모리셀들은 상기 복수의 반도체 기둥들의 측벽 상의 제어 게이트 전극들을 포함하고, 상기 적어도 한 쌍의 제 1 선택 트랜지스터들은 상기 복수의 반도체 기둥들의 측벽 상의 제 1 게이트 전극들을 포함할 수 있다.
상기 비휘발성 메모리 소자의 다른 예에 있어서, 상기 제어 게이트 전극들의 게이트 길이와 상기 제 1 게이트 전극들의 게이트 길이의 차이는 0 또는 10 nm 이하일 수 있다.
상기 비휘발성 메모리 소자의 다른 예에 있어서, 상기 제 1 게이트 전극들의 게이트 길이는 같은 행에 배열된 반도체 기둥들 사이에서 같은 층에 배열된 제 1 게이트 전극들 사이의 이격 거리보다 작거나 같을 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 소자에 따르면, 스트링 선택 트랜지스터들의 개수를 적어도 두 개 이상으로 함으로써, 스트링 선택 게이트 전극들은 그 게이트 길이를 한 개인 경우보다 크게 줄일 수 있어서 보이드 없이 층간 절연층들 사이를 채울 수 있다. 나아가, 접지 선택 트랜지스터들의 개수를 적어도 두 개 이상으로 함으로써, 접지 선택 게이트 전극들은 그 게이트 길이를 한 개인 경우보다 크게 줄일 수 있어서 보이드 없이 층간 절연층들 사이를 채울 수 있다. 나아가, 스트링 선택 트랜지스터들, 메모리셀들 및 접지 선택 트랜지스터들의 게이트 길이와 이격 폭을 조절함으로써 보이드 형성을 더 억제할 수 있다. 이에 따라서, 스트링 선택 트랜지스터들, 메모리셀들 및 접지 선택 트랜지스터들의 제어 신뢰성이 높아질 수 있다.
도 1a는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 1b는 도 1a의 비휘발성 메모리 소자의 응용 예를 보여주는 회로도이고;
도 2는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 3은 도 2의 비휘발성 메모리 소자의 워드 라인 방향의 개략적인 단면을 보여주고;
도 4는 도 2의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면을 보여주고;
도 5 내지 도 11은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 개략적인 단면도들이고;
도 12는 본 발명의 일 실험예에 따른 선택 트랜지스터들 간의 거리에 따른 선택트랜지스터들의 포화 전류값의 변화를 보여주는 그래프이고;
도 13은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 15는 도 14의 메모리 소자에서 프로그램 동작이 수행될 때의 전압 바이어스 조건을 보여주고;
도 16은 본 발명의 실시 예에 따른 전압 제어 방법을 보여주는 테이블이고;
도 17은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 일 실시예를 보여주고;
도 18은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여주고;
도 19는 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여주고;
도 20은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여주고;
도 21은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여주고;
도 22는 본 발명의 제 2 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 23은 본 발명의 제 3 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 24는 본 발명의 제 4 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 25는 본 발명의 제 5 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이고;
도 26은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 개략적인 블록도이고;
도 27은 본 발명의 일 실시예에 따른 메모리 카드를 보여주는 개략도이고; 그리고
도 28은 본 발명의 일 실시예에 따른 전자 시스템을 보여주는 블록도이고;
도 29는 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함하는 비휘발성 메모리 장치를 구비한 메모리 시스템을 보여주는 블록도이고;
도 30은 도 29의 메모리 시스템의 응용 예를 보여주는 블록도이고;
도 31은 도 30을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
본 발명의 실시예들에서, 용어들은 해당 기술분야에서 통상적으로 알려진 의미를 가질 수 있다. 예를 들어, 적어도 하나는 최소한 하나, 즉 하나 또는 그 이상의 수를 의미하며, 하나 또는 복수와도 동일한 의미로 사용될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다.
도 1a를 참조하면, 낸드 스트링(NS)은 수직으로 신장하는 수직 구조를 가질 수 있다. 낸드 스트링(NS)은 적어도 한 쌍의 스트링 선택 트랜지스터들(TS1, TS2), 복수의 메모리셀들(MC) 및 적어도 한 쌍의 접지 선택 트랜지스터들(TG1, TG2)을 포함할 수 있다. 비트 라인(BL)은 낸드 스트링(NS)의 일단에 연결되고, 공통 소오스 라인(CSL)은 비트 라인(BL) 반대편 낸드 스트링(NS)의 타단에 연결될 수 있다.
복수의 메모리셀들(MC)은 수직으로 직렬 배치될 수 있다. 메모리셀들(MC)은 데이터를 저장할 수 있다. 복수의 워드 라인들(WL0, WL1 ... WLn-1, WLn)은 메모리셀들(MC)과 결합되어 메모리셀들(MC)을 제어할 수 있다. 메모리셀들(MC)의 수는 비휘발성 메모리 소자의 용량에 따라서 적절하게 선택될 수 있다.
적어도 한 쌍의 스트링 선택 트랜지스터들(TS1, TS2)은 메모리셀들(MC)의 일측에 서로 인접하게 배열될 수 있다. 예를 들어, 스트링 선택 트랜지스터들(TS1, TS2)은 비트 라인(BL) 및 메모리셀들(MC) 사이에 배치되고 메모리셀들(MC)에 직렬 연결될 수 있다. 스트링 선택 트랜지스터들(TS1, TS2)은 비트 라인(BL)과 메모리셀들(MC) 사이의 신호 전달을 제어할 수 있다. 스트링 선택 라인(SSL)은 스트링 선택 트랜지스터들(TS1, TS2)에 공통으로 결합될 수 있다. 따라서 스트링 선택 트랜지스터들(TS1, TS2)은 하나의 트랜지스터처럼 서로 연동되어 동작할 수 있다.
적어도 한 쌍의 접지 선택 트랜지스터들(TG1, TG2)은 스트링 선택 트랜지스터들(TS1, TS2)의 반대편, 메모리셀들(MC)의 타측에 서로 인접하게 배열될 수 있다. 예를 들어, 접지 선택 트랜지스터들(TG1, TG2)은 공통 소오스 라인(CSL) 및 메모리셀들(MC) 사이에 배치되고 메모리셀들(MC)에 직렬 연결될 수 있다. 접지 선택 트랜지스터들(TG1, TG2)은 공통 소오스 라인(CSL)과 메모리셀들(MC) 사이의 신호 전달을 제어할 수 있다. 접지 선택 라인(GSL)은 접지 선택 트랜지스터들(TG1, TG2)에 공통으로 결합될 수 있다. 따라서 접지 선택 트랜지스터들(TG1, TG2)은 하나의 트랜지스터처럼 서로 연동되어 동작할 수 있다.
예를 들어, 프로그램 동작을 위해서는 비트 라인(BL)에 0V를 인가하고, 스트링 선택 라인(SSL)에 온(on) 전압을 인가하고, 접지 선택 라인(GSL)에 오프(off) 전압을 인가할 수 있다. 동작 전압은 스트링 선택 트랜지스터들(TS1, TS2)을 턴-온(turn-on) 시키도록 그 문턱 전압보다 크거나 같고, 오프 전압은 접지 선택 트랜지스터들(TG1, TG2)을 턴-오프(turn-off) 시키도록 그 문턱 전압보다 작을 수 있다. 메모리셀들(MC) 중 선택 메모리셀에는 프로그램 전압을 인가하고, 나머지 메모리셀들에는 패스 전압을 인가할 수 있다. 프로그램 전압에 의해서 메모리셀들(MC) 내로 F-N 터널링에 의해서 전하가 주입될 수 있다. 패스 전압은 메모리셀들(MC)의 문턱 전압보다 클 수 있다.
읽기 동작을 위해서는 비트 라인(BL)에 읽기 전압을 인가하고, 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)에 온 전압을 인가할 수 있다. 메모리셀들(MC) 중 선택된 메모리셀에는 기준 전압을 인가하고, 나머지 메모리셀들에는 패스 전압을 인가할 수 있다.
소거 동작을 위해서는, 메모리셀들(MC)의 바디에 소거 전압을 인가하고, 워드 라인들(WL0, WL1 ... WLn-1, WLn)에 0V를 인가할 수 있다. 이에 따라, 메모리셀들(MC)의 데이터가 일시에 소거될 수 있다.
이 실시예의 변형된 예에서, 스트링 선택 트랜지스터들(TS1, TS2) 가운데 하나가 생략되거나 또는 접지 선택 트랜지스터들(TG1, TG2) 가운데 하나가 생략될 수 있다. 나아가, 스트링 선택 트랜지스터들(TS1, TS2) 및 접지 선택 트랜지스터들(TG1, TG2)은 제 1 선택 트랜지스터들 및 제 2 선택 트랜지스터들로 각각 불리거나 또는 제 2 선택 트랜지스터들 및 제 1 선택 트랜지스터들로 각각 불릴 수도 있다.
도 1b는 도 1a의 비휘발성 메모리 소자의 응용 예를 보여주는 회로도이다. 도 1a의 비휘발성 메모리 소자와 비교하면, 도 1b의 비휘발성 메모리 소자는 스트링 선택 라인(SSL) 및 워드 라인들(WL0~WLn) 사이의 제 1 더미 워드 라인(DWL1), 그리고 접지 선택 라인(GSL) 및 워드 라인들(WL0~WLn) 사이의 제 2 더미 워드 라인(DWL2)을 더 포함한다.
예시적으로, 각 더미 워드 라인은 더미 메모리 셀에 연결된다. 예시적으로, 더미 메모리 셀은 메모리 셀들(MC)과 동일하게 구성된다.
도 2는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 이 실시예에 따른 비휘발성 메모리 소자는 도 1a 또는 도 1b의 비휘발성 메모리 소자를 이용한 어레이 배치에 대응할 수 있다. 따라서 두 실시예들에서 중복된 설명은 생략된다.
도 2를 참조하면, 수직 구조를 갖는 복수의 낸드 스트링들(NS11, NS12, NS21, NS22)이 행렬로 배열될 수 있다. 제 1 비트 라인(BL1)은 제 1 열에 배열된 낸드 스트링들(NS11, NS21)의 일측에 공통으로 연결되고, 제 2 비트 라인(BL2)은 제 2 열에 배열된 낸드 스트링들(NS12, NS22)의 일측에 공통으로 연결될 수 있다. 공통 소오스 라인(CSL)은 제 1 및 제 2 비트 라인들(BL1, BL2) 반대편, 낸드 스트링들(NS11, NS12, NS21, NS22)의 타측에 공통으로 연결될 수 있다. 낸드 스트링들(NS11, NS12, NS21, NS22)의 수 및 비트 라인들(BL1, BL2)의 수는 예시적으로 도시되었고, 이 실시예의 범위를 제한하지 않는다.
워드 라인들(WL0, WL1 ... WLn-1, WLn)은 같은 층에 배열된 메모리셀들(MC)에 공통으로 연결될 수 있다. 제 1 스트링 선택 라인(SSL1)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 스트링 선택 트랜지스터들(TS1, TS2)에 공통으로 결합될 수 있다. 제 2 스트링 선택 라인(SSL2)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 스트링 선택 트랜지스터들(TS1, TS2)에 공통으로 결합될 수 있다. 제 1 접지 선택 라인(GSL1)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 접지 선택 트랜지스터들(TG1, TG2)에 공통으로 결합될 수 있다. 제 2 접지 선택 라인(GSL2)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 접지 선택 트랜지스터들(TG1, TG2)에 공통으로 결합될 수 있다.
프로그램 동작을 위해서, 비트 라인들(BL1, BL2) 가운데 선택된 하나에 0V를 인가하고 나머지에는 채널 부스팅을 위해서 동작 전압을 인가할 수 있다. 또한, 스트링 선택 라인들(SSL1, SSL2) 가운데 선택된 하나에 동작 전압을 인가하고, 나머지에 오프 전압을 인가할 수 있다. 이에 따라, 낸드 스트링들(NS11, NS12, NS21, NS22) 가운데 선택된 비트 라인 및 선택된 스트링 선택 라인에 공통으로 결합된 하나의 낸드 스트링을 선택적으로 동작시킬 수 있다.
읽기 동작을 위해서, 비트 라인들(BL1, BL2) 가운데 선택된 하나에 읽기 전압을 인가하고 나머지는 플로팅시킬 수 있다. 또한, 스트링 선택 라인들(SSL1, SSL2) 가운데 선택된 하나에 동작 전압을 인가하고, 나머지에 오프 전압을 인가할 수 있다. 이에 따라, 낸드 스트링들(NS11, NS12, NS21, NS22) 가운데 선택된 비트 라인 및 선택된 스트링 선택 라인에 공통으로 결합된 하나의 낸드 스트링을 선택적으로 동작시킬 수 있다.
소거 동작을 위해서, 메모리셀들(MC)의 바디에 소거 전압을 인가하고, 워드 라인들(WL0, WL1 ... WLn-1, WLn)에 0V를 인가할 수 있다. 있다. 이에 따라, 낸드 스트링들(NS11, NS12, NS21, NS22)의 메모리셀들(MC)의 데이터가 일시에 소거될 수 있다.
도 3은 도 2의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면을 보여주고, 도 4는 도 2의 비휘발성 메모리 소자의 워드 라인 방향의 개략적인 단면을 보여준다.
도 2 내지 도 4를 같이 참조하면, 기판(105)이 제공될 수 있다. 기판(105)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(105)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수 있다.
반도체 기둥들(130)은 기판(105) 상으로 수직 신장하도록 기판(105) 상에 배열될 수 있다. 낸드 스트링들(NS11, NS12, NS21, NS22)은 반도체 기둥들(130)을 따라서 반도체 기둥들(130)의 양 측벽들 상에 배치될 수 있다. 기판(105)은 반도체 기둥들(130) 아래에 불순물 영역(110)을 포함할 수 있다. 불순물 영역(110)은 소오스 영역이 될 수 있고, 기판(105)의 다른 영역과 PN 접합을 형성할 수 있다. 도 2의 공통 소오스 라인(CSL)은 불순물 영역(110)과 연결될 수 있다.
이 실시예의 변형된 예에서, 소오스 영역들은 반도체 기둥들(130)의 하단에 한정되고, 불순물 영역(110)은 공통 소오스 라인(CSL)이 될 수도 있다. 드레인 영역들은 반도체 기둥들(130)의 상단에 한정될 수 있고, 도 2의 비트 라인(BL1)에 연결될 수 있다.
메모리셀들(MC)은 반도체 기둥들(130)의 측벽들 상의 스토리지 매체들(150) 및 스토리지 매체들(150) 상의 제어 게이트 전극들(164)을 포함할 수 있다. 스토리지 매체들(150)은 반도체 기둥들(130)의 측벽들 상의 터널링 절연층들(142), 터널링 절연층들(142) 상의 전하 저장층들(144) 및 전하 저장층들(144) 상의 블로킹 절연층들(146)을 포함할 수 있다.
제어 게이트 전극들(164) 사이의 반도체 기둥들(130)의 표면 부근에는 불순물 도핑에 의해서 형성되는 PN 접합형 소오스/드레인 영역이 형성되지 않을 수 있다. 따라서 메모리셀들(MC) 내의 반도체 기둥들(130)은 웰(well) 또는 채널(channel)을 형성하기 위해서 동일한 도전형의 불순물들로 연속적으로 도핑되어 있을 수 있다. 이 경우, 프로그램/읽기 동작 중 메모리셀들(MC) 사이의 연결은 전계효과형 소오스/드레인을 이용하여 달성될 수 있다. 메모리셀들(MC) 사이의 반도체 기둥들(130)의 표면은 제어 게이트 전극들(164)의 측방향 전계, 즉 프린징 전계(fringing field)를 이용해서 턴-온될 수 있다.
전하 저장층들(182)은 전하 저장 능력을 가질 수 있다. 예를 들어, 전하 저장층들(182)은 트랩 타입일 수 있고, 예컨대 실리콘 질화층, 양자 도트(quantum dots) 또는 나노크리스탈(nanocrystals)을 포함할 수 있다. 양자 도트 또는 나노크리스탈은 도전체, 예컨대 금속 또는 반도체의 미세 입자들로 구성될 수 있다. 터널링 절연층들(142) 및 블로킹 절연층들(146)은 산화막, 질화막 또는 고유전율막을 포함할 수 있다. 고유전율막은 산화막 및 질화막보다 높은 유전 상수를 갖는 유전막을 지칭할 수 있다.
스트링 선택 트랜지스터들(TS1, TS2)은 반도체 기둥들(130)의 측벽들 상의 스트링 선택 게이트 전극들(166)을 포함할 수 있다. 접지 선택 트랜지스터들(TG1, TG2)은 반도체 기둥들(130)의 측벽들 상의 접지 선택 게이트 전극들(162)을 포함할 수 있다. 스트링 선택 게이트 전극들(166) 및 접지 선택 게이트 전극들(162)은 제 1 선택 게이트 전극들 및 제 2 선택 게이트 전극들로 각각 불리거나 또는 제 2 선택 게이트 전극들 및 제 1 선택 게이트 전극들로 각각 불릴 수도 있다.
메모리셀들(MC)의 사이뿐만 아니라, 스트링 선택 트랜지스터들(TS1, TS2), 메모리셀들(MC) 및 접지 선택 트랜지스터들(TG1, TG2) 사이의 반도체 기둥들(130)의 표면 부근에는 불순물 도핑에 의해서 형성되는 PN 접합형 소오스/드레인 영역이 형성되지 않을 수 있다. 대신, 전술한 바와 같이 프로그램/읽기 동작 중 이들 사이의 연결은 전계효과형 소오스/드레인을 이용하여 달성될 수 있다.
스트링 선택 트랜지스터들(TS1, TS2) 및 반도체 기둥들(130) 사이 및 접지 선택 트랜지스터들(TG1, TG2) 및 반도체 기둥들(130) 사이의 스토리지 매체들(150)은 게이트 절연층의 기능을 할 수 있고, 따라서 하나의 절연층으로 대체될 수도 있다. 접지 선택 게이트 전극들(162), 제어 게이트 전극들(164) 및 스트링 선택 게이트 전극들(166) 사이에는 층간 절연층들(115)이 개재될 수 있다. 스토리지 매체들(150)은 층간 절연층들(115)의 표면을 따라서 신장될 수 있다.
스트링 선택 게이트 전극들(166)은 콘택 플러그들(174)을 통해서 제 1 스트링 선택 라인(SSL1)에 공통으로 연결될 수 있다. 제어 게이트 전극들(164)은 콘택 플러그들(172)을 통해서 워드 라인들(WL0, WL1 ... WLn-1, WLn)에 연결될 수 있다. 접지 선택 게이트 전극들(162)은 콘택 플러그들(170)을 통해서 제 1 접지 선택 라인(GSL1)에 연결될 수 있다.
이 실시예에서, 스트링 선택 트랜지스터들(TS1, TS2)의 개수를 적어도 두 개 이상으로 함으로써, 스트링 선택 게이트 전극들(166)은 그 게이트 길이를 한 개인 경우보다 크게 줄일 수 있어서 보이드(void) 없이 층간 절연층들(115) 사이를 채울 수 있다. 나아가, 접지 선택 트랜지스터들(TG1, TG2)의 개수를 적어도 두 개 이상으로 함으로써, 접지 선택 게이트 전극들(162)은 그 게이트 길이를 한 개인 경우보다 크게 줄일 수 있어서 보이드(void) 없이 층간 절연층들(115) 사이를 채울 수 있다.
나아가, 스트링 선택 게이트 전극들(166)의 게이트 길이(Ls)는 인접한 반도체 기둥들(130) 사이에 대향 배치된 스트링 선택 게이트 전극들(166)의 이격 거리(Ds)보다 작거나 같을 수 있다. 제어 게이트 전극들(164)의 게이트 길이(Lm)는 인접한 반도체 기둥들(130) 사이에 대향 배치된 제어 게이트 전극들(164)의 이격 거리(Dm)보다 작거나 같을 수 있다. 접지 선택 게이트 전극들(162)의 게이트 길이(Lg)는 인접한 반도체 기둥들(130) 사이에 대향 배치된 접지 선택 게이트 전극들(162)의 이격 거리(Dg)보다 작거나 같을 수 있다.
더 나아가, 스트링 선택 게이트 전극들(166)의 게이트 길이(Ls), 제어 게이트 전극들(164)의 게이트 길이 및 접지 선택 게이트 전극들(162)의 게이트 길이(Lg)의 차이는 0 또는 10 nm이하일 수 있다.
이에 따라서, 스트링 선택 게이트 전극들(166), 제어 게이트 전극들(164) 및/또는 접지 선택 게이트 전극들(162)은 보이드(void) 없이 층간 절연층들(115) 사이를 채울 수 있고, 따라서 이들의 제어 신뢰성이 더 높아질 수 있다.
도 12는 본 발명의 일 실험예에 의한 선택 트랜지스터들 간의 거리에 따른 포화 전류값의 변화를 나타내는 그래프이다.
도 12를 참조하면, 선택 트랜지스터들 간의 거리가 커짐에 따라서 선택 트랜지스터들의 포화 전류 값이 작아지기는 하지만 그 차이는 크지 않은 것을 알 수 있다. 선택 트랜지스터들 간의 거리가 0 nm인 경우는 선택 트랜지스터들이 분리되지 않고 하나인 경우를 의미한다. 선택 트랜지스터들 간의 거리가 약 130 nm가 되어도 포화 전류값은 0 nm인 경우에 비해서 약 10% 미만의 감소를 갖는다는 것을 알 수 있다. 이와 같이, 선택 트랜지스터들이 분리되어도 포화 전류값에 큰 변화가 없는 이유는 스트링 선택 트랜지스터들 사이에 PN 접합에 의한 소오스/드레인 영역이 없기 때문이다. 다만, 스트링 선택 트랜지스터들 사이의 거리가 멀어짐에 따라서 프린징 필드가 약해져 포화전류가 조금씩 감소할 수 있다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 개략적인 단면도들이다.
도 5를 참조하면, 기판(105)의 상부에 불순물들을 주입하여 불순물 영역(110)을 한정할 수 있다. 이어서, 기판(105) 상에 층간 절연층들(115) 및 희생층들(120)을 교대로 적층할 수 있다. 희생층들(120)은 층간 절연층들(115)에 대해서 식각 선택비를 가질 수 있다. 예를 들어, 층간 절연층들(115)은 산화물이고, 희생층들(120)은 질화물일 수 있다.
도 6을 참조하면, 층간 절연층들(115) 및 희생층들(120)을 식각하여 복수의 제 1 홀들(125)을 형성할 수 있다. 제 1 홀들(125)은 포토리소그래피 및 식각 기술을 이용하여 형성할 수 있다. 이어서, 홀들(125)을 채우도록 반도체 기둥들(130)을 형성할 수 있다. 예를 들어, 반도체 기둥들(130)은 다결정 구조로 형성하거나 또는 단결정 구조의 에피택셜층으로 형성할 수도 있다.
도 7을 참조하면, 반도체 기둥들(130) 사이의 층간 절연층들(115) 및 희생층들(120)을 식각하여 제 2 홀들(135)을 형성할 수 있다. 제 2 홀들(135)은 포토리소그래피 및 식각 기술을 이용하여 형성할 수 있다.
도 8을 참조하면, 희생층들(120)을 제거할 수 있다. 예를 들어, 등방성 식각을 이용하여 에천트를 제 2 홀들(135)로부터 층간 절연층들(115) 사이로 침투시킬 수 있다. 예를 들어, 등방성 식각은 습식 식각 또는 화학적 건식 식각(chemical dry etch)을 포함할 수 있다. 이에 따라, 층간 절연층들(115) 사이의 희생층들(120)이 제거되어 제 2 홀들(135)과 연결된 터널들(140)이 형성될 수 있다. 터널들(140)에 의해서 반도체 기둥들(130)의 측벽들이 노출될 수 있다.
도 9를 참조하면, 제 2 홀들(도 8의 135) 및 터널들(도 8의 140)에 의해서 노출된 층간 절연층들(115) 및 반도체 기둥들(130)의 측벽들 상에 스토리지 매체들(150)을 형성할 수 있다. 스토리지 매체들(150)은 터널링 절연층(142), 전하 저장층(144) 및 블로킹 절연층(146)을 순차로 형성하여 형성할 수 있다. 이어서, 스토리지 매체들(150) 상에 도전층(155)을 형성할 수 있다. 예를 들어, 스토리지 매체들(150) 및 도전층(155)은 모서리 도포성이 높은 화학기상증착 또는 도금법을 이용하여 형성할 수 있다.
도전층(155)의 형성을 위한 반응 소스는 제 2 홀들(도 8의 135)의 상부로부터 아래로 공급될 수 있다. 따라서 도전층(155)이 터널들(도 4의 140) 내에 보이드 없이 형성되기 위해서는 도전층(155)이 터널들(140)을 채우기 전에 제 2 홀들(135)이 막히지 않아야 한다. 이러한 조건은 도 3에서 설명한 바와 같이, 스트링 선택 트랜지스터들(TS1, TS2)을 두 개 이상으로 분리하고, 접지 선택 트랜지스터들(TG1, TG2)을 두 개 이상으로 분리하여 1차적으로 달성될 수 있다. 나아가, 제 2 홀들(135)의 폭 및 터널들(140)의 폭을 조절하여 도 3에서 설명한 바와 같이 스트링 선택 게이트 전극(166), 제어 게이트 전극(164) 및 접지 선택 게이트 전극(166)의 게이트 길이들을 제어할 수 있다.
도 10을 참조하면, 제 2 홀들(도 8의 135)에 의해서 노출된 도전층(도 9의 155)을 선택적으로 식각하여 접지 선택 게이트 전극들(162), 제어 게이트 전극들(164) 및 스트링 선택 게이트 전극들(166)을 형성할 수 있다.
도 11을 참조하면, 스트링 선택 게이트 전극들(166)은 콘택 플러그들(174)을 통해서 제 1 스트링 선택 라인(SSL1)에 공통으로 연결될 수 있다. 제어 게이트 전극들(164)은 콘택 플러그들(172)을 통해서 워드 라인들(WL0, WL1 ... WLn-1, WLn)에 연결될 수 있다. 접지 선택 게이트 전극들(162)은 콘택 플러그들(170)을 통해서 제 1 접지 선택 라인(GSL1)에 연결될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 이 실시예에 따른 비휘발성 메모리 소자는 도 1a 내지도 4의 비휘발성 메모리 소자에서 일부 구성을 변형한 것이고, 따라서 중복된 설명은 생략된다.
도 13을 참조하면, 적어도 한 쌍의 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)은 메모리셀들(MC)의 일측에 서로 인접하게 배열될 수 있다. 제 1 스트링 선택 라인(SSL1)은 제 1 스트링 선택 트랜지스터들(TS1)에 결합되고 제 2 스트링 선택 라인(SSL2)은 제 2 스트링 선택 트랜지스터들(TS2)에 결합될 수 있다. 따라서 도 1a 또는 도 1b와 달리, 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)은 서로 분리되어 따로 동작될 수 있다.
적어도 한 쌍의 제 1 및 제 2 접지 선택 트랜지스터들(TG1, TG2)은 스트링 선택 트랜지스터들(TS1, TS2)의 반대편, 메모리셀들(MC)의 타측에 서로 인접하게 배열될 수 있다. 제 1 접지 선택 라인(GSL1)은 제 1 접지 선택 트랜지스터들(GS1)에 결합되고 제 2 접지 선택 라인(GSL2)은 제 2 접지 선택 트랜지스터들(GS2)에 결합될 수 있다. 따라서 도 1a 또는 도 1b와 달리, 제 1 및 제 2 접지 선택 트랜지스터들(GS1, GS2)은 서로 분리되어 따로 동작될 수 있다. 이 실시예의 변형된 예에서, 제 1 및 제 2 접지 선택 트랜지스터들(TG1, TG2)은 도 1a 또는 도 1b와 같이 하나의 접지 선택 라인(GSL)에 공통으로 결합될 수도 있다.
이하에서는 이 실시예에 따른 비휘발성 메모리 소자의 동작방법을 설명한다.
예를 들어, 프로그램 동작을 위해서는 비트 라인(BL)에 0V 또는 동작전압을 인가하고, 공통 소오스 라인에 0 V를 인가할 수 있다. 비트 라인(BL)에 0V가 인가된 경우 이 낸드 스트링(NS)은 프로그램을 위해서 선택된다. 하지만, 비트 라인(BL)에 동작전압이 인가된 경우 이 낸드 스트링(NS)은 채널 부스팅(channnel boosting)에 의해서 프로그램이 방지된다.
메모리셀들(MC) 중 선택 메모리셀에는 프로그램 전압을 인가하고, 나머지 메모리셀들에는 패스 전압을 인가할 수 있다. 패스 전압은 프로그램 전압보다 작고 메모리셀들(MC)의 문턱 전압보다 클 수 있다. 프로그램 전압은 메모리셀들(MC) 내로 F-N 터널링에 의해서 전하가 주입될 수 있도록 선택될 수 있다.
제 1 및 제 2 접지 선택 라인(GSL1, GSL2)에는 오프(off) 전압을 인가할 수 있다. 메모리셀들(MC)에 바로 인접한 제 2 스트링 선택 라인(SSL2)에는 제 1 전압을 인가하고, 비트 라인(BL)에 바로 인접한 제 1 스트링 선택 라인(SSL1)에는 제 2 전압을 인가할 수 있다. 제 2 전압은 제 1 스트링 선택 트랜지스터(TS1)를 턴-온시키면서 그 오프 전류(off current)를 낮추기 위해서 가능한 낮게 선택될 수 있다. 예를 들어, 제 2 전압은 제 1 스트링 선택 트랜지스터(TS1)의 문턱전압보다 크거나 같을 수 있고, 예컨대 전술한 동작전압과 같을 수 있다.
제 1 전압은 제 2 스트링 선택 트랜지스터(TS2)와 인접한 메모리셀(MC) 간의 전압 차이를 줄이도록 선택될 수 있다. 예를 들어, 제 1 전압은 패스 전압과 실질적으로 같을 수 있다. 이와 같이, 제 1 전압을 제 2 전압보다 크게 함으로써, 패스 전압과 제 1 전압의 차이를 작게 함으로써 메모리셀들(MC)에서 인접한 제 2 스트링 선택 트랜지스터(TS2)로 누설전류가 발생하여 채널 부스팅 효율이 감소되는 것을 방지할 수 있다.
따라서 이 실시예에 따른 비휘발성 메모리 소자의 동작방법에 따르면, 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)을 분리해서 동작시킴으로써, 오프 전류와 누설 전류를 동시에 줄일 수 있다. 누설을 방지하는 기능은 도 14 내지 도 16을 참조하여 더 상세하게 설명된다.
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 이 실시예에 따른 비휘발성 메모리 소자는 도 13의 비휘발성 메모리 소자를 이용한 어레이 배치에 대응할 수 있다. 따라서 두 실시예들에서 중복된 설명은 생략된다.
도 14를 참조하면, 수직 구조를 갖는 복수의 낸드 스트링들(NS11, NS12, NS21, NS22)이 행렬로 배열될 수 있다. 제 1 비트 라인(BL1)은 제 1 열에 배열된 낸드 스트링들(NS11, NS21)의 일측에 공통으로 연결되고, 제 2 비트 라인(BL2)은 제 2 열에 배열된 낸드 스트링들(NS12, NS22)의 일측에 공통으로 연결될 수 있다. 공통 소오스 라인(CSL)은 제 1 및 제 2 비트 라인들(BL1, BL2) 반대편, 낸드 스트링들(NS11, NS12, NS21, NS22)의 타측에 공통으로 연결될 수 있다. 낸드 스트링들(NS11, NS12, NS21, NS22)의 수 및 비트 라인들(BL1, BL2)의 수는 예시적으로 도시되었고, 이 실시예의 범위를 제한하지 않는다.
워드 라인들(WL0, WL1 ... WLn-1, WLn)은 같은 층에 배열된 메모리셀들(MC)에 공통으로 연결될 수 있다. 제 1 스트링 선택 라인(SSL1)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 제 1 스트링 선택 트랜지스터들(TS1)에 공통으로 결합될 수 있다. 제 2 스트링 선택 라인(SSL2)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 스트링 선택 트랜지스터들(TS2)에 공통으로 결합될 수 있다. 제 3 스트링 선택 라인(SSL3)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 제 1 스트링 선택 트랜지스터들(TS1)에 공통으로 결합될 수 있다. 제 4 스트링 선택 라인(SSL4)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)에 공통으로 결합될 수 있다.
제 1 접지 선택 라인(GSL1)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 제 1 접지 선택 트랜지스터들(TG2)에 공통으로 결합될 수 있다. 제 2 접지 선택 라인(GSL2)은 제 1 행에 배열된 낸드 스트링들(NS11, NS12)의 제 2 접지 선택 트랜지스터들(TG2)에 공통으로 결합될 수 있다. 제 3 접지 선택 라인(GSL3)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 제 1 접지 선택 트랜지스터들(TG1)에 공통으로 결합될 수 있다. 제 4 접지 선택 라인(GSL4)은 제 2 행에 배열된 낸드 스트링들(NS21, NS22)의 제 2 접지 선택 트랜지스터들(TG2)에 공통으로 결합될 수 있다.
도 15는 도 14의 메모리 소자에서 프로그램 동작이 수행될 때의 전압 바이어스 조건을 보여준다. 예시적으로, 제 1 행에 배열된 제 1 낸드 스트링(NS11) 내의 메모리 셀들 중 하나가 프로그램되는 것으로 가정한다. 즉, 제 1 행에 배열된 제 2 낸드 스트링(NS12), 그리고 제 2 행에 배열된 낸드 스트링들(NS21, NS22)은 프로그램 금지되는 것으로 가정한다.
도 14 및 도 15를 참조하면, 제 1 행에 배열된 제 1 낸드 스트링(NS11) 내의 메모리 셀이 프로그램되므로, 제 1 낸드 스트링(NS11)에 연결된 제 1 비트 라인(BL1)에 전원 전압(Vcc)이 제공된다. 제 2 행의 제 1 낸드 스트링(NS21) 또한 전원 전압(Vcc)이 제공되는 제 1 비트 라인(BL1)에 연결되어 있다.
제 1 행에 배열된 제 2 낸드 스트링(NS12)은 프로그램 금지되므로, 제 2 낸드 스트링(NS12)에 연결된 제 2 비트 라인(BL2)에 접지 전압(Vcc)이 제공된다. 제 2 행의 제 2 낸드 스트링(NS22) 또한 접지 전압(Vss)이 제공되는 제 2 비트 라인(BL2)에 연결되어 있다.
제 1 행의 제 1 낸드 스트링(NS11)이 프로그램 되므로, 제 1 낸드 스트링(NS11)에 연결된 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)에 턴-온 전압이 제공된다. 턴-온 전압은 제 1 낸드 스트링(NS11)의 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)을 턴-온할 수 있는 전압일 것이다. 예를 들면, 턴-온 전압은 전원 전압(Vcc)일 것이다.
제 1 행의 제 2 낸드 스트링(NS12)의 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2) 또한 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)에 각각 연결되어 있다. 따라서, 제 1 행의 제 1 및 제 2 낸드 스트링들(NS11, NS12)의 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)은 턴-온 될 것이다.
제 2 행의 제 1 및 제 2 낸드 스트링들(NS21, NS22)은 프로그램 금지된다. 예를 들면, 제 3 및 제 4 스트링 선택 라인들(SSL3, SSL4)에 턴-오프 전압이 제공될 것이다. 턴-오프 전압은 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 1 및 제 2 스트링 선택 트랜지스터들(TS1, TS2)을 턴-오프하는 전압일 것이다. 예를 들면, 턴-오프 전압은 접지 전압(Vss)일 것이다.
워드 라인들(WL0~WLn)에 프로그램 전압(Vpgm) 또는 패스 전압(Vpass)이 제공될 것이다. 예시적으로, 선택된 메모리 셀에 연결된 워드 라인에 프로그램 전압(Vpgm)이 제공될 것이다. 비선택된 메모리 셀들에 연결된 워드 라인들에 패스 전압(Vpass)이 제공될 것이다. 프로그램 전압(Vpgm) 및 패스 전압(Vpass)은 고전압일 것이다.
워드 라인들(WL0~WLn)에 인가되는 고전압(Vpgm 또는 Vpass)에 의해, 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 메모리 셀들에 채널이 형성될 것이다. 형성된 채널의 전압은 고전압(Vpgm 또는 Vpass)에 의해 부스팅될 것이다. 이때, 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)의 게이트에 접지 전압(Vss)이 인가되어 있다. 따라서, 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)의 게이트 전압(예를 들면, 접지 전압(Vss)) 및 드레인 전압(예를 들면, 부스팅된 채널 전압) 사이의 전압 차이로 인해, 게이트 유도 드레인 누설(GIDL, Gate Induced Drain Leakage)이 발생할 수 있다.
또한, 제 2 행에 배열된 제 2 낸드 스트링(NS22)에 연결된 제 2 비트 라인(BL2)에 접지 전압(Vss)이 인가되어 있다. 제 2 낸드 스트링(NS22)에 연결된 비트 라인 전압(예를 들면, 접지 전압(Vss)) 및 부스팅된 채널 전압 사이의 차이로 인해, 제 2 낸드 스트링(NS22)에서 추가적인 누설이 발생할 수 있다.
이와 같은 문제를 해결하기 위하여, 본 발명의 실시 예에 따른 메모리 소자의 스트링 선택 라인들의 전압이 제어 방법이 제공된다.
도 16은 본 발명의 실시 예에 따른 전압 제어 방법을 보여주는 테이블이다. 도 14 및 도 16을 참조하면, 제 3 스트링 선택 라인(SSL3)에 제 3 전압(V3)이 제공된다. 즉, 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 1 스트링 선택 트랜지스터들(TS1)의 게이트들에 제 3 전압(V3)이 인가된다. 예시적으로, 제 3 전압(V3)은 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 1 스트링 선택 트랜지스터들(TS1)을 턴-오프 하는 전압일 것이다.
제 4 스트링 선택 라인(SSL4)에 제 4 전압(V4)이 제공된다. 즉, 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)의 게이트들에 제 4 전압(V4)이 인가된다. 예시적으로, 제 4 전압(V4)은 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)을 턴-오프 하는 전압일 것이다.
제 4 전압(V4)과 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 부스팅된 채널 전압의 차이가 감소할수록, 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터(TS2)에서 발생될 수 있는 게이트 유도 드레인 누설이 감소할 것이다. 제 4 전압(V4)의 레벨은 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)에서 발생되는 게이트 유도 드레인 누설을 방지 또는 감소시키도록 설정될 것이다. 예를 들면, 제 4 전압(V4)은 접지 전압(Vss) 보다 높은 레벨을 가질 것이다. 예를 들면, 제 4 전압(V4)은 접지 전압(Vss) 및 제 2 스트링 선택 트랜지스터(TS2)의 문턱 전압 사이의 레벨을 가질 것이다.
제 3 전압(V3)의 레벨이 낮을수록, 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 1 스트링 선택 트랜지스터들(TS1)을 통해 비트 라인들(BL1, BL2)로 누설되는 전하가 감소할 것이다. 제 3 전압(V3)의 레벨은 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 1 스트링 선택 트랜지스터들(TS1)을 통한 누설을 방지 또는 감소시키도록 설정될 것이다. 예를 들면, 제 3 전압(V3)은 접지 전압(Vss) 보다 낮은 레벨을 가질 것이다.
상술한 바와 같이, 프로그램되는 낸드 스트링(예를 들면, NS11)과 다른 행에 배열된 낸드 스트링들(예를 들면, NS21, NS22)의 스트링 선택 라인들(예를 들면, SSL3, SSL4)에 제공되는 전압의 레벨이 제어되면, 프로그램되는 낸드 스트링(예를 들면, NS11)과 다른 행에 배열된 낸드 스트링들(예를 들면, NS21, NS22)에서 발생되는 누설이 방지 또는 감소된다. 따라서, 메모리 소자의 신뢰성이 향상된다.
또한, 누설량을 유지하면서, 즉 메모리 소자의 신뢰성을 유지하면서, 스트링 선택 트랜지스터들(TS1, TS2)과 인접한 워드 라인들에 제공되는 전압의 레벨이 상승될 수 있다. 즉, 메모리 소자의 신뢰성을 유지하면서, 스트링 선택 트랜지스터들(TS1, TS2)과 인접한 워드 라인들의 전압 윈도우가 향상될 수 있다.
도 16에서, 제 4 전압(V4)은 턴-오프 전압인 것으로 설명되었다. 그러나, 제 4 전압(V4)은 제 2 행에 배열된 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)을 턴-온할 수 있는 전압일 수 있다. 예시적으로, 제 4 전압(V4)은 제 1 및 제 2 낸드 스트링들(NS21, NS22)의 제 2 스트링 선택 트랜지스터들(TS2)의 문턱 전압보다 높은 레벨을 가질 수 있다. 예시적으로, 제 4 전압(V4)은 패스 전압(Vpass) 보다 낮은 레벨을 가질 수 있다. 제 4 전압(V4)은 패스 전압(Vpass)과 같은 레벨을 가질 수 있다. 제 4 전압(V4)은 패스 전압(Vpass) 보다 높은 레벨을 가질 수 있다.
도 17은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 일 실시예를 보여준다. 도 17을 참조하면, 스트링 선택 게이트 전극들(166)은 콘택 플러그들(174)을 통해서 제 1 스트링 선택 라인(SSL1) 및 제 2 스트링 선택 라인(SSL2)에 각각 연결될 수 있다. 접지 선택 게이트 전극들(162)은 콘택 플러그들(170)을 통해서 제 1 및 제 2 접지 선택 라인들(GSL1, GSL2)에 각각 연결될 수 있다.
도 18은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여준다. 간결한 설명을 위하여, 낸드 스트링 어레이 부분은 생략되어 있다. 도 18을 참조하면, 낸드 스트링 어레이의 한 측면에서, 접지 선택 게이트 전극들은 콘택 플러그들(170, 171)을 통해 제 1 및 제 2 접지 선택 라인들(GSL1, GSL2)에 각각 연결된다. 또한, 낸드 스트링 어레이의 한 측면에서, 제어 게이트 전극들은 콘택 플러그들(172)을 통해 워드 라인들(WL0~WLn)에 각각 연결된다. 낸드 스트링 어레이의 다른 한 측면에서, 스트링 선택 게이트 전극들은 콘택 플러그들(175, 176)을 통해 제 1 및 제 2 스트링 선택 라인들(SSL1, SSL2)에 각각 연결된다.
예시적으로, 스트링 선택 라인들(SSL1, SSL2), 워드 라인들(WL0~WLn), 그리고 접지 선택 라인들(GSL1, GSL2)은 동일한 레이어 상에 형성될 수 있다. 예를 들면, 스트링 선택 라인들(SSL1, SSL2), 워드 라인들(WL0~WLn), 그리고 접지 선택 라인들(GSL1, GSL2)은 메탈 레이어에 형성될 수 있다. 예를 들면, 스트링 선택 라인들(SSL1, SSL2), 워드 라인들(WL0~WLn), 그리고 접지 선택 라인들(GSL1, GSL2)은 메탈 0 레이어 또는 메탈 1 레이어에 형성될 수 있다.
도 19는 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여준다. 도 18을 참조하여 설명된 단면도와 비교하면, 도 19에서, 제 1 스트링 선택 라인(SSL1)은 제 2 스트링 선택 라인(SSL2)과 상이한 레이어에 형성된다. 예시적으로, 제 1 스트링 선택 라인(SSL1)은 제 2 스트링 선택 라인(SSL2)이 형성된 레이어의 상층 레이어에 형성된다. 예를 들면, 제 1 스트링 선택 라인(SSL1)은 메탈 1 레이어에 형성된다. 제 2 스트링 선택 라인(SSL2)은 메탈 0 레이어에 형성된다.
도 20은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여준다. 도 19를 참조하여 설명된 단면도와 비교하면, 도 20에서, 워드 라인들(WL0~WLn), 공통 소스 라인들(GSL1, GSL2), 그리고 제 1 스트링 선택 라인(SSL1)은 동일한 레이어에 형성된다. 예를 들면, 워드 라인들(WL0~WLn), 공통 소스 라인들(GSL1, GSL2), 그리고 제 1 스트링 선택 라인(SSL1)은 메탈 1 레이어에 형성된다. 제 2 스트링 선택 라인(SSL2)은 제 1 스트링 선택 라인(SSL1) 보다 하층 레이어에 형성된다. 예를 들면, 제 2 스트링 선택 라인(SSL2)은 메탈 0 레이어에 형성된다.
도 21은 도 14의 비휘발성 메모리 소자의 비트 라인 방향의 개략적인 단면도의 다른 실시예를 보여준다. 도 20을 참조하여 설명된 단면도와 비교하면, 도 21에서, 접지 선택 게이트 전극들은 하나의 접지 선택 라인(GSL)에 연결된다. 즉, 도 1a 내지 도 2를 참조하여 설명된 메모리 소자와 마찬가지로, 접지 선택 트랜지스터들(TG1, TG2)은 접지 선택 라인(GSL)에 공통으로 연결될 것이다.
제 1 스트링 선택 라인(SSL1), 워드 라인들(WL0~WLn), 그리고 접지 선택 라인(GSL)은 동일한 레이어에 형성될 것이다. 예를 들면, 제 1 스트링 선택 라인(SSL1), 워드 라인들(WL0~WLn), 그리고 접지 선택 라인(GSL)은 메탈 1 레이어에 형성될 것이다. 제 2 스트링 선택 라인(SSL2)은 제 1 스트링 선택 라인(SSL1) 보다 하층 레이어에 형성될 것이다. 예를 들면, 제 2 스트링 선택 라인(SSL2)은 메탈 0 레이어에 형성될 것이다.
워드 라인들(WL0~WLn), 공통 소스 라인들(GSL1, GSL2), 그리고 제 1 스트링 선택 라인(SSL1)은 동일한 레이어에 형성된다. 예를 들면, 워드 라인들(WL0~WLn), 공통 소스 라인들(GSL1, GSL2), 그리고 제 1 스트링 선택 라인(SSL1)은 메탈 1 레이어에 형성될 것이다. 제 2 스트링 선택 라인(SSL2)은 제 1 스트링 선택 라인(SSL1) 보다 하층 레이어에 형성된다. 예를 들면, 제 2 스트링 선택 라인(SSL2)은 메탈 0 레이어에 형성될 것이다.
도 22는 본 발명의 제 2 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 도 14에 도시된 메모리 소자와 비교하면, 도 22에 도시된 메모리 소자의 선택 트랜지스터들(TS1, TS2, TG1, TG2)에 메모리 셀들과 마찬가지로 전하 저장층이 제공된다. 즉, 선택 트랜지스터들(TS1, TS2, TG1, TG2) 및 메모리 셀들은 동일한 구조를 갖는다. 예시적으로, 선택 트랜지스터들(TS1, TS2, TG1, TG2) 및 메모리 셀들에 제공되는 전하 저장층은 전하 트랩층일 것이다.
도 23은 본 발명의 제 3 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 도 22에 도시된 메모리 소자와 비교하면, 도 23에 도시된 메모리 소자는 스트링 선택 라인들(SSL1~SSL4) 및 노멀 워드 라인들(WL0~WLn) 사이의 더미 워드 라인(DWL)을 더 포함한다. 예시적으로, 프로그램 동작 시에, 더미 워드 라인(DWL)에 더미 패스 전압이 인가될 것이다. 예를 들면, 더미 패스 전압의 레벨은 노멀 패스 전압의 레벨보다 낮을 것이다.
예시적으로, 스트링 선택 라인들(SSL1~SSL4) 및 노멀 워드 라인들(WL0~WLn) 사이에 둘 이상의 더미 워드 라인들(DWL)이 제공될 수 있다.
도 24는 본 발명의 제 4 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 도 22에 도시된 메모리 소자와 비교하면, 도 24에 도시된 메모리 소자는 접지 선택 라인들(GSL1~GSL4) 및 노멀 워드 라인들(WL0~WLn) 사이의 더미 워드 라인(DWL)을 더 포함한다. 예시적으로, 프로그램 동작 시에, 더미 워드 라인(DWL)에 더미 패스 전압이 인가될 것이다. 예를 들면, 더미 패스 전압의 레벨은 노멀 패스 전압의 레벨보다 낮을 것이다.
예시적으로, 접지 선택 라인들(GSL1~GSL4) 및 노멀 워드 라인들(WL0~WLn) 사이에 둘 이상의 더미 워드 라인들(DWL)이 제공될 수 있다.
도 25는 본 발명의 제 5 실시 예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 도 22에 도시된 메모리 소자와 비교하면, 도 25에 도시된 메모리 소자는 스트링 선택 라인들(SSL1~SSL4) 및 노멀 워드 라인들(WL0~WLn) 사이의 제 1 더미 워드 라인(DWL1), 그리고 접지 선택 라인들(GSL1~GSL4) 및 노멀 워드 라인들(WL0~WLn) 사이의 제 2 더미 워드 라인(DWL2)을 더 포함한다. 예시적으로, 프로그램 동작 시에, 제 1 및 제 2 더미 워드 라인들(DWL1, DWL2)에 각각 제 1 및 제 2 더미 패스 전압들이 인가될 것이다. 예를 들면, 제 1 및 제 2 더미 패스 전압들의 레벨들은 노멀 패스 전압의 레벨보다 낮을 것이다.
예시적으로, 스트링 선택 라인들(SSL1~SSL4) 및 노멀 워드 라인들(WL0~WLn) 사이에 둘 이상의 제 1 더미 워드 라인들(DWL1)이 제공될 수 있다. 또한, 접지 선택 라인들(GSL1~GSL4) 및 노멀 워드 라인들(WL0~WLn) 사이에 둘 이상의 제 2 더미 워드 라인들(DWL2)이 제공될 수 있다.
도 26은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 포함하는 메모리 장치(200)를 보여주는 개략적인 블록도이다. 도 26을 참조하면, 낸드 셀어레이(250)는 코어 회로 유닛(270)과 결합될 수 있다. 예를 들어, 낸드 셀어레이(250)는 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함할 수 있다. 코어 회로 유닛(270)은 제어 로직(271), 로우 디코더(272), 칼럼 디코더(273), 감지 증폭기(274) 및/또는 페이지 버퍼(275)를 포함할 수 있다.
제어 로직(271)은 로우 디코더(272), 칼럼 디코더(273) 및/또는 페이지 버퍼(275)와 통신할 수 있다. 로우 디코더(272)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및/또는 접지 선택 라인들(GSL)을 통해서 적층 구조의 낸드 셀어레이(250)와 통신할 수 있다. 칼럼 디코더(273)는 비트 라인들(BL)을 통해서 낸드 셀어레이(250)와 통신할 수 있다. 감지 증폭기(274)는 낸드 셀어레이(250)로부터 신호가 출력될 때 칼럼 디코더(273)와 연결되고, 낸드 셀어레이(250)로 신호가 전달될 때는 칼럼 디코더(273)와 연결되지 않을 수 있다.
예를 들어, 제어 로직(271)은 로우 어드레스 신호를 로우 디코더(272)에 전달하고, 로우 디코더(272)는 이러한 신호들을 디코딩하여 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)을 통해서 낸드 셀어레이(250)에 로우 어드레스 신호를 전달할 수 있다. 제어 로직(271)은 칼럼 어드레스 신호를 칼럼 디코더(273) 또는 페이지 버퍼(275)에 전달하고, 칼럼 디코더(273)는 이 신호를 디코딩하여 비트 라인들(BL)을 통해서 낸드 셀어레이(250)에 칼럼 어드레스 신호를 전달할 수 있다. 적층 낸드 셀어레이(250)의 신호는 칼럼 디코더들(273)을 통해서 감지 증폭기(274)에 전달되고, 여기에서 증폭되어 페이지 버퍼(275)를 거쳐서 제어 로직(271)에 전달될 수 있다.
도 27은 본 발명의 일 실시예에 따른 메모리 카드(400)를 보여주는 개략도이다. 도 27을 참조하면, 메모리 카드(400)는 하우징(430) 내에 제어기(410)와 메모리(420)를 포함할 수 있다. 제어기(410)와 메모리(420)는 전기적인 신호를 교환할 수 있다. 예를 들어, 제어기(410)의 명령에 따라서, 메모리(420)와 제어기(410)는 데이터를 주고받을 수 있다. 이에 따라, 메모리 카드(400)는 메모리(420)에 데이터를 저장하거나 또는 메모리(420)로부터 데이터를 외부로 출력할 수 있다.
예를 들어, 메모리(420)는 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함할 수 있다. 이러한 메모리 카드(400)는 다양한 휴대용 기기의 데이터 저장 매체로 이용될 수 있다. 예를 들어, 메모리 카드(400)는 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드를 포함할 수 있다.
도 28은 본 발명의 일 실시예에 따른 전자 시스템(500)을 보여주는 블록이다. 도 28을 참조하면, 전자 시스템(500)은 프로세서(510), 입/출력 장치(530) 및 메모리 칩(520)을 포함할 수 있고, 이들은 버스(bus, 540)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(510)는 프로그램을 실행하고, 시스템(500)을 제어하는 역할을 할 수 있다. 입/출력 장치(530)는 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(500)은 입/출력 장치(530)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 메모리(520)는 프로세서(510)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 예를 들어, 메모리(520)는 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함할 수 있다.
예를 들어, 이러한 전자 시스템(500)은 메모리(520)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있고, 예컨대 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
도 29는 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함하는 비휘발성 메모리 장치(620)를 구비한 메모리 시스템(600)을 보여주는 블록도이다. 도 29를 참조하면, 메모리 시스템(600)은 비휘발성 메모리 장치(620) 및 컨트롤러(610)를 포함한다.
컨트롤러(610)는 호스트(Host) 및 비휘발성 메모리 장치(620)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(610)는 비휘발성 메모리 장치(620)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(610)는 비휘발성 메모리 장치(620)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(610)는 비휘발성 메모리 장치(620) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(610)는 비휘발성 메모리 장치(620)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(610)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 잘 알려진 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 비휘발성 메모리 장치(620) 및 호스트(Host) 사이의 캐시 메모리, 그리고 비휘발성 메모리 장치(620) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(610)의 제반 동작을 제어한다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(610) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(610)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 비휘발성 메모리 장치(620)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(600)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 비휘발성 메모리 장치(620)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(610)의 구성 요소로서 제공된다. 오류 정정 블록은 비휘발성 메모리 장치(620)의 구성 요소로서 제공될 수 있다.
컨트롤러(610) 및 비휘발성 메모리 장치(620)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(610) 및 비휘발성 메모리 장치(620)는 하나의 반도체 장치로 집적되어, 도 24를 참조하여 설명된 바와 같이, 메모리 카드를 구성할 수 있다. 예를 들면컨트롤러(610) 및 비휘발성 메모리 장치(620)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성한다.
컨트롤러(610) 및 비휘발성 메모리 장치(620)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성한다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(600)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(600)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(600)은 컴퓨터, 휴대용 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 비휘발성 메모리 장치(610) 또는 메모리 시스템(600)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 비휘발성 메모리 장치(620) 또는 메모리 시스템(600)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장된다.
도 30은 도 29의 메모리 시스템(600)의 응용 예를 보여주는 블록도이다. 도 30을 참조하면, 메모리 시스템(700)은 비휘발성 메모리 장치(720) 및 컨트롤러(710)를 포함한다. 비휘발성 메모리 장치(700)는 복수의 비휘발성 메모리 칩들을 포함한다. 복수의 비휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 비휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(710)와 통신하도록 구성된다. 도 27에서, 복수의 비휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(710)와 통신하는 것으로 도시되어 있다. 각 비휘발성 메모리 칩은 도 1a 내지 도 25를 참조하여 설명된 비휘발성 메모리 소자를 포함할 것이다.
도 31은 도 30을 참조하여 설명된 메모리 시스템(700)을 포함하는 컴퓨팅 시스템(800)을 보여주는 블록도이다. 도 31을 참조하면, 컴퓨팅 시스템(800)은 중앙 처리 장치(810), 램(820, RAM, Random Access Memory), 사용자 인터페이스(830), 전원(840), 그리고 메모리 시스템(700)을 포함한다.
메모리 시스템(700)은 시스템 버스(850)를 통해, 중앙처리장치(810), 램(820), 사용자 인터페이스(830), 그리고 전원(840)에 전기적으로 연결된다. 사용자 인터페이스(830)를 통해 제공되거나, 중앙 처리 장치(810)에 의해서 처리된 데이터는 메모리 시스템(700)에 저장된다. 메모리 시스템(700)은 컨트롤러(710) 및 비휘발성 메모리 장치(720)를 포함한다.
도 31에서, 비휘발성 메모리 장치(720)는 컨트롤러(710)를 통해 시스템 버스(850)에 연결되는 것으로 도시되어 있다. 그러나, 비휘발성 메모리 장치(720)는 시스템 버스(850)에 직접 연결되도록 구성될 수 있다.
도 31에서, 비휘발성 메모리 장치(700)는 복수의 비휘발성 메모리 칩들을 포함하는 것으로 설명되었다. 그러나, 비휘발성 메모리 장치(700)는 하나의 비휘발성 메모리 칩을 포함할 수 있다. 또한, 비휘발성 메모리 장치(700)는 복수의 비휘발성 메모리 칩들을 포함하되, 각 비휘발성 메모치 칩에 고유한 채널이 제공될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
NS : 낸드 스트링
SSL : 스트링 선택 라인
GSL : 접지 선택 라인
WL : 워드 라인

Claims (10)

  1. 기판;
    상기 기판 상으로 수직 신장하는 반도체 기둥;
    상기 반도체 기둥의 측벽을 따라서 상기 기판 상으로 수직 신장하고, 복수의 메모리셀들 및 상기 복수의 메모리셀들의 일측에 서로 인접하게 배치된 적어도 한 쌍의 제 1 선택 트랜지스터들을 포함하는 낸드 스트링;
    상기 낸드 스트링의 상기 복수의 메모리셀들에 결합된 복수의 워드 라인들; 그리고
    상기 낸드 스트링의 상기 적어도 한 쌍의 제 1 선택 트랜지스터들에 공통으로 결합된 제 1 선택 라인을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 낸드 스트링의 일단에 연결된 비트 라인; 및
    상기 비트 라인 반대편에서 상기 낸드 스트링의 타단에 연결된 공통 소오스 라인을 더 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  3. 제 2 항에 있어서,
    상기 한 쌍의 제 1 선택 트랜지스터들은 상기 비트 라인 및 상기 복수의 메모리셀들 사이에 배치된 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  4. 제 2 항에 있어서,
    상기 한 쌍의 제 1 선택 트랜지스터들은 상기 공통 소오스 라인 및 상기 복수의 메모리셀들 사이에 배치된 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 낸드 스트링은 상기 한 쌍의 제 1 선택 트랜지스터들의 반대편 상기 복수의 메모리셀들의 타측에 적어도 한 쌍의 제 2 선택 트랜지스터들을 더 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  6. 제 5 항에 있어서,
    상기 낸드 스트링의 상기 적어도 한 쌍의 제 2 선택 트랜지스터들에 공통으로 결합된 제 2 선택 라인을 더 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  7. 기판;
    상기 기판 상으로 수직 신장하고 행렬로 배열된 복수의 반도체 기둥들;
    상기 복수의 반도체 기둥들의 측벽들을 따라서 상기 기판 상으로 수직 신장하고, 복수의 메모리셀들 및 상기 복수의 메모리셀들의 일측에 서로 인접하게 배치된 적어도 한 쌍의 제 1 선택 트랜지스터들을 포함하는 복수의 낸드 스트링들;
    상기 복수의 낸드 스트링들 가운데 같은 열에 배열된 낸드 스트링들의 일단에 공통으로 연결된 복수의 비트 라인들;
    상기 복수의 비트 라인들 반대편에서 상기 복수의 낸드 스트링들의 타단에 공통으로 연결된 공통 소오스 라인;
    상기 복수의 낸드 스트링들의 상기 복수의 메모리셀들 가운데 같은 층에 배열된 메모리셀들에 공통으로 결합된 복수의 워드 라인들; 및
    상기 복수의 낸드 스트링들 가운데 같은 행에 배열된 낸드 스트링들의 상기 적어도 한 쌍의 제 1 선택 트랜지스터들에 공통으로 결합된 복수의 제 1 선택 라인들을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  8. 제 7 항에 있어서,
    상기 복수의 메모리셀들은 상기 복수의 반도체 기둥들의 측벽 상의 제어 게이트 전극들을 포함하고,
    상기 적어도 한 쌍의 제 1 선택 트랜지스터들은 상기 복수의 반도체 기둥들의 측벽 상의 제 1 게이트 전극들을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  9. 제 8 항에 있어서,
    상기 제어 게이트 전극들의 게이트 길이와 상기 제 1 게이트 전극들의 게이트 길이의 차이는 0 또는 10 nm 이하인 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
  10. 제 8 항에 있어서,
    상기 제 1 게이트 전극들의 게이트 길이는 인접한 반도체 기둥들 사이에서 같은 층에 배열된 제 1 게이트 전극들 사이의 이격 거리보다 작거나 같은 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
KR1020100006475A 2009-02-02 2010-01-25 수직 구조의 비휘발성 메모리 소자 KR101527195B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/860,049 US8488381B2 (en) 2009-02-02 2010-08-20 Non-volatile memory device having vertical structure and method of operating the same
JP2010194427A JP2011054267A (ja) 2009-09-03 2010-08-31 垂直構造の不揮発性メモリ装置及びその動作方法
TW099129723A TWI518689B (zh) 2009-09-03 2010-09-02 具有垂直結構之非揮發性記憶體元件以及其操作方法
US13/836,212 US8824209B2 (en) 2009-02-02 2013-03-15 Non-volatile memory device having vertical structure and method of operating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090008041 2009-02-02
KR20090008041 2009-02-02
KR1020090083148 2009-09-03
KR1020090083148A KR20100089014A (ko) 2009-02-02 2009-09-03 수직 구조의 비휘발성 메모리 소자 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20100089022A KR20100089022A (ko) 2010-08-11
KR101527195B1 true KR101527195B1 (ko) 2015-06-10

Family

ID=42397599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006475A KR101527195B1 (ko) 2009-02-02 2010-01-25 수직 구조의 비휘발성 메모리 소자

Country Status (2)

Country Link
US (5) US8295089B2 (ko)
KR (1) KR101527195B1 (ko)

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527195B1 (ko) 2009-02-02 2015-06-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US8488381B2 (en) 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8541832B2 (en) * 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101623547B1 (ko) * 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8363476B2 (en) * 2011-01-19 2013-01-29 Macronix International Co., Ltd. Memory device, manufacturing method and operating method of the same
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR101784999B1 (ko) * 2011-04-08 2017-11-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 행 디코더
KR101845508B1 (ko) 2011-04-27 2018-04-05 삼성전자주식회사 반도체 소자의 제조 방법
KR101855324B1 (ko) 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8643142B2 (en) 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
US8956968B2 (en) 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
US8951859B2 (en) 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
KR101856130B1 (ko) 2012-01-04 2018-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
KR101862156B1 (ko) 2012-01-19 2018-05-29 삼성전자주식회사 불휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US9099202B2 (en) 2012-11-06 2015-08-04 Sandisk Technologies Inc. 3D stacked non-volatile storage programming to conductive state
US9030879B2 (en) * 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9123425B2 (en) * 2013-04-02 2015-09-01 Sandisk Technologies Inc. Adjusting control gate overdrive of select gate transistors during programming of non-volatile memory
KR102088814B1 (ko) 2013-05-27 2020-03-13 삼성전자주식회사 불휘발성 메모리 장치
US8982626B2 (en) 2013-06-05 2015-03-17 Sandisk Technologies Inc. Program and read operations for 3D non-volatile memory based on memory hole diameter
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
KR102190384B1 (ko) 2013-10-14 2020-12-14 삼성전자주식회사 반도체 장치의 제조 방법
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9112051B1 (en) 2014-08-04 2015-08-18 Avalanche Technology, Inc. Three-dimensional flash memory device
US9553102B2 (en) * 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
KR102285788B1 (ko) * 2014-09-29 2021-08-04 삼성전자 주식회사 메모리 소자의 제조 방법
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9460792B2 (en) * 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9356034B1 (en) 2015-02-05 2016-05-31 Sandisk Technologies Inc. Multilevel interconnect structure and methods of manufacturing the same
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9524983B2 (en) 2015-03-10 2016-12-20 Samsung Electronics Co., Ltd. Vertical memory devices
US10147735B2 (en) * 2015-03-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and production method thereof
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
KR102322025B1 (ko) * 2015-08-19 2021-11-05 매크로닉스 인터내셔널 컴퍼니 리미티드 3차원 낸드 메모리 장치 및 이의 동작
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR20170027571A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9419013B1 (en) 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US9691781B1 (en) 2015-12-04 2017-06-27 Sandisk Technologies Llc Vertical resistor in 3D memory device with two-tier stack
US9576976B1 (en) * 2015-12-11 2017-02-21 Macronix International Co., Ltd. Three dimensional memory device
JP6441250B2 (ja) * 2016-03-15 2018-12-19 東芝メモリ株式会社 半導体記憶装置
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US9865311B1 (en) 2016-07-08 2018-01-09 Micron Technology, Inc. Memory device including current generator plate
US9728266B1 (en) 2016-07-08 2017-08-08 Micron Technology, Inc. Memory device including multiple select gates and different bias conditions
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
CN108933139B (zh) * 2017-05-25 2023-10-17 三星电子株式会社 垂直非易失性存储器装置
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10482929B2 (en) 2017-07-13 2019-11-19 Qualcomm Incorporated Non-volative (NV) memory (NVM) matrix circuits employing NVM matrix circuits for performing matrix computations
US10460817B2 (en) 2017-07-13 2019-10-29 Qualcomm Incorporated Multiple (multi-) level cell (MLC) non-volatile (NV) memory (NVM) matrix circuits for performing matrix computations with multi-bit input vectors
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
KR102288138B1 (ko) 2018-01-08 2021-08-10 삼성전자주식회사 메모리 장치
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US20190312050A1 (en) * 2018-04-10 2019-10-10 Macronix International Co., Ltd. String select line gate oxide method for 3d vertical channel nand memory
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
KR102519012B1 (ko) 2018-07-09 2023-04-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
KR20200026336A (ko) 2018-08-29 2020-03-11 삼성전자주식회사 3차원 반도체 소자
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
CN113169176A (zh) * 2018-12-20 2021-07-23 应用材料公司 用于3d nand应用的存储单元制造
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US10565471B1 (en) * 2019-03-07 2020-02-18 Capital One Services, Llc Systems and methods for transfer learning of neural networks
KR20210119632A (ko) * 2020-03-25 2021-10-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102373847B1 (ko) * 2020-06-05 2022-03-14 한양대학교 산학협력단 복합 채널 물질 기반 3차원 플래시 메모리

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940321A (en) * 1994-06-29 1999-08-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20060050559A1 (en) * 2004-09-07 2006-03-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070014156A1 (en) * 2005-03-16 2007-01-18 Yan Li Non-Volatile Memory and Method With Power-Saving Read and Program-Verify Operations
US20070070708A1 (en) * 2003-02-05 2007-03-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP2007317874A (ja) 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
KR100850508B1 (ko) 2006-08-04 2008-08-05 삼성전자주식회사 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP5016928B2 (ja) * 2007-01-10 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7830713B2 (en) * 2007-03-14 2010-11-09 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
JP5376789B2 (ja) 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
KR20090035203A (ko) 2007-10-05 2009-04-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20090056449A (ko) * 2007-11-30 2009-06-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 형성 방법
KR101422702B1 (ko) 2007-12-28 2014-07-25 삼성전자주식회사 3차원 메모리 장치 및 그것의 프로그램 방법
KR20090079694A (ko) * 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009193631A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
KR101469106B1 (ko) * 2008-07-02 2014-12-05 삼성전자주식회사 3차원 반도체 장치, 그 동작 방법 및 제조 방법
US8488381B2 (en) 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
KR101527195B1 (ko) 2009-02-02 2015-06-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR101635504B1 (ko) * 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940321A (en) * 1994-06-29 1999-08-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070070708A1 (en) * 2003-02-05 2007-03-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems
US20060050559A1 (en) * 2004-09-07 2006-03-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070014156A1 (en) * 2005-03-16 2007-01-18 Yan Li Non-Volatile Memory and Method With Power-Saving Read and Program-Verify Operations

Also Published As

Publication number Publication date
US9564221B2 (en) 2017-02-07
US20140293703A1 (en) 2014-10-02
KR20100089022A (ko) 2010-08-11
US9478291B2 (en) 2016-10-25
US9336884B2 (en) 2016-05-10
US8295089B2 (en) 2012-10-23
US20130044545A1 (en) 2013-02-21
US20160225451A1 (en) 2016-08-04
US20100195395A1 (en) 2010-08-05
US20160284729A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR101527195B1 (ko) 수직 구조의 비휘발성 메모리 소자
US8488381B2 (en) Non-volatile memory device having vertical structure and method of operating the same
US10546877B2 (en) Semiconductor device and method of fabricating the same
US8916926B2 (en) Nonvolatile memory device and method of making the same
JP5866151B2 (ja) 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置
US9036421B2 (en) Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
KR101573697B1 (ko) 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101771619B1 (ko) 불휘발성 메모리 장치 및 그것의 구동 방법
KR101543331B1 (ko) 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
TWI518693B (zh) 非揮發性記憶體裝置、其操作方法以及包含該些標的之記憶體系統
US20080002475A1 (en) Non-volatile memory devices having a vertical channel and methods of manufacturing such devices
KR20100107661A (ko) 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
JP2010166055A (ja) 積層構造の不揮発性メモリ装置、メモリカード及び電子システム
KR20120045430A (ko) 비휘발성 메모리 장치 및 그것의 제조 방법
KR20110009503A (ko) 반도체 메모리 장치 및 그것의 프로그램 방법
TWI518683B (zh) 快閃記憶體裝置、其程式化方法以及包含該裝置的記憶體系統
US9356105B1 (en) Ring gate transistor design for flash memory
JP2011054267A (ja) 垂直構造の不揮発性メモリ装置及びその動作方法
KR101785690B1 (ko) 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101642929B1 (ko) 비휘발성 메모리 장치
KR20100089014A (ko) 수직 구조의 비휘발성 메모리 소자 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5