JP5866151B2 - 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 - Google Patents
垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5866151B2 JP5866151B2 JP2011145588A JP2011145588A JP5866151B2 JP 5866151 B2 JP5866151 B2 JP 5866151B2 JP 2011145588 A JP2011145588 A JP 2011145588A JP 2011145588 A JP2011145588 A JP 2011145588A JP 5866151 B2 JP5866151 B2 JP 5866151B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- active
- nonvolatile memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 158
- 239000011229 interlayer Substances 0.000 claims description 323
- 239000004065 semiconductor Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 76
- 238000003860 storage Methods 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 39
- 230000001568 sexual effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 742
- 239000010410 layer Substances 0.000 description 198
- 210000004027 cell Anatomy 0.000 description 124
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 229910052814 silicon oxide Inorganic materials 0.000 description 35
- 238000010586 diagram Methods 0.000 description 30
- 238000000926 separation method Methods 0.000 description 25
- 239000012535 impurity Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 230000000903 blocking effect Effects 0.000 description 16
- 210000000352 storage cell Anatomy 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000010365 information processing Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000011370 conductive nanoparticle Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
以下、図面を参照して、本発明の実施形態に対して詳細に説明する。
図1は本発明の第1実施形態による3次元不揮発性記憶装置の平面図である。図2は図1のI−I’線に沿って切断した断面図である。図1及び2を参照すれば、基板100が準備される。基板100は半導体インゴットを薄く切って形成された半導体基板であり、又は半導体基板の上に形成されたエピタキシァル半導体膜であり得る。図示しないウェルが基板100に形成され得る。共通ソースラインCSLが基板100に提供される。共通ソースラインCSLは基板100に、例えば、N形不純物がドーピングされた領域であり得る。共通ソースラインCSLは電極分離パターン175と重ねられ、第1方向に離隔され得る。複数の共通ソースラインCSLは第1方向に交差する第2方向へ延長される複数個の平行なラインとして提供され得る。基板100の上に下部層間誘電膜111〜114と下部導電パターンLSL、WL0、WL1とが交互に積層される。下部層間誘電膜111〜114は、例えば、シリコン、例えば、シリコン酸化膜で形成され得る。下部導電パターンはドーピングされたシリコン、タングステン、金属窒化膜及び金属シリサイドの中で少なくとも1つで形成され得る。下部層間誘電膜は上方に第1乃至第4下部層間誘電膜111〜114を包含することができる。最下部の下部層間誘電膜、例えば、第1下部層間誘電膜111は他の下部層間誘電膜より薄いことができる。下部活性柱136は下部層間誘電膜111〜114と下部導電パターンLSL、WL0、WL1とを貫通して基板100と接触する。最上部の下部層間誘電膜114の上に上部層間誘電膜151〜154と上部導電パターンWL2、WL3、USLとが交互に積層される。上部層間誘電膜151〜154は例えば、シリコン酸化膜で形成され得る。上部導電パターンはドーピングされたシリコン、タングステン、金属窒化膜及び金属シリサイドの中で少なくとも1つで形成され得る。上部活性柱164は上部層間誘電膜151〜154と上部導電パターンWL2、WL3、USLとを貫通して下部活性柱136と接触する。活性柱136、164は、第1方向及び第2方向のマトリックス形に配置され、第1方向及び第2方向に交差する第3方向へ延長され得る。
図17は本発明の第2実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図2を参照して説明されたことと重複される技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図18は本発明の第3実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図2を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図19は本発明の第4実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図2を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図22を参照すれば、上部層間誘電膜151〜154及び上部犠牲膜141〜144がエッチングされて、下部活性パターン190を露出する上部活性ホール162が形成される。例示的に、下部活性パターン190は下部活性柱136の上部面より低い下部面を有するように、上部活性ホール162が形成される。即ち、上部活性ホール162が形成されるとき、下部活性パターン190がリセスされて、下部活性柱136上部の内側面が露出される。上部活性ホール162の底面と内側面とを覆う上部活性柱164が形成される。上部活性柱164の内部空間を満たす上部埋め込み絶縁膜166が形成される。上部活性柱164と上部埋め込み絶縁膜166を形成する工程は、下部活性柱136と下部埋め込み絶縁膜138とを形成する工程と類似であり得る。上部活性柱164は下部活性柱136の露出された上部の内側面と接するように形成される。上部活性柱164は最下部の上部犠牲膜141の下部面と同一であるか、或いはそれより低い下部面を有することができる。以後、図11乃至図14、及び図2を参照して説明された方法で、図19の構造が形成できる。
図23は本発明の第5実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図19を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図24は本発明の第6実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図19を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図25は本発明の第7実施形態による3次元不揮発性記憶装置に対する模式図であって、図1のI−I’線に沿って切断した断面図である。図19を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図27は本発明の第8実施形態による3次元不揮発性記憶装置の平面図である。図28は図27のI−I’線に沿って切断した断面図である。図19を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。 図27及び図28を参照すれば、本実施形態による3次元不揮発性記憶装置は、下部埋め込み絶縁膜138と上部活性柱164との間に介在する下部活性パターン190を含む。下部活性パターン190は下部活性柱136の上部の内側面と接し、上部活性柱164の下部面と接触する。下部活性パターン190は上部活性柱164と下部活性柱136との間に電気的の連結を助ける役割を果たす。
図36は本発明の第9実施形態による3次元不揮発性記憶装置に関する模式図であって、図1のI−I’線に沿って切断した断面図である。図28を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。
図40は第10実施形態による3次元不揮発性記憶装置の平面図である。図41は図40のI−I’線に沿って切断した断面図である。図28を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。図40及び図41を参照すれば、本実施形態による3次元不揮発性記憶装置は、下部埋め込み絶縁膜138と上部活性柱164との間に介在される下部活性パターン190を含む。下部活性パターン190は下部活性柱136の上部の内側面と接し、上部活性柱164の下部面と接する。下部活性パターン190は上部活性柱164と下部活性柱136との間に電気的の連結を助ける役割を果たす。
図45は本発明の第11実施形態による3次元不揮発性記憶装置の平面図である。図46は図45のI−I’線に沿って切断した断面図である。図2を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。図45及び図46を参照すれば、基板100の上に第1乃至第3下部層間誘電膜111〜113と下部導電パターンLSL、WL0、WL1が交互に積層される。最下部の下部層間誘電膜は他の下部層間誘電膜より薄くなり得る。下部活性柱136が下部層間誘電膜111〜113と下部導電パターンLSL、WL0、WL1を貫通して半導体基板100と接触する。最上部の下部層間誘電膜113の上に上部層間誘電膜151〜154と上部導電パターンWL2、WL3、USLが交互に積層される。上部活性柱164が上部層間誘電膜151〜154と上部導電パターンWL2、WL3、USLを貫通して下部活性柱136と接触する。上部活性柱164の下部の側面と下部活性柱136の上部の内側面とが接触する。前述した実施形態と異なりに、ダミー導電パターンが提供されない。望ましくは、上部活性柱164は最上部の下部導電パターンWL1の直ちに下の下部層間誘電膜113の上部面より高い下部面を有することができる。さらに望ましくは、上部活性柱164は最上部の下部導電パターンWL1の下部面より高い下部面を有することができる。下部活性柱136の上部面は最上部の下部導電パターンWL1を覆う情報格納膜171の上部面と共面を成すことができる。下部活性柱136の上部面は最下部の上部層間誘電膜151の下部面と共面を有することができる。
図49は本発明の第12実施形態による不揮発性記憶装置に関する模式図であって、図45のI−I’線に沿って切断した断面図である。図46を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。動作方法は第11実施形態と類似であり得る。
図51は本発明の第13実施形態による不揮発性記憶装置に関する模式図であって、図45のI−I’線に沿って切断した断面図である。図46を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。動作方法は第11実施形態と類似であり得る。
図53は本発明の第14実施形態による不揮発性記憶装置の平面図である。図54は図53のI−I’線に沿って切断した断面図である。 図53及び図54を参照すれば、基板100が準備される。基板100は半導体インゴットを切片で切って形成されたウェハー又は半導体基板)であり得り、又は半導体基板の上に形成されたエピタキシァル半導体膜であり得る。図示せずが、基板100にはウェルが形成できる。共通ソースラインCSLが基板に提供される。共通ソースラインCSLは基板100内に、例えばN形不純物でドーピングされた領域であり得る。共通ソースラインCSLは導電パターンWL0〜WL3及びダミー導電パターンDWLと重ねられて提供され得る。
図59は本発明の第15実施形態による3次元不揮発性記憶装置の平面図である。図60は図59のI−I’線に沿って切断した断面図である。図54を参照して説明されたことと重複する技術的特徴に対する詳細な説明は省略し差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。図59及び図60を参照すれば、本実施形態による3次元不揮発性記憶装置は、下部埋め込み絶縁膜138と上部活性柱164との間に介在される下部活性パターン190を含む。下部活性パターン190は下部活性柱136の上部の内側面と接し、上部活性柱164の下部面と接する。下部活性パターン190は上部活性柱164と下部活性柱136との間に電気的の連結を助ける役割を果たす。
図65は本発明の第16実施形態による3次元不揮発性記憶装置に関することであって、図53のI−I’線に沿って切断した断面図である。図60を参照して説明されたことと重複される技術的特徴に対する詳細な説明は省略し差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。動作方法は第14実施形態と類似であり得る。
図69は本発明の第17実施形態による3次元不揮発性記憶装置の平面図である。図70は図69のI−I’線に沿って切断した断面図である。図60を参照して説明されたことと重複される技術的特徴に対する詳細な説明は省略し差異点に対して詳細に説明する。動作方法は第1実施形態と類似であり得る。ダミー導電パターンが3個であることを除外すれば、動作方法は第15実施形態と類似であり得る。
図74は本発明の前述した複数の実施形態による3次元不揮発性メモリー装置の動作方法の第1例を示す順序図である。図74を参照すれば、S110段階で、複数のダミーセルトランジスターがプログラムされる。例示的に、複数のダミーセルトランジスターは0Vより高い閾値電圧を有するようにプログラムされる。
図75は本発明の前述した実施形態による3次元不揮発性メモリー装置の動作方法の第2例を示す順序図である。例示的に、複数のメモリーセルトランジスターは複数のサブプログラム過程を通じてプログラムされることと仮定する。
図76は本発明によるフラッシュメモリー装置1100を示すブロック図である。図76を参照すれば、本発明の実施形態による不揮発性メモリー装置1100はメモリーセルアレイ1110、アドレスデコーダー1120、読出し及び書込み回路1130、及び制御ロジック1140を含む。
メモリーインターフェイス1225は本発明のフラッシュメモリー装置1210とインターフェイシングする。プロセシングユニット1222はメモリーコントローラー1220のデータを交換するための諸般制御動作を実行する。
111〜115 下部層間誘電膜、
132 下部活性ホール、
136 下部活性柱、
138 下部埋め込み絶縁膜、
151〜154 上部層間誘電膜、
164 上部活性柱、
166 上部埋め込み絶縁膜、
171 第1情報格納膜、
175 電極分離パターン、
177 上部活性パターン、
179 ドレーン領域、
190 下部活性パターン。
Claims (22)
- 基板の上に、垂直的に交互に配列される複数の第1層間誘電膜及び複数の第1犠牲膜を含む第1積層膜を形成する段階と、
前記第1積層膜内に第1開口部を定義するように前記第1積層膜を選択的にエッチングする段階と、
前記第1開口部内に複数の第1不揮発性記憶セル及び少なくとも1つのダミー記憶セルの第1活性領域を形成する段階と、
前記第1積層膜の上に、垂直的に交互に配列される複数の第2層間誘電膜及び複数の第2犠牲膜を含む第2積層膜を形成する段階と、
前記第2積層膜内に前記第1開口部に整列される第2開口部を定義するように前記第2積層膜を選択的にエッチングする段階と、
前記第2開口部内に複数の第2不揮発性記憶セルの第2活性領域を形成する段階と、
を含み、
前記少なくとも1つのダミー記憶セルは、前記第1不揮発性記憶セル及び前記第2不揮発性記憶セルの間に形成されることを特徴とする不揮発性記憶装置の形成方法。 - 前記第2活性領域を形成する段階は、
前記第1活性領域に電気的に連結される前記第2活性領域を形成する段階を含むことを特徴とする請求項1に記載の不揮発性記憶装置の形成方法。 - 前記第1活性領域を形成する段階は、
U字形態の断面を有する第1半導体膜を前記第1開口部の側壁に形成する段階を含むことを特徴とする請求項1に記載の不揮発性記憶装置の形成方法。 - 前記第2活性領域を形成した後に、
前記第1積層膜内及び前記第2積層膜内に第3開口部を定義するように前記第1積層膜及び前記第2積層膜を選択的に除去する段階をさらに含むことを特徴とする請求項1に記載の不揮発性記憶装置の形成方法。 - 前記第2積層膜を形成する前に、
第1埋め込み絶縁膜を前記第1開口部に形成する段階をさらに含み、
前記第1埋め込み絶縁膜は前記第1半導体膜と接することを特徴とする請求項3に記載の不揮発性記憶装置の形成方法。 - 前記第2活性領域を形成する前に、
前記第1半導体膜の一部分を露出させるように前記第1埋め込み絶縁膜をリセスする段階をさらに含むことを特徴とする請求項5に記載の不揮発性記憶装置の形成方法。 - 前記第2活性領域を形成する段階は、
第2半導体膜を前記第2開口部の側壁に形成する段階を含み、前記第2半導体膜は前記第1半導体膜の前記露出された一部分と接することを特徴とする請求項6に記載の不揮発性記憶装置の形成方法。 - 複数の前記第1犠牲膜及び前記第2犠牲膜を除去した後に、
情報格納膜によって前記第1活性領域及び前記第2活性領域から離隔される複数のワードラインを前記第3開口部に形成する段階をさらに含むことを特徴とする請求項4に記載の不揮発性記憶装置の形成方法。 - 複数の前記第1犠牲膜及び前記第2犠牲膜を除去した後に、
情報格納膜によって前記第1活性領域から離隔されるダミーワードラインを前記第3開口部に形成する段階をさらに含むことを特徴とする請求項4に記載の不揮発性記憶装置の形成方法。 - 前記ダミーワードラインは、前記ダミー記憶セルに隣接しつつ複数のワードラインの間に形成されることを特徴とする請求項9に記載の不揮発性記憶装置の形成方法。
- 基板の上に、垂直的に交互に配列される複数の第1層間誘電膜及び複数の第1犠牲膜を含む第1積層膜を形成する段階と、
前記第1積層膜内に第1開口部を定義するように前記第1積層膜を選択的にエッチングする段階と、
前記第1開口部内に複数の第1不揮発性記憶セル及び少なくとも1つのダミー記憶セルの第1活性領域を形成する段階と、
前記第1積層膜の上に、垂直的に交互に配列される複数の第2層間誘電膜及び複数の第2犠牲膜を含む第2積層膜を形成する段階と、
前記第2積層膜内に前記第1開口部に整列される第2開口部を定義するように前記第2積層膜を選択的にエッチングする段階と、
前記第2開口部内に複数の第2不揮発性記憶セルの第2活性領域を形成する段階と、
前記第1積層膜内及び前記第2積層膜内に第3開口部を定義するように前記第1積層膜及び前記第2積層膜を選択的にエッチングする段階と、
前記第3開口部内の複数の前記第1犠牲膜及び複数の前記第2犠牲膜を複数のワードライン及びダミーワードラインで代替する段階と、
を含み、
前記ダミーワードラインは、前記第1活性領域及び前記第2活性領域が接触する部分に隣接するように形成されることを特徴とする不揮発性記憶装置の形成方法。 - 前記第2積層膜を形成する段階は、複数の前記第1犠牲膜の中で1つの膜の上に直接的に複数の前記第2犠牲膜の中で1つの膜を形成する段階を含むことを特徴とする請求項11に記載の不揮発性記憶装置の形成方法。
- 前記代替する段階は、前記ダミーワードラインで複数の前記第1犠牲膜の前記1つの膜及び複数の前記第2犠牲膜の前記1つの膜を代替する段階を含むことを特徴とする請求項12に記載の不揮発性記憶装置の形成方法。
- 前記第1活性領域を形成する段階は、
U字形態の断面を有する第1半導体膜を前記第1開口部の側壁に形成する段階を含み、
前記第2積層膜を形成する前に、
前記第1半導体膜に接する第1埋め込み絶縁膜で前記第1開口部を満たす段階と、
前記第1半導体膜の側壁を露出させるように前記第1埋め込み絶縁膜の上部面をリセスする段階と、
前記第1埋め込み絶縁膜の上部面に半導体活性パターンを形成する段階と、
をさらに含むことを特徴とする請求項11に記載の不揮発性記憶装置の形成方法。 - 前記第2活性領域を形成する段階は、
前記半導体活性パターンに接する第2半導体膜を前記第2開口部の側壁に形成する段階を含むことを特徴とする請求項14に記載の不揮発性記憶装置の形成方法。 - 基板の上に、垂直的に交互に配列される複数の第1層間誘電膜及び複数の第1犠牲膜を含む第1積層膜を形成する段階と、
前記第1積層膜内に第1開口部を定義するように前記第1積層膜を貫通して選択的にエッチングする段階と、
U字形態の断面を有する第1半導体膜を前記第1開口部の側壁に形成することによって前記第1開口部内に複数の第1不揮発性記憶セル及び前記第1不揮発性記憶セルに隣接する少なくとも1つのダミー記憶セルの第1活性領域を形成する段階と、
前記第1半導体膜に接する第1埋め込み絶縁膜で前記第1開口部を満たす段階と、
前記第1半導体膜の側壁を露出させるように前記第1埋め込み絶縁膜の上部面をリセスする段階と、
半導体活性パターンで前記第1埋め込み絶縁膜のリセスを満たす段階と、
前記第1積層膜の上に、垂直的に交互に配列される複数の第2層間誘電膜及び複数の第2犠牲膜を含む第2積層膜を形成する段階と、
前記第2積層膜内に前記第1開口部に整列される第2開口部を定義するように前記第2積層膜を貫通して選択的にエッチングする段階と、
前記半導体活性パターンに接する第2半導体膜を前記第2開口部の側壁に形成することによって少なくとも1つの前記ダミー記憶セルに隣接する複数の第2不揮発性記憶セルの第2活性領域を前記第2開口部内に形成する段階と、
を含むことを特徴とする不揮発性記憶装置の形成方法。 - 前記第1積層膜内及び前記第2積層膜内に第3開口部を定義するように前記第1積層膜及び前記第2積層膜を選択的にエッチングする段階と、
前記第3開口部内に複数のワードライン及びダミーワードラインを形成し、複数の前記第1犠牲膜及び複数の前記第2犠牲膜を代替する段階と、
をさらに含み、
前記ダミーワードラインは、前記第1活性領域及び前記第2活性領域が接触する部分に隣接するように形成されることを特徴とする請求項16に記載の不揮発性記憶装置の形成方法。 - 基板の上に、垂直的に交互に配列される複数の第1層間誘電膜及び複数の第1ワードライン膜を含む第1積層膜と、
前記第1積層膜を貫通して延長する第1開口部内に形成される第1活性領域と、
前記第1積層膜の上に、垂直的に交互に配列される複数の第2層間誘電膜及び複数の第2ワードライン膜を含む第2積層膜と、
前記第2積層膜を貫通して延長し、前記第1開口部に整列される第2開口部内に形成され前記第1活性領域に電気的に連結される第2活性領域と、
前記第1活性領域及び前記第2活性領域が接触する部分に隣接するよう配置されたダミーワードラインと、
を備えることを特徴とする不揮発性記憶装置。 - 前記第2活性領域の下部面は、前記第1活性領域の上部面より低いことを特徴とする請求項18に記載の不揮発性記憶装置。
- 前記ダミーワードラインは、前記第2活性領域の下部及び前記第1活性領域の上部の両方を覆うことを特徴とする請求項18に記載の不揮発性記憶装置。
- 前記第2活性領域の外側面及び前記第1活性領域の外側面は、階段型プロフィールを有し、
前記ダミーワードラインは、前記第2活性領域の外側面及び前記第1活性領域の外側面を覆うよう形成されていることを特徴とする請求項20に記載の不揮発性記憶装置。 - 前記ダミーワードラインは、第1ダミーワードライン及び第2ダミーワードラインを含み、
前記第1ダミーワードラインは、前記第1活性領域の上部を覆い、前記第2ダミーワードラインは、前記第2活性領域の下部を覆うことを特徴とする請求項21に記載の不揮発性記憶装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100064050 | 2010-07-02 | ||
KR10-2010-0064050 | 2010-07-02 | ||
KR1020100096071A KR20120003351A (ko) | 2010-07-02 | 2010-10-01 | 3차원 비휘발성 메모리 장치 및 그 동작방법 |
KR10-2010-0096071 | 2010-10-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015517A JP2012015517A (ja) | 2012-01-19 |
JP5866151B2 true JP5866151B2 (ja) | 2016-02-17 |
Family
ID=45400019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011145588A Active JP5866151B2 (ja) | 2010-07-02 | 2011-06-30 | 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8278170B2 (ja) |
JP (1) | JP5866151B2 (ja) |
KR (1) | KR20120003351A (ja) |
Families Citing this family (180)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8777889B2 (en) * | 2004-06-15 | 2014-07-15 | Ceramatec, Inc. | Apparatus and method for administering a therapeutic agent into tissue |
US8541832B2 (en) | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
KR101624975B1 (ko) | 2009-11-17 | 2016-05-30 | 삼성전자주식회사 | 3차원 반도체 기억 소자 |
KR101559958B1 (ko) * | 2009-12-18 | 2015-10-13 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치 |
KR20120003351A (ko) * | 2010-07-02 | 2012-01-10 | 삼성전자주식회사 | 3차원 비휘발성 메모리 장치 및 그 동작방법 |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
KR101763420B1 (ko) | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
KR101825539B1 (ko) | 2010-10-05 | 2018-03-22 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
KR101825534B1 (ko) | 2011-02-07 | 2018-02-06 | 삼성전자주식회사 | 3차원 반도체 장치 |
US9627443B2 (en) * | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8593869B2 (en) * | 2011-07-27 | 2013-11-26 | Micron Technology, Inc. | Apparatuses and methods including memory array and data line architecture |
KR20130045622A (ko) * | 2011-10-26 | 2013-05-06 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8792263B2 (en) | 2011-12-22 | 2014-07-29 | Micron Technology, Inc. | Apparatuses and methods including memory with top and bottom data lines |
US8847302B2 (en) * | 2012-04-10 | 2014-09-30 | Sandisk Technologies Inc. | Vertical NAND device with low capacitance and silicided word lines |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
KR102010928B1 (ko) * | 2012-06-07 | 2019-10-21 | 삼성전자주식회사 | 저항 변화 메모리 장치, 그 동작 방법 및 제조 방법 |
KR20140018541A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8780631B2 (en) | 2012-08-21 | 2014-07-15 | Micron Technology, Inc. | Memory devices having data lines included in top and bottom conductive lines |
KR102045858B1 (ko) * | 2013-02-06 | 2019-11-18 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
KR102054258B1 (ko) * | 2013-02-06 | 2019-12-10 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
US8958244B2 (en) | 2012-10-16 | 2015-02-17 | Conversant Intellectual Property Management Inc. | Split block decoder for a nonvolatile memory device |
US9704580B2 (en) | 2012-10-22 | 2017-07-11 | Conversant Intellectual Property Management Inc. | Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices |
US9030879B2 (en) | 2012-11-15 | 2015-05-12 | Conversant Intellectual Property Management Incorporated | Method and system for programming non-volatile memory with junctionless cells |
KR20140063147A (ko) * | 2012-11-16 | 2014-05-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10403766B2 (en) | 2012-12-04 | 2019-09-03 | Conversant Intellectual Property Management Inc. | NAND flash memory with vertical cell stack structure and method for manufacturing same |
KR20140075340A (ko) * | 2012-12-11 | 2014-06-19 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20140089792A (ko) | 2013-01-07 | 2014-07-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9007834B2 (en) | 2013-01-10 | 2015-04-14 | Conversant Intellectual Property Management Inc. | Nonvolatile memory with split substrate select gates and hierarchical bitline configuration |
US20140198576A1 (en) * | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
TWI508081B (zh) * | 2013-01-15 | 2015-11-11 | Macronix Int Co Ltd | 用於降低在堆疊式記憶體結構中程式化干擾的程式化技術 |
KR102044823B1 (ko) | 2013-02-25 | 2019-11-15 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
US9230987B2 (en) | 2014-02-20 | 2016-01-05 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
US9515080B2 (en) | 2013-03-12 | 2016-12-06 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and landing pad |
US9449982B2 (en) * | 2013-03-12 | 2016-09-20 | Sandisk Technologies Llc | Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks |
US9698153B2 (en) | 2013-03-12 | 2017-07-04 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad |
US8946023B2 (en) * | 2013-03-12 | 2015-02-03 | Sandisk Technologies Inc. | Method of making a vertical NAND device using sequential etching of multilayer stacks |
US9202931B2 (en) | 2013-03-14 | 2015-12-01 | Conversant Intellectual Property Management Inc. | Structure and method for manufacture of memory device with thin silicon body |
US9025382B2 (en) | 2013-03-14 | 2015-05-05 | Conversant Intellectual Property Management Inc. | Lithography-friendly local read circuit for NAND flash memory devices and manufacturing method thereof |
US9190490B2 (en) * | 2013-03-15 | 2015-11-17 | Intel Corporation | Local buried channel dielectric for vertical NAND performance enhancement and vertical scaling |
US9214235B2 (en) | 2013-04-16 | 2015-12-15 | Conversant Intellectual Property Management Inc. | U-shaped common-body type cell string |
JP6179206B2 (ja) * | 2013-06-11 | 2017-08-16 | 株式会社リコー | メモリ制御装置 |
KR102081195B1 (ko) * | 2013-08-28 | 2020-02-25 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102130558B1 (ko) | 2013-09-02 | 2020-07-07 | 삼성전자주식회사 | 반도체 장치 |
US9245603B2 (en) * | 2013-10-21 | 2016-01-26 | Macronix International Co., Ltd. | Integrated circuit and operating method for the same |
KR102103520B1 (ko) * | 2013-12-02 | 2020-04-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20150064520A (ko) * | 2013-12-03 | 2015-06-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
CN104751890B (zh) * | 2013-12-30 | 2018-10-12 | 光宝科技股份有限公司 | 运用于垂直阵列结构的非挥发性存储器的控制方法 |
US9437296B2 (en) | 2014-02-03 | 2016-09-06 | Kabushiki Kaisha Toshiba | Three-dimensional resistive memory device with adjustable voltage biasing |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
JP6207716B2 (ja) * | 2014-03-06 | 2017-10-04 | 三菱電機株式会社 | 半導体装置 |
US9425237B2 (en) | 2014-03-11 | 2016-08-23 | Crossbar, Inc. | Selector device for two-terminal memory |
US9209199B2 (en) * | 2014-03-21 | 2015-12-08 | Intel Corporation | Stacked thin channels for boost and leakage improvement |
US11018149B2 (en) * | 2014-03-27 | 2021-05-25 | Intel Corporation | Building stacked hollow channels for a three dimensional circuit device |
KR102197070B1 (ko) * | 2014-04-14 | 2020-12-30 | 삼성전자 주식회사 | 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법 |
US9768234B2 (en) * | 2014-05-20 | 2017-09-19 | Crossbar, Inc. | Resistive memory architecture and devices |
US9831238B2 (en) | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
KR20150139255A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9236395B1 (en) * | 2014-06-25 | 2016-01-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
KR102323571B1 (ko) * | 2014-07-01 | 2021-11-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR20160004069A (ko) * | 2014-07-02 | 2016-01-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10211397B1 (en) | 2014-07-07 | 2019-02-19 | Crossbar, Inc. | Threshold voltage tuning for a volatile selection device |
US9633724B2 (en) | 2014-07-07 | 2017-04-25 | Crossbar, Inc. | Sensing a non-volatile memory device utilizing selector device holding characteristics |
US9460788B2 (en) | 2014-07-09 | 2016-10-04 | Crossbar, Inc. | Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor |
US9698201B2 (en) | 2014-07-09 | 2017-07-04 | Crossbar, Inc. | High density selector-based non volatile memory cell and fabrication |
US9685483B2 (en) | 2014-07-09 | 2017-06-20 | Crossbar, Inc. | Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process |
US10115819B2 (en) | 2015-05-29 | 2018-10-30 | Crossbar, Inc. | Recessed high voltage metal oxide semiconductor transistor for RRAM cell |
KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
US9536894B2 (en) * | 2014-08-04 | 2017-01-03 | Kabushiki Kaisha Toshiba | Non-volatile memory device |
US9620217B2 (en) | 2014-08-12 | 2017-04-11 | Macronix International Co., Ltd. | Sub-block erase |
US9917096B2 (en) * | 2014-09-10 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
US9362300B2 (en) * | 2014-10-08 | 2016-06-07 | Micron Technology, Inc. | Apparatuses and methods for forming multiple decks of memory cells |
US9490017B2 (en) | 2015-03-10 | 2016-11-08 | Macronix International Co., Ltd. | Forced-bias method in sub-block erase |
US9607702B2 (en) | 2015-03-25 | 2017-03-28 | Macronix International Co., Ltd. | Sub-block page erase in 3D p-channel flash memory |
KR20160128129A (ko) * | 2015-04-28 | 2016-11-07 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
US9627403B2 (en) | 2015-04-30 | 2017-04-18 | Sandisk Technologies Llc | Multilevel memory stack structure employing support pillar structures |
US9853043B2 (en) | 2015-08-25 | 2017-12-26 | Sandisk Technologies Llc | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material |
US9502471B1 (en) | 2015-08-25 | 2016-11-22 | Sandisk Technologies Llc | Multi tier three-dimensional memory devices including vertically shared bit lines |
US9570463B1 (en) * | 2015-10-15 | 2017-02-14 | Sandisk Technologies Llc | Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same |
KR102424368B1 (ko) * | 2015-10-15 | 2022-07-25 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9748312B2 (en) | 2015-10-29 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102476691B1 (ko) | 2015-12-21 | 2022-12-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
KR102649372B1 (ko) * | 2016-01-08 | 2024-03-21 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US9991280B2 (en) * | 2016-02-17 | 2018-06-05 | Sandisk Technologies Llc | Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same |
JP6581012B2 (ja) * | 2016-02-17 | 2019-09-25 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
US10727333B2 (en) | 2016-03-09 | 2020-07-28 | Kabushiki Kaisha Toshiba | Semiconductor device including laterally diffused metal-oxide-semiconductor field effect transistor and method for manufacturing the same |
TW201733020A (zh) | 2016-03-10 | 2017-09-16 | Toshiba Kk | 半導體裝置及其製造方法 |
US9985044B2 (en) | 2016-03-11 | 2018-05-29 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
KR102693517B1 (ko) * | 2016-05-27 | 2024-08-08 | 삼성전자주식회사 | 수직형 메모리 장치 |
US10446571B2 (en) | 2016-06-01 | 2019-10-15 | Micron Technology, Inc. | Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via |
KR102600997B1 (ko) | 2016-06-02 | 2023-11-14 | 삼성전자주식회사 | 메모리 장치 |
US10283520B2 (en) | 2016-07-12 | 2019-05-07 | Micron Technology, Inc. | Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor |
KR20180010368A (ko) * | 2016-07-20 | 2018-01-31 | 삼성전자주식회사 | 메모리 장치 |
US10164111B2 (en) * | 2016-08-03 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
US10090318B2 (en) * | 2016-08-05 | 2018-10-02 | Micron Technology, Inc. | Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure |
WO2018053058A1 (en) | 2016-09-14 | 2018-03-22 | Danisco Us Inc. | Lignocellulosic biomass fermentation-based processes |
JP2018049935A (ja) * | 2016-09-21 | 2018-03-29 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
WO2018059110A1 (zh) * | 2016-09-30 | 2018-04-05 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
US10381094B2 (en) | 2016-10-11 | 2019-08-13 | Macronix International Co., Ltd. | 3D memory with staged-level multibit programming |
US9881929B1 (en) | 2016-10-27 | 2018-01-30 | Sandisk Technologies Llc | Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof |
US9768180B1 (en) * | 2016-10-29 | 2017-09-19 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional nonvolatile memory |
RU2771261C2 (ru) | 2016-12-21 | 2022-04-29 | ДюПон НЬЮТРИШН БАЙОСАЙЕНСИЗ АпС | Способы применения термостабильных сериновых протеаз |
US10056399B2 (en) | 2016-12-22 | 2018-08-21 | Sandisk Technologies Llc | Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same |
US10115770B2 (en) * | 2017-02-28 | 2018-10-30 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional nonvolatile memory |
US10096362B1 (en) | 2017-03-24 | 2018-10-09 | Crossbar, Inc. | Switching block configuration bit comprising a non-volatile memory cell |
KR102308779B1 (ko) * | 2017-04-10 | 2021-10-05 | 삼성전자주식회사 | 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치 |
US10923492B2 (en) * | 2017-04-24 | 2021-02-16 | Micron Technology, Inc. | Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells |
US20180331117A1 (en) | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof |
JP6841161B2 (ja) * | 2017-05-25 | 2021-03-10 | 株式会社ソシオネクスト | 半導体装置 |
CN110678981B (zh) * | 2017-05-31 | 2023-05-23 | 应用材料公司 | 3d-nand器件中用于字线分离的方法 |
US10403634B2 (en) | 2017-06-12 | 2019-09-03 | Samsung Electronics Co., Ltd | Semiconductor memory device and method of manufacturing the same |
US10727244B2 (en) | 2017-06-12 | 2020-07-28 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of fabricating the same |
SG10201803464XA (en) | 2017-06-12 | 2019-01-30 | Samsung Electronics Co Ltd | Semiconductor memory device and method of manufacturing the same |
KR102389928B1 (ko) * | 2017-06-27 | 2022-04-25 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR102378431B1 (ko) * | 2017-07-25 | 2022-03-25 | 삼성전자주식회사 | 반도체 장치 |
WO2019037403A1 (en) * | 2017-08-21 | 2019-02-28 | Yangtze Memory Technologies Co., Ltd. | THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME |
US10008271B1 (en) * | 2017-09-01 | 2018-06-26 | Sandisk Technologies Llc | Programming of dummy memory cell to reduce charge loss in select gate transistor |
CN107658317B (zh) * | 2017-09-15 | 2019-01-01 | 长江存储科技有限责任公司 | 一种半导体装置及其制备方法 |
US10283452B2 (en) | 2017-09-15 | 2019-05-07 | Yangtze Memory Technology Co., Ltd. | Three-dimensional memory devices having a plurality of NAND strings |
US10854618B2 (en) * | 2017-09-28 | 2020-12-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Memory device and method of forming the same |
KR102508522B1 (ko) * | 2017-11-09 | 2023-03-10 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 및 이의 전기적 불량 판별 방법 |
KR102465936B1 (ko) * | 2017-11-30 | 2022-11-10 | 삼성전자주식회사 | 수직형 메모리 장치 |
JP2019114758A (ja) | 2017-12-26 | 2019-07-11 | 東芝メモリ株式会社 | 半導体メモリ |
KR102471276B1 (ko) * | 2018-01-08 | 2022-11-28 | 삼성전자주식회사 | 메모리 장치 |
US10510738B2 (en) | 2018-01-17 | 2019-12-17 | Sandisk Technologies Llc | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof |
US10283493B1 (en) | 2018-01-17 | 2019-05-07 | Sandisk Technologies Llc | Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof |
KR102576211B1 (ko) | 2018-01-31 | 2023-09-07 | 삼성전자주식회사 | 반도체 장치 |
US10600802B2 (en) * | 2018-03-07 | 2020-03-24 | Sandisk Technologies Llc | Multi-tier memory device with rounded top part of joint structure and methods of making the same |
JP2019161042A (ja) * | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置 |
KR102565714B1 (ko) | 2018-03-28 | 2023-08-10 | 삼성전자주식회사 | 적층 구조체를 갖는 반도체 소자 |
KR102614654B1 (ko) | 2018-03-29 | 2023-12-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US10381322B1 (en) | 2018-04-23 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same |
CN108565266B (zh) * | 2018-06-04 | 2023-10-27 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
KR102620598B1 (ko) * | 2018-06-05 | 2024-01-04 | 삼성전자주식회사 | 3차원 반도체 소자 |
KR102593706B1 (ko) | 2018-07-12 | 2023-10-25 | 삼성전자주식회사 | 부분적으로 확대된 채널 홀을 갖는 반도체 소자 |
KR102640174B1 (ko) * | 2018-07-17 | 2024-02-26 | 삼성전자주식회사 | 3차원 반도체 소자 |
CN113345910B (zh) * | 2018-08-14 | 2024-02-27 | 长江存储科技有限责任公司 | 3d存储器中的堆叠连接件及其制造方法 |
JP2020038909A (ja) | 2018-09-04 | 2020-03-12 | キオクシア株式会社 | 半導体記憶装置 |
KR102143519B1 (ko) * | 2018-12-04 | 2020-08-12 | 삼성전자 주식회사 | 후단 공정을 이용한 3차원 플래시 메모리 제조 방법 |
US11955177B2 (en) | 2018-09-05 | 2024-04-09 | Samsung Electronics Co., Ltd. | Three-dimensional flash memory including middle metallization layer and manufacturing method thereof |
CN109417072B (zh) * | 2018-09-13 | 2020-01-14 | 长江存储科技有限责任公司 | 新颖的3d nand存储器件及其形成方法 |
KR102652896B1 (ko) * | 2018-09-26 | 2024-03-28 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3d 메모리 장치 및 3d 메모리 장치 형성 방법 |
CN113345912A (zh) * | 2018-09-27 | 2021-09-03 | 长江存储科技有限责任公司 | 在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法 |
WO2020073184A1 (en) * | 2018-10-09 | 2020-04-16 | Yangtze Memory Technologies Co., Ltd. | Inter-deck plug in three-dimensional memory device and method for forming same |
US10825828B2 (en) | 2018-10-11 | 2020-11-03 | Micron Technology, Inc. | Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation |
CN109346475B (zh) * | 2018-10-15 | 2021-06-04 | 长江存储科技有限责任公司 | 一种半导体存储器及其制造方法 |
US10748921B2 (en) | 2018-10-25 | 2020-08-18 | Micron Technology, Inc. | Integrated assemblies which include stacked memory decks, and methods of forming integrated assemblies |
CN109524410B (zh) * | 2018-11-23 | 2020-07-28 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
KR102697628B1 (ko) * | 2018-12-21 | 2024-08-26 | 삼성전자주식회사 | 수직형 메모리 장치 |
US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
KR102577156B1 (ko) * | 2019-05-02 | 2023-09-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 제조방법 |
CN110112134B (zh) * | 2019-06-17 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
KR20210002376A (ko) * | 2019-06-28 | 2021-01-08 | 삼성전자주식회사 | 집적회로 소자 |
CN110418551A (zh) * | 2019-07-03 | 2019-11-05 | 河北秦淮数据有限公司 | 一种数据中心机房和用于数据中心机房的冷却方法 |
KR20210010726A (ko) | 2019-07-18 | 2021-01-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US11367493B2 (en) * | 2019-07-18 | 2022-06-21 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and program methods thereof |
US11145594B2 (en) * | 2019-07-23 | 2021-10-12 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
KR20210012772A (ko) * | 2019-07-26 | 2021-02-03 | 에스케이하이닉스 주식회사 | 수직형 반도체 장치 및 그 제조 방법 |
JP2021022645A (ja) * | 2019-07-26 | 2021-02-18 | キオクシア株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
DE102020107651B4 (de) * | 2019-07-30 | 2024-09-05 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung |
US11355514B2 (en) * | 2019-08-15 | 2022-06-07 | Micron Technology, Inc. | Microelectronic devices including an oxide material between adjacent decks, electronic systems, and related methods |
CN110808249B (zh) * | 2019-10-12 | 2022-10-11 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
US11195850B2 (en) * | 2019-10-18 | 2021-12-07 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
KR20210076686A (ko) | 2019-12-16 | 2021-06-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
CN111226317B (zh) * | 2020-01-17 | 2021-01-29 | 长江存储科技有限责任公司 | 双堆栈三维nand存储器以及用于形成其的方法 |
KR102697633B1 (ko) * | 2020-01-21 | 2024-08-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP7313486B2 (ja) | 2020-01-21 | 2023-07-24 | 長江存儲科技有限責任公司 | 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法 |
KR20210099344A (ko) | 2020-02-04 | 2021-08-12 | 삼성전자주식회사 | 적층 구조체들을 갖는 반도체 소자들 |
KR20210122931A (ko) * | 2020-04-01 | 2021-10-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
DE102020123746B4 (de) * | 2020-05-29 | 2023-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dreidimensionale nichtflüchtige Speichervorrichtung und Verfahren zu deren Herstellung |
KR20210155266A (ko) * | 2020-06-15 | 2021-12-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
US11264404B2 (en) | 2020-06-17 | 2022-03-01 | Micron Technology, Inc. | Microelectronic devices including a varying tier pitch, and related electronic systems and methods |
US11398486B2 (en) * | 2020-06-17 | 2022-07-26 | Micron Technology, Inc. | Microelectronic devices with tier stacks with varied tier thicknesses, and related methods and systems |
KR20220035745A (ko) | 2020-09-14 | 2022-03-22 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
US11437097B2 (en) * | 2020-12-09 | 2022-09-06 | Micron Technology, Inc. | Voltage equalization for pillars of a memory array |
US20220293628A1 (en) * | 2021-03-10 | 2022-09-15 | Macronix International Co., Ltd. | Memory device and method for manufacturing the same and method for operating the same |
JP2022142579A (ja) * | 2021-03-16 | 2022-09-30 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
JP2022143037A (ja) | 2021-03-17 | 2022-10-03 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
JP2022146629A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体装置 |
WO2023073765A1 (ja) * | 2021-10-25 | 2023-05-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体メモリ装置の製造方法 |
Family Cites Families (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5403435A (en) | 1992-01-23 | 1995-04-04 | Micron Technology, Inc. | Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles |
US5308782A (en) | 1992-03-02 | 1994-05-03 | Motorola | Semiconductor memory device and method of formation |
JP3519583B2 (ja) * | 1997-09-19 | 2004-04-19 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
TW404070B (en) | 1999-02-02 | 2000-09-01 | Nat Science Council | Poly-silicon thin film transistor process |
KR100304710B1 (ko) * | 1999-08-30 | 2001-11-01 | 윤종용 | 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자 |
KR100356773B1 (ko) | 2000-02-11 | 2002-10-18 | 삼성전자 주식회사 | 플래쉬 메모리 장치 및 그 형성 방법 |
JP4190940B2 (ja) | 2003-05-13 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP4822841B2 (ja) | 2005-12-28 | 2011-11-24 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP4799196B2 (ja) | 2006-01-31 | 2011-10-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101297283B1 (ko) * | 2006-07-10 | 2013-08-19 | 삼성전자주식회사 | 낸드형 셀 스트링을 가지는 비휘발성 기억 장치 |
KR100772935B1 (ko) | 2006-08-07 | 2007-11-02 | 삼성전자주식회사 | 트랜지스터 및 그 제조 방법 |
JP5248819B2 (ja) | 2006-08-07 | 2013-07-31 | 三星電子株式会社 | トランジスタ及びその製造方法 |
JP2008078404A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
KR100876082B1 (ko) | 2006-12-07 | 2008-12-26 | 삼성전자주식회사 | 메모리 소자 및 그 형성 방법 |
JP4772656B2 (ja) | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2008159669A (ja) | 2006-12-21 | 2008-07-10 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
KR100842730B1 (ko) * | 2007-01-16 | 2008-07-01 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
JP4939955B2 (ja) | 2007-01-26 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2008192708A (ja) | 2007-02-01 | 2008-08-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7575973B2 (en) | 2007-03-27 | 2009-08-18 | Sandisk 3D Llc | Method of making three dimensional NAND memory |
JP4445514B2 (ja) | 2007-04-11 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置 |
KR100936810B1 (ko) * | 2007-05-23 | 2010-01-14 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
JP2009094236A (ja) | 2007-10-05 | 2009-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101226685B1 (ko) | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
JP4468433B2 (ja) | 2007-11-30 | 2010-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009164485A (ja) | 2008-01-09 | 2009-07-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009206451A (ja) | 2008-02-29 | 2009-09-10 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2009212280A (ja) | 2008-03-04 | 2009-09-17 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JP4691124B2 (ja) | 2008-03-14 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP4635069B2 (ja) | 2008-03-26 | 2011-02-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5259242B2 (ja) | 2008-04-23 | 2013-08-07 | 株式会社東芝 | 三次元積層不揮発性半導体メモリ |
JP2009266946A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Corp | 三次元積層不揮発性半導体メモリ |
JP5253875B2 (ja) * | 2008-04-28 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5230274B2 (ja) | 2008-06-02 | 2013-07-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101434588B1 (ko) * | 2008-06-11 | 2014-08-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2010010596A (ja) | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP5300419B2 (ja) | 2008-11-05 | 2013-09-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US8013389B2 (en) * | 2008-11-06 | 2011-09-06 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices |
JP2010114369A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8541831B2 (en) * | 2008-12-03 | 2013-09-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
JP2010134983A (ja) | 2008-12-03 | 2010-06-17 | Toshiba Corp | デプレッションタイプnandフラッシュメモリ |
KR101495806B1 (ko) | 2008-12-24 | 2015-02-26 | 삼성전자주식회사 | 비휘발성 기억 소자 |
KR101587601B1 (ko) * | 2009-01-14 | 2016-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
KR101481104B1 (ko) * | 2009-01-19 | 2015-01-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP5395460B2 (ja) * | 2009-02-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
US8026544B2 (en) * | 2009-03-30 | 2011-09-27 | Sandisk Technologies Inc. | Fabricating and operating a memory array having a multi-level cell region and a single-level cell region |
US8284601B2 (en) * | 2009-04-01 | 2012-10-09 | Samsung Electronics Co., Ltd. | Semiconductor memory device comprising three-dimensional memory cell array |
KR101698193B1 (ko) * | 2009-09-15 | 2017-01-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
KR101585616B1 (ko) * | 2009-12-16 | 2016-01-15 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8569829B2 (en) * | 2009-12-28 | 2013-10-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
JP5504053B2 (ja) * | 2010-05-27 | 2014-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2012009701A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8193054B2 (en) | 2010-06-30 | 2012-06-05 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device and method of making thereof |
KR20120003351A (ko) * | 2010-07-02 | 2012-01-10 | 삼성전자주식회사 | 3차원 비휘발성 메모리 장치 및 그 동작방법 |
KR101682666B1 (ko) * | 2010-08-11 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템 |
JP2012054345A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 三次元不揮発性半導体メモリ |
JP2012227326A (ja) * | 2011-04-19 | 2012-11-15 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
-
2010
- 2010-10-01 KR KR1020100096071A patent/KR20120003351A/ko not_active Application Discontinuation
-
2011
- 2011-06-21 US US13/165,576 patent/US8278170B2/en active Active
- 2011-06-30 JP JP2011145588A patent/JP5866151B2/ja active Active
-
2012
- 2012-08-31 US US13/600,829 patent/US8546869B2/en active Active
-
2013
- 2013-09-12 US US14/024,844 patent/US9000508B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012015517A (ja) | 2012-01-19 |
US8546869B2 (en) | 2013-10-01 |
US20120003800A1 (en) | 2012-01-05 |
KR20120003351A (ko) | 2012-01-10 |
US8278170B2 (en) | 2012-10-02 |
US20120327715A1 (en) | 2012-12-27 |
US20140016408A1 (en) | 2014-01-16 |
US9000508B2 (en) | 2015-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5866151B2 (ja) | 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 | |
US11690224B2 (en) | Semiconductor device and method of manufacturing the same | |
KR102561009B1 (ko) | 3차원 구조의 반도체 메모리 장치 | |
US10566343B2 (en) | Semiconductor memory device including 3-dimensional structure and method for manufacturing the same | |
KR101762823B1 (ko) | 비휘발성 메모리 장치 및 그것의 제조 방법 | |
US9331095B2 (en) | Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors | |
KR101527195B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
US8824209B2 (en) | Non-volatile memory device having vertical structure and method of operating the same | |
US9646984B2 (en) | Non-volatile memory device | |
TWI518693B (zh) | 非揮發性記憶體裝置、其操作方法以及包含該些標的之記憶體系統 | |
US8987832B2 (en) | Nonvolatile memory including memory cell array having three-dimensional structure | |
KR20130104590A (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법 | |
KR101785690B1 (ko) | 3차원 비휘발성 메모리 장치 및 그 동작방법 | |
US11309027B2 (en) | Semiconductor memory device | |
KR20170086938A (ko) | 반도체 장치의 제조 방법 | |
KR101642929B1 (ko) | 비휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5866151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |