JP5504053B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5504053B2
JP5504053B2 JP2010121238A JP2010121238A JP5504053B2 JP 5504053 B2 JP5504053 B2 JP 5504053B2 JP 2010121238 A JP2010121238 A JP 2010121238A JP 2010121238 A JP2010121238 A JP 2010121238A JP 5504053 B2 JP5504053 B2 JP 5504053B2
Authority
JP
Japan
Prior art keywords
electrode layer
layer
hole
dummy electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010121238A
Other languages
English (en)
Other versions
JP2011249559A (ja
Inventor
俊行 佐々木
徳久 大岩
勝典 矢橋
典子 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010121238A priority Critical patent/JP5504053B2/ja
Priority to US13/041,532 priority patent/US8487365B2/en
Publication of JP2011249559A publication Critical patent/JP2011249559A/ja
Application granted granted Critical
Publication of JP5504053B2 publication Critical patent/JP5504053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
メモリセルにおけるコントロールゲートとして機能する電極層と、絶縁層とを交互に複数積層した積層体にメモリホールを形成し、そのメモリホールの側壁に電荷蓄積膜を形成した後、メモリホール内にシリコンを設けることでメモリセルを３次元配列する技術が提案されている。このような構造において、特に積層体における積層数が増大すると、メモリホールの加工が難しくなり、また加工難易度の上昇はデバイス特性のばらつきを生じさせる原因になり得る。
特開２００９−１４６９５４号公報
デバイス特性及びプロセスのばらつきを低減できる半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、基板と、下部ゲート層と、積層体と、ダミー電極層と、絶縁膜と、チャネルボディと、を備えた。前記下部ゲート層は、前記基板上に設けられた。前記積層体は、前記下部ゲート層上にそれぞれ交互に積層された複数の絶縁層と複数の電極層とを有する。前記ダミー電極層は、前記下部ゲート層と前記積層体との間に設けられ、前記電極層と同じ材料からなり、各々の前記電極層よりも厚い。前記絶縁膜は、前記積層体及び前記ダミー電極層を貫通して形成されたホールの側壁に設けられた電荷蓄積膜を含む。前記チャネルボディは、前記ホール内における前記絶縁膜の内側に設けられた。前記チャネルボディは、前記積層体の積層方向に延びる一対の柱状部と、前記下部ゲート層に埋め込まれ、前記一対の柱状部をつなぐ連結部とを有するＵ字状に形成されている。
実施形態に係る半導体装置におけるメモリセルアレイの模式斜視図。 図１における要部の拡大断面図。 実施形態に係る半導体装置の製造方法を示す模式断面図。 図３に続く工程を示す模式断面図。 図４に続く工程を示す模式断面図。 図５に続く工程を示す模式断面図。 図６に続く工程を示す模式断面図。 他の実施形態に係る半導体装置におけるメモリストリングの模式斜視図。 バックゲート直上の最下層メモリセルと、その最下層メモリセルより上のメモリセルの消去特性を比較するグラフ。
以下、図面を参照し、実施形態について説明する。なお、以下の実施形態では半導体としてシリコンを例示するが、シリコン以外の半導体を用いてもよい。
図１は、実施形態に係る半導体装置におけるメモリセルアレイの模式斜視図であり、図７（ｂ）は、同メモリセルアレイにおける１つのメモリストリングＭＳの模式断面図である。
なお、図１においては、図を見易くするために、メモリホールＭＨの内壁に形成された絶縁膜以外の絶縁部分については図示を省略している。
図２は、図１におけるメモリセルＭＣが設けられた部分の拡大断面図である。
また、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基板１０の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。また、図７（ｂ）に示すＹ方向及びＺ方向は、図１におけるＹ方向及びＺ方向と対応する。
基板１０上には、図７（ｂ）に示す絶縁層１１を介して、下部ゲート層としてバックゲートＢＧが設けられている。バックゲートＢＧは、例えば不純物が添加され導電性を有するシリコン層である。
バックゲートＢＧ上には、絶縁層１４を介して、ダミー電極層ＤＷＬが設けられている。ダミー電極層ＤＷＬは、例えば不純物が添加され導電性を有するシリコン層である。
ダミー電極層ＤＷＬ上には、複数の絶縁層２５と、複数の電極層ＷＬとがそれぞれ交互に積層されている。それらの層数は任意である。最下層の電極層ＷＬとダミー電極層ＤＷＬとの間には絶縁層２５が介在している。また、図７（ｂ）では、上記積層体における最上層が電極層ＷＬであるが、最上層が絶縁層２５であってもよい。
電極層ＷＬは、ダミー電極層ＷＬと同じ材料であり、例えば不純物が添加され導電性を有するシリコン層である。絶縁層２５は、例えばシリコン酸化物を含むＴＥＯＳ（tetraethoxysilane）層である。
各電極層ＷＬは略同じ厚さである。各々の電極層ＷＬの厚さよりも、ダミー電極層ＤＷＬの厚さは厚い。
メモリセルアレイ領域における電極層ＷＬ、絶縁層２５及びダミー電極層ＤＷＬを含む積層体は、Ｙ方向に複数のブロックに分断され、各ブロック間には絶縁物４１が埋め込まれている。
あるブロックにおける最上層の電極層ＷＬ上には、絶縁層４２を介して、ドレイン側選択ゲートＤＳＧが設けられている。ドレイン側選択ゲートＤＳＧは、例えば不純物が添加され導電性を有するシリコン層である。そのブロックに隣接するブロックにおける最上層の電極層ＷＬ上には、絶縁層４２を介して、ソース側選択ゲートＳＳＧが設けられている。ソース側選択ゲートＳＳＧは、例えば不純物が添加され導電性を有するシリコン層である。ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧとの間には、絶縁層４３が介在している。
ドレイン側選択ゲートＤＳＧ及びソース側選択ゲートＳＳＧ上には、絶縁層４４が設けられている。ソース側選択ゲートＳＳＧ上には、その絶縁層４４を介して、図１に示すソース線ＳＬが設けられている。ソース線ＳＬは、金属層、または不純物が添加され導電性を有するシリコン層である。ソース線ＳＬ上には、図示しない絶縁層を介して、複数本のビット線ＢＬが設けられている。各ビット線ＢＬはＹ方向に延在している。
バックゲートＢＧ及びこのバックゲートＢＧ上の積層体には、Ｕ字状のメモリホールＭＨが複数形成されている。ドレイン側選択ゲートＤＳＧを含むブロックには、絶縁層４４、ドレイン側選択ゲートＤＳＧ、絶縁層４２、複数の電極層ＷＬ、複数の絶縁層２５、ダミー電極層ＤＷＬおよび絶縁層１４を貫通しＺ方向に延在するホールが形成されている。ソース側選択ゲートＳＳＧを含むブロックには、絶縁層４４、ソース側選択ゲートＳＳＧ、絶縁層４２、複数の電極層ＷＬ、複数の絶縁層２５、ダミー電極層ＤＷＬおよび絶縁層１４を貫通しＺ方向に延在するホールが形成されている。それら一対のホールは、後述するように、バックゲートＢＧ内に形成された凹部を介してつながり、Ｕ字状のメモリホールＭＨが得られる。
メモリホールＭＨの内部には、Ｕ字状にチャネルボディ２０、４５が設けられている。チャネルボディ２０、４５は、例えばシリコン膜である。複数の電極層ＷＬ、複数の絶縁層２５、ダミー電極層ＤＷＬ及び絶縁層１４を貫通する部分、およびバックゲートＢＧ内にはチャネルボディ２０が設けられている。そのチャネルボディ２０と、メモリホールＭＨの内壁との間には絶縁膜３０が設けられている。
ドレイン側選択ゲートＤＳＧを貫通する部分、およびソース側選択ゲートＳＳＧを貫通する部分には、チャネルボディ４５が設けられている。チャネルボディ４５とドレイン側選択ゲートＤＳＧとの間には、ゲート絶縁膜３５が設けられている。チャネルボディ４５とソース側選択ゲートＳＳＧとの間には、ゲート絶縁膜３６が設けられている。
なお、メモリホールＭＨ内のすべてをチャネルボディ２０、４５で埋める構造に限らず、メモリホールＭＨの中心軸側に空洞部が残るようにチャネルボディ２０、４５を形成し、その内側の空洞部に絶縁物を埋め込んだ構造であってもよい。
絶縁膜３０は、例えば一対のシリコン酸化膜でシリコン窒化膜を挟んだＯＮＯ（Oxide-Nitride-Oxide）構造を有する。図２に示すように、各電極層ＷＬとチャネルボディ２０との間には、電極層ＷＬ側から順に第１の絶縁膜３１、電荷蓄積膜３２及び第２の絶縁膜３３が設けられている。第１の絶縁膜３１は電極層ＷＬに接し、第２の絶縁膜３３はチャネルボディ２０に接し、第１の絶縁膜３１と第２の絶縁膜３３との間に電荷蓄積膜３２が設けられている。ダミー電極層ＤＷＬとチャネルボディ２０との間の絶縁膜３０も同様な構成である。
チャネルボディ２０は、メモリセルを構成するトランジスタにおけるチャネルとして機能し、電極層ＷＬはコントロールゲートとして機能し、電荷蓄積膜３２はチャネルボディ２０から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、チャネルボディ２０と各電極層ＷＬとの交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルが形成されている。
本実施形態に係る半導体装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。例えば、メモリセルはチャージトラップ構造のメモリセルである。電荷蓄積膜３２は、電荷（電子）を閉じこめるトラップを多数有し、例えばシリコン窒化膜である。第２の絶縁膜３３は、例えばシリコン酸化膜であり、電荷蓄積膜３２にチャネルボディ２０から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷がチャネルボディ２０へ拡散する際に電位障壁となる。第１の絶縁膜３１は、例えばシリコン酸化膜であり、電荷蓄積膜３２に蓄積された電荷が、電極層ＷＬへ拡散するのを防止する。
ドレイン側選択ゲートＤＳＧ、チャネルボディ４５及びそれらの間のゲート絶縁膜３５は、ドレイン側選択トランジスタＤＳＴを構成する。ドレイン側選択トランジスタＤＳＴを含むブロックのチャネルボディ２０とチャネルボディ４５は電気的に接続され、そのチャネルボディ４５の上端部は、図１に示すビット線ＢＬと接続されている。
ソース側選択ゲートＳＳＧ、チャネルボディ４５及びそれらの間のゲート絶縁膜３６は、ソース側選択トランジスタＳＳＴを構成する。ソース側選択トランジスタＳＳＴを含むブロックのチャネルボディ２０とチャネルボディ４５は電気的に接続され、そのチャネルボディ４５の上端部は、図１に示すソース線ＳＬと接続されている。
バックゲートＢＧ、このバックゲートＢＧ内に設けられたチャネルボディ２０及び絶縁膜３０は、バックゲートトランジスタＢＧＴを構成する。
ドレイン側選択トランジスタＤＳＴとバックゲートトランジスタＢＧＴとの間には、各電極層ＷＬをコントロールゲートとするメモリセルＭＣが、電極層ＷＬの層数に対応して複数設けられている。同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＳＴの間にも、各電極層ＷＬをコントロールゲートとするメモリセルＭＣが、電極層ＷＬの層数に対応して複数設けられている。
それらメモリセルＭＣ、ドレイン側選択トランジスタＤＳＴ、バックゲートトランジスタＢＧＴおよびソース側選択トランジスタＳＳＴは直列接続され、Ｕ字状の１つのメモリストリングＭＳを構成する。１つのメモリストリングＭＳは、複数の電極層ＷＬを含む積層体の積層方向に延びる一対の柱状部ＣＬと、バックゲートＢＧに埋め込まれ、一対の柱状部ＣＬをつなぐ連結部ＪＰとを有する。このメモリストリングＭＳがＸ方向及びＹ方向に複数配列されていることにより、複数のメモリセルＭＣがＸ方向、Ｙ方向及びＺ方向に３次元的に設けられている。
ダミー電極層ＤＷＬは、電荷蓄積膜３２を含む絶縁膜３０を介してチャネルボディ２０を囲むトランジスタ（ダミーセルとする）のコントロールゲートとして機能する。ただし、このダミーセルにおける電荷蓄積膜３２にはデータの書き込みが行われず、ダミーセルはデータの記憶・保持を行うメモリセルとしては機能しない。
メモリセルにデータを書き込む場合、書き込み対象のメモリセルの電極層ＷＬには書き込み電位Ｖｐｒｏｇ（例えば２０Ｖ程）が与えられる。書き込み対象でないメモリセルの電極層ＷＬには、Ｖｐｒｏｇよりも低いパス電位（もしくは中間電位）Ｖｐａｓｓ（例えば１０Ｖ程）が与えられる。これにより、書き込み対象のメモリセルにおいてのみ電荷蓄積膜３２に印加される電界強度が強くなる。
例えば、データ“０”の書き込み時には、ビット線ＢＬを通じて０Ｖが与えられたチャネルボディ２０と、Ｖｐｒｏｇが与えられた電極層ＷＬとの電位差により、書き込み対象のメモリセルの電荷蓄積膜３２に電子が注入され、メモリセルを構成するトランジスタ（メモリトランジスタ）の閾値電圧Ｖｔｈが正の方向にシフトする。Ｖｐａｓｓが電極層ＷＬに与えられたメモリセルの電荷蓄積膜３２には電子が注入されず、書き込みが行われない。
また、データ“１”を書き込む場合、すなわちメモリトランジスタの閾値電圧Ｖｔｈを消去状態から上げない（電荷蓄積膜３２に電子を注入しない）場合も、書き込み対象のメモリセルの電極層ＷＬにはＶｐｒｏｇが与えられ、その他のメモリセルの電極層ＷＬにはＶｐａｓｓが与えられる。このデータ“１”の書き込み時、ドレイン側選択トランジスタＤＳＴのゲート電位とビット線ＢＬの電位とが同電位とされ、チャネルボディ２０と、Ｖｐｒｏｇが与えられた電極層ＷＬとの電位差が低減するため、その電荷蓄積膜３２には電子が注入されない。Ｖｐａｓｓが電極層ＷＬに与えられたメモリセルの電荷蓄積膜３２にも電子は注入されない。
上記データ書き込み時、ダミー電極層ＤＷＬには、書き込み対象でないメモリセルと同じＶｐａｓｓが与えられ、ダミーセルにはデータが書き込まれない。
データの読み出し時、ダミー電極層ＤＷＬには、読み出し対象でないメモリセルの電極層ＷＬに与えられる電位Ｖｒｅａｄ、もしくはダミーセルを構成するトランジスタをオンにする電位が与えられる。
データの消去はブロックごとに行われる。データの消去時、選択ブロックにおける電極層ＷＬには例えば０Ｖ（グランド電位）が与えられ、チャネルボディ２０は例えば２０Ｖ程度にブーストされる。これにより、メモリセルの電荷蓄積膜３２に蓄積された電子は引き抜かれデータの消去が行われる。
データの消去時、選択ブロックにおけるダミー電極層ＤＷＬには、Ｖera_passが与えられる。Ｖera_passは、ダミーセルの閾値電圧の変動を抑える電位であり、例えば５Ｖほどである。あるいは、ダミーセルの閾値電圧が低くシフトしてもメモリセルの読み出し動作には影響しないため、データの消去時、ダミー電極層ＤＷＬの電位を０Ｖ（グランド電位）にしてもよい。
非選択ブロックにおける電極層ＷＬ及びダミー電極層ＤＷＬはフローティング状態にされる。これにより、チャネルボディ２０の電位の上昇に伴い、カップリングによって電極層ＷＬの電位も上昇しメモリセルの電荷蓄積層３２から電子は引き抜かれない。
ここで、図９は、バックゲートＢＧのすぐ上に設けられた最下層のメモリセルの消去特性（破線）と、それより上の層のメモリセルの消去特性（実線）とを比較するグラフである。横軸は時間を、縦軸は閾値電圧Ｖｔｈを表す。消去動作は、電荷蓄積膜３２に蓄積された電子を引き抜く動作であり、すなわちメモリトランジスタの閾値電圧Ｖｔｈを低下させる動作である。
複数のメモリセルが積層された構造において、バックゲートＢＧのすぐ上に位置する最下層のメモリセルは、消去時に電子の引き抜きが進みにくい傾向があり、これは異なる階層のメモリセル間で特性がばらつく原因となり得る。積層方向で隣り合う電極層間の絶縁層の厚みはほぼ一定である。これに対して、バックゲートＢＧと最下層の電極層との間の絶縁層の厚みは、電極層間の絶縁層の厚みとは異なる場合がある。これが、最下層のメモリセルの消去特性が他のメモリセルと違ってくる原因の一つと考えられる。
そこで、本実施形態では、バックゲートＢＧの上にダミー電極層ＤＷＬを設け、このダミー電極層ＤＷＬをコントロールゲートとするトランジスタ（ダミーセル）には、データの記憶・保持を行うメモリセルとしての機能は担わせない。この結果、異なる階層のメモリセル間での特性のばらつきを抑制できる。
ダミー電極層ＤＷＬは、電極層ＷＬと同じ材料で、且つ形状等の構造的な差異がなく形成されるため、ダミー電極層ＤＷＬを形成するために電極層ＷＬとは異なる特別な工程の追加はない。なお、ダミー電極層ＤＷＬはメモリセルとして使わないため、ダミー電極層ＤＷＬの厚みを、他のメモリセルの電極層ＷＬの厚みに揃えて設計する必要がない。そこで、本実施形態では、後述するように、プロセス上の理由から、ダミー電極層ＤＷＬを、メモリセルの電極層ＷＬよりも厚くしている。
次に、図３（ａ）〜図７（ｂ）を参照して、実施形態に係る半導体装置の製造方法について説明する。なお、これらの図は、前述した図７（ｂ）と同じＹ−Ｚ断面を表す。
まず、図３（ａ）に示すように、基板１０上に絶縁層１１を介してバックゲートＢＧを形成し、この後、図３（ｂ）に示すように、バックゲートＢＧに凹部１２を形成する。次に、その凹部１２内に、図３（ｃ）に示すように、犠牲膜１３を埋め込む。犠牲膜１３として、例えばシリコン窒化膜、あるいはカーボン膜を用いることができる。
次に、図４（ａ）に示すように、バックゲートＢＧ及び犠牲膜１３上に、絶縁層１４を介してダミー電極層ＤＷＬを形成する。さらに、ダミー電極層ＤＷＬ上に、絶縁層２５と電極層ＷＬとをそれぞれ交互に複数積層する。
絶縁層１４、２５、ダミー電極層ＤＷＬおよび電極層ＷＬは、例えばＣＶＤ（chemical vapor deposition）法で形成される。ダミー電極層ＤＷＬは犠牲膜１３とは異なる材料からなる。また、ダミー電極層ＤＷＬと各電極層ＷＬは、同じ材料（例えば多結晶シリコン）で形成される。また、各電極層ＷＬは略同じ厚さに形成され、ダミー電極層ＤＷＬは、各々の電極層ＷＬの厚さよりも厚く形成される。
また、上記積層体の上には、さらにマスク層１５、中間膜１６およびレジスト膜１７が順に形成される。マスク層１５は、例えばカーボン層である。中間膜１６は、例えばシリコン酸化膜である。
次に、レジスト膜１７に選択的に開口を形成するパターニングを行った後、そのパターニングされたレジスト膜１７をマスクにして、中間膜１６及びマスク層１５を例えばＲＩＥ（Reactive Ion Etching）法で選択的にエッチングする。これにより、図４（ｂ）に示すように、マスク層１５にホール１８が形成される。ホール１８はマスク層１５を貫通して最上層の電極層ＷＬに達する。なお、複数の電極層ＷＬと複数の絶縁層２５を含む積層体における最上層は電極層ＷＬに限らず、絶縁層２５であってもよい。
レジスト膜１７及び中間膜１６を除去した後、ホール１８が形成されたマスク層１５をマスクにして、その下の積層体を例えばＲＩＥ法で選択的にエッチングする。これにより、図５（ａ）に示すように、複数の電極層ＷＬ及び複数の絶縁層２５を貫通してダミー電極層ＤＷＬに達するホール２１が形成される。
上記積層体における面方向の複数箇所に対して同時にエッチングを進め、複数のホール２１を同時に形成する。また、電極層ＷＬのエッチング時と絶縁層２５のエッチング時とでガスは切り替えず、複数の電極層ＷＬと複数の絶縁層２５とを同じガスを用いた同じ条件で続けて一括してエッチングする。これにより、効率的なプロセスとなりコスト低減を図れる。
このときのＲＩＥに用いられるガスとしては、電極層ＷＬの主成分であるシリコンと、絶縁層２５の主成分であるシリコン酸化物の両方を効率よくエッチングできるガスが用いられる。例えば、Ｂｒ（臭素）を含むガスと、Ｆ（フッ素）を含むガスとの混合ガスを用いることができる。
基板１０及びその上の積層物を含む構造体はウェーハ状態で処理室内に収容され、処理室内に設けられた保持部に保持される。そして、処理室内に例えばＨＢｒガスとＮＦ３ガス、またはＨＢｒガスとＳＦ６ガスを導入して所望の減圧雰囲気にした後、処理室内にプラズマを生起させてＲＩＥを行う。
このとき、ホール２１の孔径が小さく、また複数の電極層ＷＬの層数が多く積層体が厚い場合、すなわちホール２１のアスペクト比（孔径に対する深さの比）が高くなると、孔径の変化（ばらつき）に対してエッチングレートの変化が敏感になる。例えば、ホール２１の孔径が５０ｎｍ程度で、ホール２１が形成される積層体の厚さが１〜２μｍで、ホール２１のアスペクト比が２０〜４０程度では、孔径が１０〜２０％程度ずれただけで、深さ方向に１〜２μｍ程度加工した間に、２００〜４００ｎｍ程度の深さのばらつきが生じることがある。
ホール２１の下方にはバックゲートＢＧ内に埋め込まれた犠牲膜１３が存在し、その犠牲膜１３は、厚さが例えば１００ｎｍ程度の薄い膜である。犠牲膜１３を構成するシリコン窒化膜またはカーボン膜は、電極層ＷＬ及び絶縁層２５の両方を効率よくエッチングできる前述したガスに対するエッチング耐性がそれほど高くない。したがって、複数の電極層ＷＬ及び複数の絶縁層２５を一括してエッチングする条件で、そのままホール２１の加工を続けると、エッチングを犠牲膜１３でストップさせることができず、また犠牲膜１３が薄いこともあって、ホール２１が犠牲膜１３を突き抜けてしまう加工不良が起こり得る。
特に、ホール２１のアスペクト比が高い場合で、複数のホール２１間で孔径がばらつくと、それら孔径差がわずかであっても、複数のホール２１間のエッチングレートに差が生じ、相対的にエッチングレートが遅いホール２１が犠牲膜１３に達したときには、相対的にエッチングレートが速いホール２１がすでに犠牲膜１３を突き抜けているということも起こり得る。
しかし、本実施形態では、電極層ＷＬと絶縁層２５とが交互に積層された積層体と、バックゲートＢＧとの間に、ダミー電極層ＷＬを設けている。そして、複数のホール２１がダミー電極層ＤＷＬに達すると、エッチングガスを切り替えてダミー電極層ＤＷＬをＲＩＥ法でエッチングする。具体的には、処理室内に導入するガスをＨＢｒガスとＯ２ガスとの混合ガスに切り替えて、ダミー電極層ＤＷＬのエッチングを行う。
このときのエッチングは、同じ材料からなる単一層であるダミー電極層ＤＷＬのエッチングであって、電極層ＷＬと絶縁層２５という異なる材料の層を両方エッチング可能なガスを用いなくてよい。そして、ダミー電極層ＤＷＬは例えばシリコン層であり、犠牲膜１３として用いられたシリコン窒化膜またはカーボン膜は、シリコン層をエッチングするガス（例えば、前述したＨＢｒガスとＯ２ガスとの混合ガス）に対して高いエッチング耐性を有する。したがって、ダミー電極層ＤＷＬをエッチングする条件でホール２１の加工を続けても、犠牲膜１３で確実にエッチングをストップさせることが可能である。
なお、ダミー電極層ＤＷＬのエッチング時、Ｏ２ガスは含まれなくてもよいが、ＨＢｒガスに対してＯ２ガスを加えることで、シリコン層以外の材料に対してエッチングがより進行しにくくなり、犠牲膜１３のエッチング耐性がより高まる。
ダミー電極層ＷＬは電極層ＷＬと同じ材料であり、電極層ＷＬ及び絶縁層２５を一括してエッチングするガスによってもエッチングされる。したがって、複数のホール２１がダミー電極層ＤＷＬに達したとき、図５（ａ）に示すように、複数のホール２１間で深さのばらつきが生じていることがあり得る。
そこで、ダミー電極層ＤＷＬを各々の電極層ＷＬよりも厚く形成し、さらにダミー電極層ＤＷＬとバックゲートＢＧとの間に、ダミー電極層ＤＷＬ及び犠牲膜１３とは異なる材料（例えばシリコン酸化物）の絶縁層１４を設けることで、犠牲膜１３に達するまでに、複数のホール２１間でのエッチングレートのばらつきを低減することができる。
絶縁層１４は、バックゲートＢＧとダミー電極層ＤＷＬとの絶縁を確保するだけではなく、ダミー電極層ＤＷＬエッチング時のエッチングストッパーとして機能する。すなわち、ダミー電極層ＤＷＬに達するホール２１を形成した後、前述したようにガスを切り替えて、ダミー電極層ＤＷＬにおけるホール２１の底部の下の部分を絶縁層１４に達するまでエッチングする。この後、ガスを例えばＦ（フッ素）を含むガスに切り替えて絶縁層１４を例えばＲＩＥ法でエッチングする。これにより、図５（ｂ）に示すように、複数の電極層ＷＬ、複数の絶縁層２５、ダミー電極層ＤＷＬ及び絶縁層１４を貫通して犠牲膜１３に達するホール２２が形成される。この時点で、複数のホール２２間のエッチングレートのばらつきは低減され、ホール２２が犠牲膜１３を突き抜けてしまうのを回避できる。
また、バックゲートＢＧがダミー電極層ＤＷＬと同じ例えばシリコン層である場合に、ホール底部の一部が犠牲膜１３上からバックゲートＢＧ上にずれても、ダミー電極層ＤＷＬとバックゲートＢＧとの間に絶縁層１４が介在されていることで、ホール形成時のバックゲートＢＧのエッチングを抑制できる。
前述した各層のＲＩＥ時、基板１０側、具体的にはこれを保持する保持部側にはバイアスパワーが印加され、基板１０側に向けて加速されたイオンの衝突によるエッチング作用も生じている。複数の電極層ＷＬと複数の絶縁層２５とを一括してエッチングするときには、ホール加工レートを高めるために基板１０側へのバイアスパワーが相対的に大きい方が望ましく、ダミー電極層ＤＷＬのエッチング時及び絶縁層１４のエッチング時には、犠牲膜１３に対するエッチングを抑えるためにバイアスパワーは相対的に小さい方が望ましい。
なお、電極層ＷＬ、絶縁層２５及び犠牲膜１３とは異なる材料の層をダミー層として、バックゲートＢＧの上に設けることも考えられるが、ホール加工後の後処理や、後述する犠牲膜１３の除去工程などで、そのダミー層に対するエッチング選択性を考慮しなければならず、プロセス難易度の上昇をまねく。さらにそのダミー層の材料によっては、バックゲートＢＧと、メモリセルが形成される積層体との間の誘電率を増大させ、デバイス特性を低下させる懸念がある。また、メタルを含む材料をダミー層として用いた場合には、メタル元素によるホール加工面の汚染の懸念もある。したがって、デバイス特性、プロセスインテグレーションの点から、電極層ＷＬと同じ例えばシリコンをダミー電極層ＤＷＬとして用いるのが望ましい。
ホール２２は犠牲膜１３に達し、ホール２２の底部に犠牲膜１３が露出する。そのホール２２の形成後、ホール２２を通じて犠牲膜１３を除去する。これにより、図６（ａ）に示すように、隣接する一対のホール２２とその下の凹部１２とがつながり、Ｕ字状のメモリホールＭＨが得られる。
メモリホールＭＨの形成後、図６（ｂ）に示すように、メモリホールＭＨの内壁に絶縁膜３０を例えばＣＶＤ法で形成する。その後、メモリホールＭＨ内における絶縁膜３０の内側に例えばＣＶＤ法でチャネルボディ２０を形成する。
その後、ダミー電極層ＤＷＬ、複数の電極層ＷＬ及び複数の絶縁層２５を含む積層体を複数のブロックに分断し、各ブロック間に絶縁物４１を埋め込む。
次に、前述までの工程で得られた積層体上に、図７（ａ）に示すように、絶縁層４２を介して上部ゲート層ＳＧを形成する。その後、上部ゲート層ＳＧはパターニングされ、ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧに分断される。ドレイン側選択ゲートＤＳＧとソース側選択ゲートＳＳＧとの間には、絶縁層４３が設けられる。その後、ドレイン側選択ゲートＤＳＧ及びソース側選択ゲートＳＳＧ上に絶縁層４４が形成される。
次に、図７（ｂ）に示すように、絶縁層４４、ドレイン側選択ゲートＤＳＧ及び絶縁層４２を貫通し、Ｕ字状のチャネルボディ２０における一方の上端部に達するホールを形成した後、そのホールの側壁にゲート絶縁膜３５を形成し、さらにその内側にチャネルボディ４５を形成する。同様に、絶縁層４４、ソース側選択ゲートＳＳＧ及び絶縁層４２を貫通し、Ｕ字状のチャネルボディ２０における他方の上端部に達するホールを形成した後、そのホールの側壁にゲート絶縁膜３６を形成し、さらにその内側にチャネルボディ４５を形成する。その後、ソース線ＳＬ、ビット線ＢＬ、その他の上層配線などの形成が行われる。
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば、メモリストリングの構成はＵ字状に限らず、図８に示すようにＩ字状であってもよい。図８には導電部分のみを示し、絶縁部分の図示は省略している。この構造では、基板１０上にソース線ＳＬが設けられ、その上に下部ゲート層としてソース側選択ゲートＳＳＧが設けられ、その上にダミー電極層ＤＷＬが設けられ、その上に複数層の電極層ＷＬが設けられ、最上層の電極層ＷＬとビット線ＢＬとの間に上部ゲート層としてドレイン側選択ゲートＤＳＧが設けられている。この構造においても、ダミー電極層ＤＷＬは、各々の電極層ＷＬよりも厚い。
１０…基板、１２…凹部、１３…犠牲膜、１５…マスク層、１６…中間膜、１７…レジスト膜、２０…チャネルボディ、２５…絶縁層、３２…電荷蓄積膜、ＷＬ…電極層、ＤＷＬ…ダミー電極層、ＢＧ…バックゲート、ＤＳＧ…ドレイン側選択ゲート、ＳＳＧ…ソース側選択ゲート

Claims (3)

  1. 基板と、
    前記基板上に設けられた下部ゲート層と、
    前記下部ゲート層上にそれぞれ交互に積層された複数の絶縁層と複数の電極層とを有する積層体と、
    前記下部ゲート層と前記積層体との間に設けられ、前記電極層と同じ材料からなり、各々の前記電極層よりも厚いダミー電極層と、
    前記積層体及び前記ダミー電極層を貫通して形成されたホールの側壁に設けられた電荷蓄積膜を含む絶縁膜と、
    前記ホール内における前記絶縁膜の内側に設けられたチャネルボディと、
    を備え、
    前記チャネルボディは、前記積層体の積層方向に延びる一対の柱状部と、前記下部ゲート層に埋め込まれ、前記一対の柱状部をつなぐ連結部とを有するＵ字状に形成されたことを特徴とする半導体装置。
  2. 基板上に、下部ゲート層を形成する工程と、
    前記下部ゲート層に凹部を形成する工程と、
    前記凹部を犠牲膜で埋める工程と、
    前記犠牲膜が埋められた前記下部ゲート層上に、前記犠牲膜と異なる材料のダミー電極層を形成する工程と、
    前記ダミー電極層上に、複数の絶縁層と、前記ダミー電極層と同じ材料の複数の電極層とをそれぞれ交互に積層して積層体を形成する工程と、
    前記複数の絶縁層及び前記複数の電極層を同じガスを用いて一括してエッチングし、前記積層体を貫通して前記ダミー電極層に達する第１のホールを形成する工程と、
    前記ダミー電極層における前記第１のホールの底部の下の部分を、前記第１のホールを形成するときとは異なるガスを用いてエッチングし、前記ダミー電極層に第２のホールを形成する工程と、
    前記第１のホール及び前記第２のホールを通じて前記犠牲膜を除去し、前記第１のホール、前記第２のホール及び前記凹部をつなげる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記ダミー電極層を、各々の前記電極層よりも厚くすることを特徴とする請求項２記載の半導体装置の製造方法。
JP2010121238A 2010-05-27 2010-05-27 半導体装置及びその製造方法 Expired - Fee Related JP5504053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010121238A JP5504053B2 (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法
US13/041,532 US8487365B2 (en) 2010-05-27 2011-03-07 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121238A JP5504053B2 (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011249559A JP2011249559A (ja) 2011-12-08
JP5504053B2 true JP5504053B2 (ja) 2014-05-28

Family

ID=45021368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121238A Expired - Fee Related JP5504053B2 (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8487365B2 (ja)
JP (1) JP5504053B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917097B2 (en) 2016-01-07 2018-03-13 Toshiba Memory Corporation Method of manufacturing semiconductor device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541832B2 (en) * 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101623547B1 (ko) * 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
JP5504053B2 (ja) * 2010-05-27 2014-05-28 株式会社東芝 半導体装置及びその製造方法
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP2013187294A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体記憶装置
JP5752660B2 (ja) * 2012-09-21 2015-07-22 株式会社東芝 半導体装置およびその製造方法
JP2014167838A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体記憶装置
JP2014175348A (ja) 2013-03-06 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
JP2014187191A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
US8969948B2 (en) * 2013-03-28 2015-03-03 Intel Corporation Tungsten salicide gate source for vertical NAND string to control on current and cell pillar fabrication
JP2015028990A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置
KR102081195B1 (ko) 2013-08-28 2020-02-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2015038246A2 (en) * 2013-09-15 2015-03-19 SanDisk Technologies, Inc. Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device
WO2015115739A1 (ko) * 2014-01-28 2015-08-06 한양대학교 산학협력단 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 및 그 제작 방법
US9236395B1 (en) 2014-06-25 2016-01-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9570460B2 (en) 2014-07-29 2017-02-14 Sandisk Technologies Llc Spacer passivation for high-aspect ratio opening film removal and cleaning
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
JP2016062957A (ja) * 2014-09-16 2016-04-25 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
US9613977B2 (en) 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
US9793290B2 (en) * 2015-07-16 2017-10-17 Toshiba Memory Corporation Method of manufacturing semiconductor memory device having charge accumulation layer positioned between control gate electrode and semiconductor layer
US9530785B1 (en) 2015-07-21 2016-12-27 Sandisk Technologies Llc Three-dimensional memory devices having a single layer channel and methods of making thereof
US9659955B1 (en) 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US9978768B2 (en) 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
JP2018142654A (ja) * 2017-02-28 2018-09-13 東芝メモリ株式会社 半導体装置及びその製造方法
US10103167B1 (en) * 2017-04-18 2018-10-16 Macronix International Co., Ltd. Manufacturing method of semiconductor structure
CN108807408B (zh) * 2017-05-02 2020-12-11 旺宏电子股份有限公司 半导体结构的制造方法
US10438964B2 (en) 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR102443029B1 (ko) * 2017-09-04 2022-09-14 삼성전자주식회사 절연성 캐핑 구조물을 포함하는 반도체 소자
JP2020047848A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体メモリ
KR102607847B1 (ko) * 2019-08-06 2023-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치
CN113169178B (zh) * 2019-09-06 2024-03-05 铠侠股份有限公司 存储器装置
KR102664082B1 (ko) * 2020-05-07 2024-05-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267907A (ja) * 1993-03-10 1994-09-22 Sony Corp ドライエッチング方法
JP4945248B2 (ja) 2007-01-05 2012-06-06 株式会社東芝 メモリシステム、半導体記憶装置及びその駆動方法
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2010027870A (ja) * 2008-07-18 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
JP4675996B2 (ja) * 2008-09-10 2011-04-27 株式会社東芝 不揮発性半導体記憶装置
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
JP2010114369A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置
JP2010118530A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
JP5395460B2 (ja) * 2009-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5150665B2 (ja) * 2010-03-03 2013-02-20 株式会社東芝 不揮発性半導体記憶装置
JP5504053B2 (ja) * 2010-05-27 2014-05-28 株式会社東芝 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917097B2 (en) 2016-01-07 2018-03-13 Toshiba Memory Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110291178A1 (en) 2011-12-01
US8487365B2 (en) 2013-07-16
JP2011249559A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5504053B2 (ja) 半導体装置及びその製造方法
TWI389305B (zh) 非揮發性半導體儲存元件及其製造方法
US8351277B2 (en) Method for operating semiconductor memory device
JP5193551B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
US10916562B2 (en) Non-volatile memory device
KR20170036877A (ko) 3차원 반도체 메모리 장치
CN110277395B (zh) 存储装置
JP2012009512A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007317874A (ja) 不揮発性半導体記憶装置
JP2009224574A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2014011389A (ja) 半導体装置の製造方法及び半導体装置
CN110176460B (zh) 3d存储器件及其制造方法
JP2007193862A (ja) 不揮発性半導体記憶装置
US20120032249A1 (en) Nonvolatile semiconductor memory device and method for manufacturing nonvolatile semiconductor memory device
JP2011023586A (ja) 半導体記憶装置およびその製造方法
JP2013105979A (ja) 半導体装置及びその製造方法
JP2017107938A (ja) 半導体装置およびその製造方法
JP2013214736A (ja) 半導体記憶装置の製造方法及び半導体記憶装置
JP2015149381A (ja) 半導体記憶装置
JP2013120786A (ja) 半導体記憶装置
CN110808254A (zh) 3d存储器件及其制造方法
CN110943089B (zh) 3d存储器件及其制造方法
JP2016058456A (ja) 半導体装置の製造方法
JP2009129981A (ja) 不揮発性半導体記憶装置
JP5752660B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5504053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees