CN104751890B - 运用于垂直阵列结构的非挥发性存储器的控制方法 - Google Patents

运用于垂直阵列结构的非挥发性存储器的控制方法 Download PDF

Info

Publication number
CN104751890B
CN104751890B CN201310744294.4A CN201310744294A CN104751890B CN 104751890 B CN104751890 B CN 104751890B CN 201310744294 A CN201310744294 A CN 201310744294A CN 104751890 B CN104751890 B CN 104751890B
Authority
CN
China
Prior art keywords
block
line
memory
source electrode
volatility memorizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310744294.4A
Other languages
English (en)
Other versions
CN104751890A (zh
Inventor
林崇荣
潘信玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing Storage Technology Co., Ltd
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CN201310744294.4A priority Critical patent/CN104751890B/zh
Priority to US14/227,331 priority patent/US9218853B2/en
Publication of CN104751890A publication Critical patent/CN104751890A/zh
Application granted granted Critical
Publication of CN104751890B publication Critical patent/CN104751890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种运用于垂直阵列结构的非挥发性存储器的控制方法，该非挥发性存储器包括：一基板、形成于该基板上的一共享源极线、以及位于该基板上的多个存储区块且每一该区块中具有一存储单元串连接于一位线与该共享源极线之间。再者，该控制方法包括下列步骤：于所述存储区块中的一第一存储区块被选定为一作用区块时，在其他的所述存储区块中决定一第二存储区块；以及，提供一接地电压至该第二存储区块中的该位线，并且导通该第二区块中的该存储单元串，使得该接地电压由该位线经由该存储单元串传递至该基板上的该共享源极线。

Description

运用于垂直阵列结构的非挥发性存储器的控制方法
技术领域
本发明是有关于一种非挥发性存储器，且特别是有关于一种运用于垂直阵列结构的非挥发性存储器的控制方法。
背景技术
请参照图1，其所绘示为已知垂直阵列结构的非挥发性存储器示意图。此垂直阵列结构的非挥发性存储器揭露于美国专利号码US8278170。
在半导体基板100上，形成共享源极线(common source line，CSL)。共享源极线CSL是为半导体基板100上的N型掺杂区。在基板100上形成堆叠的下部层间介电层(lowerinterlayer dielectric)111-114以及下部导电图样(lower conduction pattern)LSL、WL0、WL1。
下部作用柱(lower active pillar)136穿透(penetrate)下部层间介电层111-114以及下部导电图样LSL、WL0、WL1，并且接触于基板100。再者，底部作用柱内有一下部填充绝缘层(lower filling insulating layer)138。
上部层间介电层(upper interlayer dielectric)151-154以及上部导电图样(upper conduction pattern)DWL、WL2、WL3、USL堆叠于最上面的下部层间介电层114。
上部作用柱(upper active pillar)164穿透上部层间介电层151-154以及上部导电图样DWL、WL2、WL3、USL，并且接触于底部作用柱136。再者，底部作用柱内有一上部填充绝缘层(upper filling insulating layer)166。
资料储存层(information storage layer)171位于作用柱136、164以及导电图样LSL、WL0-WL4、USL之间。资料储存层171更延伸至导电图样LSL、WL0-WL4、USL以及层间介电层之间111-114与151-154之间。
电极区隔图样(e leetrode separate pattern)175位于共享源极线CSL上方，其穿透所有的层间介电层111-114与151-154以及导电图样LSL、WL0-WL4、DWL、USL，其底部接触于基板100。
上部作用图样(upper active pattern)177位于上部填充绝缘层166上方，且接触于上部作用柱164内部。上部作用图样177以及上部填充绝缘层166的上方是进行掺杂而形成漏极区(drain region)179。
再者，位线BL1位于上部层间介电层154、电极区隔图样175、漏极区179上方。基本上，在位线BL1至基板100之间是形成一存储单元串(cellstring，CSTR)。而图1中，共有二个存储单元串CSTR。
请参照图2，其所绘示为已知垂直阵列结构的非挥发性存储器的等效电路。其中，该非挥发性存储器具有：第零位线BL0至第二位线BL2、第零字符线WL0至第三位线WL3、假字源线(dummy word l ine、DWL)、上部选择线(upper selection line)USL、下部选择线(lower selection line)LSL、共享源极线CSL。
再者，每条第零位线BL0至第二位线BL2与共享源极线CSL之间连接多个存储单元串CSTR。其中，每个存储单元串CSTR包括串接的底部选择晶体管(lower selectiontransistor、LST)、上部选择晶体管(upper selection transistor、UST)、存储单元晶体管(memory cell transistor，MCT)、以及假存储单元晶体管(dummy memory celltransistor，DCT)。
请参照图3，其所绘示为一种已知的垂直阵列结构的非挥发性存储器在各种模式下的操作电压列表。基本上，在各种模式时，非挥发性存储器的控制电路(未绘示)，可以提供各种电压至对应的线(line)。
举例来说，于擦除模式时，将21V的擦除电压Ver提供至基板100，接地电压Vss提供至所有字符线WL0-WL3，浮接(floating)上部选择线USL、下部选择线LSL、共享源极线CSL、所有位线BL0-BL2，提供介于接地电压Vss至擦除电压Ver之间的假字符线电压VDWL至假字符线DWL。
再者，假设于编程模式时，欲编程第一字符线WL1与第一位线BL1所对应的存储单元晶体管MCT，则选定字符线即为第一字符线WL1，其他字符线(第零字符线WL0、第二字符线WL2、第三字符线WL3)即为非选定字符线；选定位线即为第一位线BL1，其他位线(第零位线BL0、第二位线BL2)即为非选定位线。
因此，提供介于15V-20V之间的编程电压(Vpam)至选定字符线，提供10V的通过电压(Vpass)至非选定字符线，提供Vec的电源电压至上部选择线USL与非选定位线，提供Vss的接地电压至下部选择线LSL与共享源极线CSL与选定位线与基板100，提供介于接地电压Vss至擦除电压Ver之间的假字符线电压VDWL至假字符线DWL。
再者，假设于读取模式时，欲读取第二字符线WL2与第二位线BL2所对应的存储单元晶体管MCT，则选定字符线即为第二字符线WL2，其他字符线(第零字符线WL0、第一字符线WL1、第三字符线WL3)即为非选定字符线；选定位线即为第二位线BL2，其他位线(第零位线BL0、第一位线BL1)即为非选定位线。
因此，提供0V的选定读取电压至选定字符线，提供4.5V的选定读取电压至非选定字符线，提供4.5V的开启电压至上部选择线USL与下部选择线LSL，提供Vss的接地电压至共享源极线CSL与基板100，提供Vec的电源电压至选定位线，提供0.8V的低电压至非选定位线，提供介于接地电压Vss至擦除电压Ver之间的假字符线电压VDWL至假字符线DWL。
上述的说明是已知垂直阵列结构的非挥发性存储器在各种模式时的理想操作电压。然而，共享源极线(CSL)，是为半导体基板的N型掺杂区，其电阻值较其它的做为位线(如BL0)，字符线(如WL0)的导体电阻高一些。故共享源极线(CSL)上可能因这电阻导致的电压差，而让这垂直阵列结构的非挥发性存储器在各种模式时发生误动作。
发明内容
本发明是为一种垂直阵列结构的非挥发性存储器的控制方法，该非挥发性存储器包括：一基板、形成于该基板上的一共享源极线、以及位于该基板上的多个存储区块且每一该区块中具有一存储单元串连接于一位线与该共享源极线之间。再者，该控制方法包括下列步骤：于所述存储区块中的一第一存储区块被选定为一作用区块时，在其他的所述存储区块中决定一第二存储区块；以及，提供一接地电压至该第二存储区块中的该位线，并且导通该第二区块中的该存储单元串，使得该接地电压由该位线经由该存储单元串传递至该基板上的该共享源极线。
附图说明
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下，其中：：
图1所绘示为已知垂直阵列结构的非挥发性存储器示意图。
图2所绘示为已知垂直阵列结构的非挥发性存储器的等效电路。
图3所绘示为已知垂直阵列结构的非挥发性存储器在各种模式下的操作电压列表。
图4所绘示为多个区块所组成的垂直阵列结构的非挥发性存储器。
图5所绘示为垂直阵列结构的非挥发性存储器中共享源极线CSL的联机示意图。
图6所绘示为本发明第一实施例垂直阵列结构的非挥发性存储器中共享源极线CSL的联机示意图。
具体实施方式
请参照图4，其所绘示为多个区块所组成的垂直阵列结构的非挥发性存储器。一般来说，在半导体400基板上会形成多个存储区块，而每个区块即如图2所示。以图4为例，在基板上400至少有第x存储区块Blockx以及第y存储区块Blocky。第x存储区块Blockx中有对应的位线BL0x-BL2x、上部选择线USLx、下部选择线LSLx、字符线WL0x-WL3x、假字源线DWLx。
同理，第y存储区块Blocky中有对应的位线BL0y-BL2y、上部选择线USLy、下部选择线LSLy、字符线WL0y-WL3y、假字源线DWLy。
再者，第x存储区块Blockx与第y存储区块Blocky之间的共享源极线CSL是连接在一起。亦即，第x存储区块Blockx与第y存储区块Blocky连接至相同的共享源极线CSL。
当非挥发性存储器在进行特定模式时，仅会有一个区块处于动作状态，而其他区块则会处于不动作状态。举例来说，假设第x存储区块Blockx正在进行编程模式时，控制电路(未绘示)会将对应的电压提供至第x存储区块Blockx上的所有线(line)并据以控制第x存储区块Blockx。此时，第x存储区块Blockx是为动作区块，而所有的线皆为使用中的线。
亦即，使用中的位线BL0x-BL2x、使用中的上部选择线USLx、使用中的下部选择线LSLx、使用中的字符线WL0x-WL3x、使用中的假字源线DWLx。另外，使用中的位线BL0x-BL2x更可再区分为选定位线与非选定位线；而字符线WL0x-WL3x更可再区分为选定字符线与非选定字符线。
另外，由于控制电路(未绘示)不会对第y存储区块Blocky进行任何动作，使得第y存储区块Blocky处于闲置状态。因此，第y存储区块Blocky为不动作区块，其所有的线皆为非使用中的线。
请参照图5，其所绘示为垂直阵列结构的非挥发性存储器中共享源极线CSL的联机示意图。如图所示，在半导体基板400上所有的存储区块Block1-Block9皆连接至共享源极线CSL，而每个存储区块皆相同于图2，其动作原理不再赘述。
基本上，共享源极线CSL是为形成于半导体基板400表面的N型掺杂区。而为了让共享源极线CSL能够接收到控制单元(未绘示)所提供的电压。需要利用多个穿透洞(via)将导线512连接至共享源极线CSL，并且利用金属层510连接所述导线512。如此，即可根据各种模式提供对应的电压至共享源极线CSL。
众所周知，由于共享源极线CSL是位在半导体基板400表面的N型掺杂区，其内阻会高于金属的电阻值。因此，由于共享源极线CSL的导电性相较不佳，将使得共享源极线CSL上两端点的电压无法保持一致，使得共享源极线CSL的两端点上有电压差产生。
以编程模式以及读取模式为例，需要提供接地电压Vss至共享源极线CSL。因此，接地电压Vss是提供至金属层510，经由导线512传递至基板500上N型掺杂区所组成的共享源极线CSL。很明显地，在图5中，共享源极线CSL越接近金属导线510其电压值越接近接地电压Vss，越远离金属导线510其电压值与接地电压Vss差距越大。
当第七存储区块Block7是为动作区块时，由于共享源极线CSL上的电压接近接地电压Vss，其进行编程或者读取时，资料错误率会较低。反之，当第一存储区块Block1是为动作区块时，由于共享源极线CSL上的电压与接地电压Vss差距较大，在进行编程或者读取时，资料错误率会较高。
为了解决上述共享源极线CSL可能的电压差而导致的误动作问题，本发明利用不动作区块来让共享源极线CSL上的电压更接近接地电压Vss。
请参照图6，其所绘示为本发明第一实施例垂直阵列结构的非挥发性存储器中共享源极线CSL的联机示意图。根据本发明的实施例，控制位于动作区块附近的非动作区块，将接地电压Vss提供至未使用的位线，并且导通存储单元串CSTR，使得未使用的位线BL上的接地电压Vss经由存储单元串CSTR传递至共享源极线CSL。
如图6所示，当第四存储区块Block4是为动作区块时，其附近的第七存储区块Block7为非动作区块。因此，利用控制器(未绘示)将接地电压Vss提供至第七存储区块Block7的未使用的位线。并且，提供适当的偏压(例如通过电压、或者开启电压)至位线BL、上部选择线USL、下部选择线LSL、字符线WL0～WL3、假字源线DWL(通常其偏压为中间电压)，使得存储单元串CSTR导通并将位线BL上的接地电压Vss经由存储单元串CSTR传递至共享源极线CSL。
换句话说，当第四存储区块Block4为动作区块时，由于其附近的非动作区块也可提供接地电压Vss至共享源极线CSL，将使得共享源极线CSL上的电压接近接地电压Vss。如此，将可降低动作区块于编程或者读取时的资料错误率。
当然，本发明并未限定于同时使用非动作区块的数目。例如，第四存储区块Block4为动作区块时，导通第一存储区块Block1以及第七存储区块Block7中的存储单元串CSTR，使得接地电压Vss传递至共享源极线CSL。
再者，由于本发明可利用非动作区块中的存储单元串CSTR将接地电压Vss传递至共享源极线CSL，因此更可以省略导线512以及金属层510。如此，更可以节省非挥发性存储器的布局面积。
由以上的说明可知，本发明的优点是提出一种运用于垂直阵列结构的非挥发性存储器的控制方法，导通非动作区块中的存储单元串CSTR，并将接地电压Vss由位线经过导通的存储单元串CSTR传递至共享源极线CSL，使得共享源极线CSL的电压更稳地接近接地电压Vss。如此，可以降低动作区块于编程或者读取时的资料错误率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求范围所界定的为准。

Claims (6)

1.一种运用于垂直阵列结构的非挥发性存储器的控制方法，该非挥发性存储器包括：一基板、形成于该基板上的一共享源极线、位于该基板上的多个存储区块且每一该区块中包括一存储单元串连接于一位线与该共享源极线之间，该控制方法包括下列步骤：
于所述存储区块中的一第一存储区块被选定为一动作区块时，在其他的所述存储区块中决定一第二存储区块，其中该第二存储区块为非动作区块；以及
提供一接地电压至该第二存储区块中的该位线，并且导通该第二存储区块中的该存储单元串，使得该接地电压由该位线经由该存储单元串传递至该基板上的该共享源极线。
2.如权利要求1所述的运用于垂直阵列结构的非挥发性存储器的控制方法，其中，该第二存储区块中还包括多条控制线，连接至该存储单元串，提供所述控制线对应的电压使得该存储单元串导通。
3.如权利要求2所述的运用于垂直阵列结构的非挥发性存储器的控制方法，其中，所述控制线包括一上部选择线、多条字符线、以及一下部选择线。
4.如权利要求2所述的运用于垂直阵列结构的非挥发性存储器的控制方法，其中，提供一通过电压或者一开启电压至所述控制线使得该存储单元串导通。
5.如权利要求1所述的运用于垂直阵列结构的非挥发性存储器的控制方法，还包括下列步骤：
在其他的所述存储区块中决定一第三存储区块，其中该第三存储区块为该非动作区块；以及
提供该接地电压至该第三存储区块中的该位线，并且导通该第三存储区块中的该存储单元串，使得该接地电压由该位线经由该存储单元串传递至该基板上的该共享源极线。
6.如权利要求1所述的运用于垂直阵列结构的非挥发性存储器的控制方法，其中该第一存储区块是在一编程模式或者一读取模式时，被选定为该动作区块。
CN201310744294.4A 2013-12-30 2013-12-30 运用于垂直阵列结构的非挥发性存储器的控制方法 Active CN104751890B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310744294.4A CN104751890B (zh) 2013-12-30 2013-12-30 运用于垂直阵列结构的非挥发性存储器的控制方法
US14/227,331 US9218853B2 (en) 2013-12-30 2014-03-27 Control method for nonvolatile memory device with vertically stacked structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310744294.4A CN104751890B (zh) 2013-12-30 2013-12-30 运用于垂直阵列结构的非挥发性存储器的控制方法

Publications (2)

Publication Number Publication Date
CN104751890A CN104751890A (zh) 2015-07-01
CN104751890B true CN104751890B (zh) 2018-10-12

Family

ID=53482537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310744294.4A Active CN104751890B (zh) 2013-12-30 2013-12-30 运用于垂直阵列结构的非挥发性存储器的控制方法

Country Status (2)

Country Link
US (1) US9218853B2 (zh)
CN (1) CN104751890B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102366798B1 (ko) * 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US10535673B2 (en) * 2018-06-04 2020-01-14 Macronix International Co., Ltd. High-density flash memory device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635171A (zh) * 2008-07-24 2010-01-27 三星电子株式会社 非易失性半导体器件和包括该器件的存储器系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101691092B1 (ko) * 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) * 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR20120119779A (ko) * 2011-04-22 2012-10-31 삼성전자주식회사 불휘발성 메모리 장치
KR101855169B1 (ko) * 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635171A (zh) * 2008-07-24 2010-01-27 三星电子株式会社 非易失性半导体器件和包括该器件的存储器系统

Also Published As

Publication number Publication date
US20150187398A1 (en) 2015-07-02
CN104751890A (zh) 2015-07-01
US9218853B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
US9941009B2 (en) Memory device having vertical structure and memory system including the same
CN105074923B (zh) 三维存储器的互连
US20170373084A1 (en) Memory device having vertical structure
US9847249B2 (en) Buried etch stop layer for damascene bit line formation
CN106601745A (zh) 存储装置
CN205282476U (zh) 在半导体衬底上的非易失性存储器
TW201603342A (zh) 具有堆疊導電通道之三維記憶體裝置
US10373972B2 (en) Vertical memory devices and methods of manufacturing vertical memory devices
US9230981B2 (en) Semiconductor device
US11462275B2 (en) Memory device including pass transistor circuit
JP2014192243A (ja) 半導体記憶装置
KR20210018608A (ko) 메모리 장치
CN104751890B (zh) 运用于垂直阵列结构的非挥发性存储器的控制方法
US20230145681A1 (en) Method of programming non-volatile memory device
KR20130084834A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US11670378B2 (en) Nonvolatile memory device for increasing reliability of data detected through page buffer
US11164637B2 (en) Methods of erasing data in nonvolatile memory devices and nonvolatile memory devices performing the same
US9406720B2 (en) Semiconductor storage device
TWI796928B (zh) 半導體記憶裝置
US20240203509A1 (en) Memory device and operating method thereof
TWI699782B (zh) 非揮發性半導體記憶裝置
KR20240088531A (ko) 비대칭 페이지 버퍼 어레이 아키텍쳐를 갖는 메모리 장치
KR20240037702A (ko) 반도체 메모리 장치
JP2024018698A (ja) 半導体記憶装置
KR20240032350A (ko) 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191230

Address after: 21 / F, 392 Ruiguang Road, Neihu district, Taipei, Taiwan, China

Patentee after: Jianxing Storage Technology Co., Ltd

Address before: Ruiguang road Taiwan Taipei City Neihu district China No. 392 22 floor

Patentee before: Lite-On Technology Corporation