DE10194689B4 - Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung - Google Patents

Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10194689B4
DE10194689B4 DE10194689T DE10194689T DE10194689B4 DE 10194689 B4 DE10194689 B4 DE 10194689B4 DE 10194689 T DE10194689 T DE 10194689T DE 10194689 T DE10194689 T DE 10194689T DE 10194689 B4 DE10194689 B4 DE 10194689B4
Authority
DE
Germany
Prior art keywords
film
control electrodes
layers
semiconductor memory
auxiliary layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10194689T
Other languages
English (en)
Other versions
DE10194689T1 (de
Inventor
Hiroyuki Moriya
Toshio Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE10194689T1 publication Critical patent/DE10194689T1/de
Application granted granted Critical
Publication of DE10194689B4 publication Critical patent/DE10194689B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Abstract

Nichtflüchtiger Halbleiterspeicher mit einer Speicherzelle, die Folgendes aufweist: – einen Kanalbildungsbereich (CH) aus einem Halbleiter; – Ladungsspeicherfilme (CSF) jeweils aus einer Anzahl aufeinander gestapelter dielektrischer Filme mit Ladungshaltevermögen; – zwei Speicher aus Bereichen der Ladungsspeicherfilme (CSF), die zwei Enden des Kanalbildungsbereichs (CH) überlappen; – einen einschichtigen dielektrischen Film (DF2), der mit dem Kanalbildungsbereich (CH) zwischen den Speichereinheiten in Kontakt steht; – zwei erste Steuerelektroden (CG1, CG2), von denen jeweils eine einer Speichereinheit so zugeordnet ist, und die so ausgebildet sind, dass ihre Breite mit zunehmendem Abstand von dem Kanalbildungsbereich abnimmt; und – eine zweite Steuerelektrode (WL), die in den Raum zwischen den zwei ersten Steuerelektroden (CG1, CG2) in einem gegen die ersten Steuerelektroden (CG1, CG2) isolierten Zustand eingebettet ist, wobei sie mit dem einschichtigen dielektrischen Film (DF2) in Kontakt steht.

Description

  • Die Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher mit zwei Speichereinheiten mit jeweils einem Ladungsspeicherfilm aus mehreren übereinander gestapelten dielektrischen Filmen an den zwei Enden eines Kanalbildungsbereichs, wobei dieser Speicher in den Speichereinheiten zwei Informationsbits unabhängig voneinander speichern kann, und sie betrifft ein Verfahren zum Herstellen eines solchen Speichers.
  • HINTERGRUNDBILDENDE TECHNIK
  • In der Technik sind Halbleiterspeicher vom sogenannten ”MONOS”(Metal Oxide Nitride Oxide Semiconductor)-Typ und andere nichtflüchtige Halbleiterspeicher mit Ladungsspeicherfilmen aus mehreren übereinander gestapelten dielektrischen Filmen bekannt, die Information durch Steuern von Ladungsmengen speichern, die in Ladungsfallen in den Ladungsspeicherfilmen gespeichert sind.
  • Aus der US 5 408 115 A ist ein EEPROM-Speicher mit einem Speicher pro Speicherzelle bekannt.
  • In jüngerer Zeit erkennt die Technologie die Tatsache, dass es möglich ist, eine Ladung in einen Teil eines Ladungsbereichs verteilter Ladungsfallen mittels des herkömmlichen CHE(Channel Hot Electron = heiße Kanalelektronen)-Injektionsverfahren zu injizieren und Binärinformation auf der Sourceseite und der Drainseite eines Ladungsspeicherfilms unabhängig zu speichern, um, gemäß Berichten, unabhängige Speicherung zweier Informationsbits in einer Speicherzelle zu ermöglichen.
  • Zum Beispiel werden gemäß ”HAYASHI, Y. [u. a.]: Twin MONOS cell with dual control gates. In: 2000 Symposium on VLSI Technology, Digest of Technical Papers, Honolulu, 13.–15. Juni 2000, S. 122–123, Ladungsspeicherfilme gesondert auf der Source- und der Drainseite angebracht, Steuerelektroden werden auf den Ladungsspeicherfilmen angebracht, und Wort-Gateelektroden werden im zentralen Teil eines Kanals zwischen den Steuerelektroden in einem Zustand angebracht, bei dem ein einschichtiger dielektrischer Film ohne Ladungshaltevermögen eingefügt ist.
  • Die Wort-Gateelektroden sind mit einer Wortleitung verbunden, während die Steuerelektroden in einer Richtung rechtwinklig zur Wortleitung verlegt sind und sie gesondert von den Wort-Gateelektroden gesteuert werden. Daher können die Steuerbarkeit der Position der Ladungsinjektion und der Ladungsinjektions-Wirkungsgrad verbessert werden, und im Ergebnis wird eine Schreiboperation mit hoher Geschwindigkeit erzielt.
  • Die Speicherzellen, die als ”MONOS-Zwillingszellen” bezeichnet werden, verfügen über Wort-Gateelektroden, die in der Zeilenrichtung mit einem bestimmten Intervall wiederholt sind, und sie verfügen an Seitenflächen der zwei Seiten derselben in der Zeilenrichtung über leitende Schichten vom Seitenwandtyp. ONO(Oxid-Nitrid-Oxid)-Filme, d. h. Ladungsspeicherfilme mit Ladungshaltevermögen, sind unmittelbar unter den leitenden Schichten vom Seitenwandtyp vorhanden. Im Gegensatz hierzu sind einzelne Schichten dielektrischer Filme direkt unter den Wort-Gateelektroden ausgebildet, so dass diese Teile keinerlei Ladungshaltevermögen aufweisen.
  • Die leitenden Schichten vom Seitenwandtyp und die Wort-Gateelektroden werden als Masken zum Einführen von n-Verunreinigungen an Substratstellen verwendet, die zwischen benachbarten leitenden Schichten vom Seitenwandtyp freiliegen, um n+-Fremdstoffbereiche auszubilden, die als Sources oder Drains wirken.
  • Die obige Veröffentlichung offenbart kein spezielles Herstellverfahren, jedoch bestehen bei einer MONOS-Zwillingszelle die folgenden Probleme bei der Herstellung und der Struktur.
  • Bei MONOS-Zwillingszellen werden die Wort-Gateelektroden hergestellt, und dann werden die leitenden Schichten vom Seitenwandtyp an ihren Seiten hergestellt. So ist ein Schritt zum Verbinden der Wort-Gateelektrode mit der Wortleitung erforderlich.
  • Ferner müssen die Wort-Gateelektroden in MONOS-Zwillingszellen zunächst zu parallelen Leitungsformen entlang der Spaltenrichtung strukturiert werden. Dabei wird normalerweise das Material für die Wort-Gateelektrode abgeschieden, dann werden Resistmuster darauf hergestellt, und das Material der Wort-Gateelektrode wird durch ein Ätzverfahren mit starker Anisotropie, z. B. RIE (reaktives Ionenätzen) unter Verwendung des Resists als Maske bearbeitet. Die Resistmuster sind normalerweise in ihrer Querschnittsform an ihren Seitenflächen nach vorne verjüngt, und der Resist wird beim Ätzen etwas ausgespart, so dass auch die Seiten der Wort-Gateelektroden nach der Bearbeitung etwas nach vorne verjüngt sind. Ferner besteht selbst dann, wenn kein Resist verwendet wird und ein Material verwendet wird, das beim Ätzen keine Aussparung bildet, die Tendenz, dass eine Verjüngung in Vorwärtsrichtung in gewissem Ausmaß an den Seitenflächen der Wort-Gateelektroden nach der Bearbeitung aufgrund des Effekts von Seitenwandabscheidungen beim Ätzen vorhanden ist.
  • Die Wort-Gateelektroden müssen z. B. gleichzeitig bearbeitet werden, wenn die Wortleitungen strukturiert werden, um sie gegen die Zellen zu isolieren. Jedoch müssen dabei, da die Steuergates bereits an den Seitenwänden der Wort-Gateelektroden in einem Zustand mit eingefügten Isolierfilmen hergestellt sind, die Wort-Gateelektroden selektiv geätzt und entfernt werden, während Löcher mit trapezförmiger Querschnittsform eingegraben werden. Demgemäß ist es bei diesem Ätzvorgang schwierig, die Unterseiten der Seitenflächen der sich umgekehrt verjüngenden Steuerelektroden zu ätzen, und in diesen Abschnitten entlang den Steuerelektroden werden leicht leitende Rückstände erzeugt. Wenn ein leitender Rückstand erzeugt wird, tritt zwischen den Wortleitungen ein Kurzschluss auf.
  • Ferner werden die leitenden Schichten vom Seitenwandtyp in Ringform erzeugt, die den Umfang der linienförmigen leitenden Schichten umgibt, um die Wort-Gateelektroden herzustellen. Wenn die leitenden Schichten vom Seitenwandtyp als solche für die Steuerelektroden verwendet werden, würden eine Steuerelektrode auf der Sourceseite und eine Steuerelektrode auf der Drainseite elektrisch kurzgeschlossen werden. Daher müssen die zwei Steuerelektroden isoliert werden, um der Steuerelektrode auf der Sourceseite und derjenigen auf der Drainseite verschiedene Spannungen zuzuführen. Diese Isolierung kann nicht insgesamt in einem weiteren Schritt, z. B. beim Bearbeiten der Wortleitungen, ausgeführt werden, so dass z. B. ein Schritt zum Herstellen einer Ätzmaske, die nur in den zwei Endabschnitten der linienförmigen leitenden Schichten zum Herstellen der Wort-Gateelektroden geöffnet ist, ein Entfernen eines die leitenden Schichten vom Seitenwandtyp durch die Öffnungen hindurch und ein Abschneiden der leitenden Schichten erforderlich werden.
  • Ferner erstrecken sich bei einer MONOS-Zwillingszelle, da ONO-Filme direkt unter den leitenden Schichten vom Seitenwandtyp hergestellt werden, diese ONO-Filme, die mit dem Kanalbildungsbereich in Kontakt stehen, in der Spaltenrichtung entlang den leitenden Schichten vom Seitenwandtyp. Während des Betriebs werden Daten durch Injizieren von Ladungen in einen Bereich (nachfolgend als Speichereinheit bezeichnet) eines einen Kanal schneidenden ONO-Films injiziert, während Daten durch Abziehen der gespeicherten Ladungen zur Substratseite oder durch Injizieren einer Ladung vom umgekehrten Leitungstyp gelöscht werden. Wenn diese Umschreiboperation wiederholt wird, besteht die Tendenz, dass sich in einem benachbarten Bereich der Speichereinheit dauernd eine Ladung ansammelt. Ferner besteht die Tendenz, dass durch die Ladung ein Leckpfad zur Außenseite des Kanals erzeugt wird. Wenn Daten durch Abziehen der gespeicherten Ladungen, die Elektronen sind, aus der gesamten Oberfläche des Kanals gelöscht werden, bildet dies kein großes Problem, da sich auch der benachbarte Bereich unter Steuerung durch eine Steuerelektrode befindet, auf dieselbe Weise wie die Speichereinheit, und es werden gleichzeitig auch im benachbarten Bereich angesammelte Elektronen abgeleitet. Jedoch entsteht leicht ein Leckpfad, insbesondere dann, wenn eine Ladung mit umgekehrter Polarität in eine Speichereinheit injiziert wird, um eine gespeicherte Ladung zu löschen, wenn eine Ladung mit einer Polarität, die die Richtung des Kanals umdreht, z. B. ein Elektronenloch im Pfad eines n-Kanales, in einem benachbarten Bereich der Speichereinheit angesammelt wird. Die sich ergebende Abnahme der Leckcharakteristik wird daher zu einem Problem.
  • OFFENBARUNG DER ERFINDUNG
  • Eine erste Aufgabe der Erfindung ist es, das Erfordernis eines Schritts zum Verbinden von Wort-Gateelektroden und einer Wortleitung dadurch zu beseitigen, dass strukturmäßig die Herstellung der Wort-Gateelektroden und einer Wortleitung (zweite Steuerelektrode) als integrales Element ermöglicht wird.
  • Eine zweite Aufgabe der Erfindung ist es, die Erzeugung eines leitenden Rückstands zu verhindern, der zu einem Kurzschluss zwischen Wortleitungen führen würde, und das Erfordernis eines Schrittes zum Trennen zweier Steuerelektroden in einer einzelnen Zelle durch Abschneiden strukturmäßig zu beseitigen.
  • Eine dritte Aufgabe der Erfindung ist es, die unnötige Ansammlung von Ladungen in einem benachbarten Bereich einer Speichereinheit in einer Richtung entlang einer Steuerelektrode oder zwischen Speichereinheiten zu verhindern und eine Struktur zu erhalten, bei der kein Leckstrom auftritt.
  • Gemäß der vorliegenden Erfindung werden die vorstehenden Aufgaben durch den Gegenstand der unabhängigen Patentansprüche 1, 12 und 13 gelöst.
  • Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Ein nichtflüchtiger Halbleiterspeicher gemäß einer ersten Ausführungsform der Erfindung verfügt über eine Speicherzelle, die folgendes aufweist: einen Kanalbildungsbereich aus einem Halbleiter; Ladungsspeicherfilme jeweils aus einer Anzahl aufeinandergestapelter dielektrischer Filme mit Ladungshaltevermögen; zwei Speicher aus Bereichen der Ladungsspeicherfilme, die zwei Enden des Kanalbildungsbereiches überlappen; einen einschichtigen dielektrischen Film, der mit dem Kanalbildungsbereich zwischen den Speichereinheiten in Kontakt steht; zwei erste Steuerelektroden, von denen jeweils eine einer Speichereinheit so zugeordnet ist, und die so ausgebildet sind, dass ihre Breite mit zunehmendem Abstand von dem Kanalbildungsbereich abnimmt; und eine zweite Steuerelektrode, die in den Raum zwischen den zwei ersten Steuerelektroden in einem gegen die ersten Steuerelektroden isolierten Zustand eingebettet ist, wobei sie mit dem einschichtigen dielektrischen Film in Kontakt steht.
  • Die Speicherzelle verfügt ferner über zwei Fremdstoffbereiche aus einem Halbleiter von umgekehrtem Leitungstyp zu dem des obigen Kanalbildungsbereichs, die über diesen voneinander getrennt sind; und zwei Hilfsschichten, die auf den zwei Fremdstoffbereichen nahe jeder Fläche der ersten Steuerelektroden, die der Außenseite der Speicherzelle zugewandt sind, ausgebildet sind.
  • Die Hilfsschichten bestehen aus leitenden Schichten nahe den Außenseiten der ersten Steuerelektroden in einem Zustand, in dem dielektrische Filme oder Schichten aus polykristallinem oder amorphem Silizium, das mit einem Fremdstoff desselben Leitungstyps wie dem der Fremdstoffbereiche dotiert ist, eingefügt sind. Alternativ bestehen die Hilfsschichten aus dielektrischen Schichten nahe den Außenseiten der ersten Steuerelektroden.
  • Bei einer Konfiguration, bei der eine Vielzahl von Speicherzellen in einer Matrix angeordnet ist, können zwei erste Steuerelektroden, die sich von den zwei Seiten in der Breitenrichtung einer Hilfsschicht erstrecken, die zwei sich in der Zeilenrichtung benachbarten Speicherzellen gemeinsam ist, Seitenwandformen aufweisen, oder sie können aus Formen bestehen, die mit der obigen Hilfsschicht verbunden sind. Erste Steuerelektroden des letzteren Typs bestehen aus leitenden Schichten, die die zwei Seiten und die Oberseite der Hilfsschicht bedecken und über einen niedrigeren Verbindungswiderstand verfügen, als er bei den Seitenwandformen vorliegt.
  • Ein nichtflüchtiger Halbleiterspeicher gemäß einer zweiten Ausführungsform der Erfindung verfügt über eine Anzahl von Speicherzellen, von denen jede Folgendes aufweist: einen Kanalbildungsbereich aus einem Halbleiter von erstem Leitungstyp; einen ersten und einen zweiten Fremdstoffbereich aus einem Halbleiter von zweitem Leitungstyp, die über den Kanalbildungsbereich hinweg in Trennungsrichtung voneinander getrennt sind; Steuerelektroden, die in einer Richtung rechtwinklig zur Trennungsrichtung des ersten und des zweiten Fremdstoffbereichs angeordnet sind und einer Anzahl von Speicherzellen gemeinsam sind; und Ladungsspeicherfilme aus jeweils mehreren dielektrischen Filmen, die in Schichten unmittelbar unter den Steuerelektroden ausgebildet sind und Information in Abschnitten speichern, die mit dem Kanalbildungsbereich überlappen. Bei diesem Speicher sind Speicherzellen, die in der Richtung rechtwinklig zur Trennungsrichtung des ersten und des zweiten Fremdstoffbereichs benachbart sind, durch dielektrische Isolierschichten elektrisch isoliert; und Paare der ersten Fremdstoffbereiche und Paare der zweiten Fremdstoffbereiche der benachbarten Speicherzellen, die durch die dielektrische Isolierschicht isoliert sind, sind jeweils durch leitende Schichten angeschlossen.
  • Ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers gemäß einer dritten Ausführungsform der Erfindung ist ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers mit einem Kanalbildungsbereich aus einem Halbleiter von erstem Leitungstyp, zwei Fremdstoffbereichen, die über diesen voneinander getrennt sind und aus einem Halbleiter von zweitem Leitungstyp bestehen, zwei ersten Steuerelektroden, die an zwei Enden des Kanalbildungsbereichs nahe den zwei Fremdstoffbereichen in einem Zustand mit eingefügten Ladungsspeicherfilmen, von denen jeder aus mehreren dielektrischen Filmen besteht, ausgebildet sind, und einer zweiten Steuerelektrode, die dem Kanalbildungsbereich zwischen den ersten Steuerelektroden in einem Zustand mit eingefügtem einschichtigem dielektrischem Film zugewandt ist und in der Trennungsrichtung der Fremdstoffbereiche angeordnet ist; mit den Schritten des Herstellens eines nichtflüchtigen Halbleiterspeichers; des Herstellens linienförmiger Hilfsschichten in der Richtung rechtwinklig zur Trennungsrichtung der Fremdstoffbereiche auf diesen oder auf Halbleiterbereichen, wo diese Fremdstoffbereiche auszubilden sind; des Herstellens des Ladungsspeicherfilms auf Oberflächen der Hilfsschichten und einer Fläche des Kanalbildungsbereichs; des Herstellens der ersten Steuerelektroden entlang den Hilfsschichten in einem Zustand mit eingefügtem Ladungsspeicherfilm; des Entfernens eines Teils des Ladungsspeicherfilms durch Ätzen unter Verwendung der ersten Steuerelektroden als Maske; des Herstellens eines einschichtigen dielektrischen Films auf einer Fläche des Kanalbildungsbereichs, die durch das Entfernen des Ladungsspeicherfilms freigelegt ist, und Flächen der ersten Steuerelektroden; und des Herstellens der zweiten Steuerelektroden auf dem einschichtigen dielektrischen Film und den Hilfsschichten.
  • Das Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers gemäß der dritten Ausführungsform der Erfindung beinhaltet ferner die folgenden Schritte: Herstellen dielektrischer Isolierschichten in Form paralleler Linien in einer Richtung, und Herstellen von Hilfsschichten aus polykristallinem oder amorphem Silizium, das mit einem Fremdstoff vom zweiten Leitungstyp dotiert ist, in Form paralleler Linien in einer Richtung rechtwinklig zu den dielektrischen Isolierschichten; und Herstellen der Fremdstoffbereiche vom zweiten Leitungstyp an Halbleiterorten, die Anordnungsbereiche der Hilfsschichten zwischen den dielektrischen Isolierschichten überlappen.
  • Beim nichtflüchtigen Halbleiterspeicher gemäß der ersten Ausführungsform und dem Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers gemäß der dritten Ausführungsform der Erfindung wird, da die Hauptbereiche auf zugewandten Flächen der zwei ersten Steuerelektroden für eine Speicherzelle nach vorne verjüngt sind, beziehungsweise die Steuerelektroden so ausgebildet sind, dass ihre Breite mit zunehmendem Abstand von dem Kanalbildungsbereich abnimmt, kein Rückstand einer leitenden Substanz erzeugt, die zu einem Kurzschluss zwischen zweiten Steuerelektroden führen würde, wenn diese zweiten Steuerelektroden bearbeitet werden. Ferner wird die Erzeugung von Wortleitungen einfach dadurch abgeschlossen, dass die zweiten Steuerelektroden bearbeitet werden.
  • Beim nichtflüchtigen Halbleiterspeicher gemäß der zweiten Ausführungsform der Erfindung verlaufen die Bereiche der Ladungsspeicherfilme, die benachbart zu den Abschnitten derjenigen Ladungsspeicherfilme verlaufen, die an den beiden Seiten in der Längsrichtung der ersten Steuerelektroden Speichereinheiten bilden, über die dielektrischen Isolierschichten zwischen den Kanalbildungsbereichen. Dadurch, dass einfach die Dicke der dielektrischen Isolierschichten z. B. ungefähr einige zehn nm gemacht wird, wird selbst dann, wenn Ladungen in benachbarten Bereichen gespeichert werden, der Effekt der Ladungen auf den Halbleiter direkt unter den dielektrischen Isolierschichten im Vergleich zu dem bei herkömmlichen Fällen extrem schwach.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine Draufsicht einer Speicherzelle gemäß einer Ausführungsform. 1B ist eine Schnittansicht entlang einer Linie A-A in der 1A.
  • 2A ist eine Schnittansicht entlang einer Linie B-B in der 1A bei der Speicherzelle gemäß der Ausführungsform. 2B ist eine Schnittansicht entlang einer Linie C-C in der 1A.
  • 3 ist eine Draufsicht eines Speicherzellenarrays, das Kontaktflecke zum Herausführen von Elektroden von Steuergates bei einem nichtflüchtigen Halbleiterspeicher gemäß der Ausführungsform zeigt.
  • 4 ist eine Schnittansicht, die vergrößert einen Schlüsselabschnitt der Speicherzelle in der 1A gemäß der Ausführungsform zeigt.
  • 5 ist eine Schnittansicht nach der Herstellung einer Opferschicht beim Herstellen einer Speicherzelle gemäß der Ausführungsform.
  • 6 ist eine Schnittansicht nach der Ausbildung von Öffnungen von Mustern von Bitleitungen in der Opferschicht usw. beim Herstellen einer Speicherzelle gemäß der Ausführungsform.
  • 7 ist eine Schnittansicht nach dem Herstellen von Bitleitungen bei der Herstellung einer Speicherzelle gemäß der Ausführungsform.
  • 8 ist eine Schnittansicht nach thermischer Oxidation von Flächen der Bitleitungen bei der Herstellung einer Speicherzelle gemäß der Ausführungsform.
  • 9 ist eine Schnittansicht nach der Herstellung eines Ladungsspeicherfilms bei der Herstellung einer Speicherzelle gemäß der Ausführungsform.
  • 10 ist eine Schnittansicht nach der Herstellung von Steuergates bei der Herstellung einer Speicherzelle gemäß der Ausführungsform.
  • 11 ist eine Schnittansicht nach dem Entfernen von Teilen des Ladungsspeicherfilms unter Verwendung der Steuergates als Maske bei der Herstellung einer Speicherzelle gemäß der Ausführungsform.
  • 12A ist eine schematische Schnittansicht der Struktur einer Speicherzelle gemäß einem Vergleichsbeispiel zur Ausführungsform. 12B ist eine Draufsicht eines Speicherzellenarrays, zentriert auf zwei Speicherzellen, gemäß dem Vergleichsbeispiel zur Ausführungsform.
  • 13 ist eine Draufsicht eines Speicherzellenarrays und von Steuerkontaktflecken gemäß dem Vergleichsbeispiel zur Ausführungsform.
  • 14 ist eine Schnittansicht entlang einer Linie A-A in der 1A zum Veranschaulichen der Modifizierung der Formen der Steuergates der Ausführungsform.
  • 15 ist eine Schnittansicht nach der Herstellung von Resistmustern betreffend ein erstes Verfahren zum Herstellen von Steuergates gemäß der Modifizierung.
  • 16 ist eine Schnittansicht nach dem Ätzen von Steuergates betreffend ein erstes Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 17 ist eine Schnittansicht nach dem Ätzen des Ladungsspeicherfilms betreffend ein erstes Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 18 ist eine Schnittansicht nach dem Einbetten eines Resists betreffend ein zweites Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 19 ist eine Schnittansicht nach dem Entfernen von Teilen eines Oxidationsstoppfilms betreffend ein zweites Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 20 ist eine Schnittansicht nach der Herstellung eines dielektrischen Films betreffend ein zweites Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 21 ist eine Schnittansicht nach dem Entfernen des verbliebenen Oxidationsstoppfilms betreffend ein zweites Verfahren zum Herstellen von Steuergates der Modifizierung.
  • 22 ist eine Schnittansicht nach dem Ätzen der Steuergates betreffend ein zweites Verfahren zum Herstellen von Steuergates der Modifizierung
  • BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
  • Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
  • Erste Ausführungsform
  • Nachfolgend wird eine Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnungen dadurch erläutert, dass ein Beispiel eines nichtflüchtigen Speichers unter Verwendung von n-Kanal-Speicherzellen mit einem Speicherzellenarray vom VG(Virtual Ground = virtuelle Masse)-Typ verwendet wird.
  • Die 1A ist eine Draufsicht einer Speicherzelle, während die 1B eine Schnittansicht entlang der Linie A-A in der 1A ist. Die 2A ist eine Schnittansicht entlang der Linie B-B in der 1A, während die 2B eine Schnittansicht entlang der Linie C-C in der 1A ist.
  • In diesen Figuren kennzeichnet SUB ein p-Halbleitersubstrat oder eine p-Wanne oder eine SOI(Silicon on Insulator)-Schicht sowie andere verschiedene Typen von p-Halbleiterschichten. Der Zweckdienlichkeit halber werden sie nachfolgend als ”Substrat SUB” bezeichnet.
  • Auf dem Substrat SUB sind dielektrische Isolierschichten ISO in Form paralleler Streifen in der horizontalen Richtung (Zeilenrichtung) in den Figuren ausgebildet. Die dielektrischen Isolierschichten ISO werden durch das LOCOS(Local Oxidation of Silicon)-Verfahren, das STI(Shallow Trench Isolation)-Verfahren oder das Feldisolationsverfahren hergestellt. Hier wird das Feldisolierverfahren verwendet, und auf dem Substrat SUB wird ein dielektrischer Film (dielektrische Isolierschicht ISO) mit einer Dicke von einigen zehn nm hergestellt. Der linienförmige Bereich entlang der Zeilenrichtung zwischen den dielektrischen Isolierschichten ISO ist ein aktiver Halbleiterbereich der Speicherzelle.
  • Im aktiven Halbleiterbereich werden Source/Drain-Bereiche S/D, die mit einem S-Fremdstoff dotiert sind, mit vorbestimmtem Intervall ausgebildet. Derjenige Teil des aktiven Halbleiterbereichs zwischen den Source/Drain-Bereichen S/D ist ein Kanalbildungsbereich CH eines Transistors.
  • Bitleitungen BL1 und BL2 aus polykristallinem Silicium, das mit hoher Konzentration mit einem n-Fremdstoff dotiert ist, werden in Form paralleler Linien in vertikaler Richtung (Spaltenrichtung) der Figur, rechtwinklig zur Zeilenrichtung, hergestellt. Die Bitleitungen BL1 und BL2 stehen mit den Source/Drain-Bereichen S/D der Speicherzelle in der Spaltenrichtung in Kontakt, während sie die dielektrischen Isolierschichten ISO schneiden und der Speicherzelle eine gemeinsame Sourcespannung oder Drainspannung zuführen. Die Dicke des die Bitleitungen BL1 und BL2 bildenden polykristallinen Siliciums beträgt z. B. ungefähr 100 nm bis 500 nm. Die Oberflächen des polykristallinen Siliciums werden mit dielektrischen Filmen DF1 bedeckt.
  • Ladungsspeicherfilme CSF, die jeweils aus einer Anzahl dielektrischer Filme bestehen, werden in einem Zustand hergestellt, in dem sie an den Seiten der Bitleitungen BL1 und BL2 und den Endabschnitten des Kanalbildungsbereiches mit den dielektrischen Filmen DF1 in Kontakt stehen. Die Ladungsspeicherfilme CSF verfügen über Formen mit L-Schnitt, und sie sind in ihren unteren Abschnitten mit ersten Steuerelektroden (nachfolgend als Steuergates bezeichnet) CG1 und CG2 mit Seitenwandformen ausgebildet. Die Steuergates CG1 und CG2 sind gemeinsam mit den Ladungsspeicherfilmen CSF in der Spaltenrichtung entlang den Bitleitungen BL1 und BL2 ausgebildet. Die Steuergates CG1 und CG2, die später detailliert erläutert werden, werden z. B. dadurch hergestellt, dass ein Film aus polykristallinem Silicium in einem Zustand abgeschieden wird, in dem die Oberflächen der Bitleitungen BL1 und BL2 mit den dielektrischen Filmen DF1 und den Ladungsspeicherfilmen CSF bedeckt sind, wobei derselbe rückgeätzt wird. Die Steuergates CG1 und CG2 werden in einem Zustand gehalten, in dem an den Seitenflächen der Bitleitungen BL1 und BL2 dielektrische Filme eingefügt sind. Demgemäß wirken die Bitleitungen BL1 und BL2 als ”Hilfsschichten” für die Steuergates CG1 und CG2. Ferner werden die Abschnitte des Ladungsspeicherfilms, die zwischen den Steuerelektroden CG1 und CG2 und dem Kanalbildungsbereich CH eingebettet sind, d. h. die unteren Abschnitte der Ladungsspeicherfilme CSF, zu ”Speichereinheiten”, in die Ladungen zum Speichern von Information injiziert werden.
  • Die Hauptbereiche zugewandter Flächen der Steuergates CG1 und CG2 sind nach vorwärts verjüngt beziehungsweise die Steuergates sind so ausgebildet, dass ihre Breite mit zunehmendem Abstand von dem Kanalbildungsbereich abnimmt. Die Vorteile, die sich aus der Vorwärtsverjüngung der zugewandten Flächen ergeben, werden später erläutert. Auf den zugewandten Flächen der Steuergates CG1 und CG2 sowie auf dem Kanalbildungsbereich CH wird ein einschichtiger dielektrischer Film DF2 hergestellt.
  • Eine Wortleitung WL wird mittels einer leitenden Substanz hergestellt, die in dem Raum zwischen den Steuergates eingebettet ist. Die Wortleitung WL wird im Wesentlichen mit demselben Muster wie der aktive Halbleiterbereich hergestellt, während sie die dielektrischen Filme DF1 auf den Bitleitungen BL1 und BL2 schneidet. Ferner werden Seitenwände WL' aus einer leitenden Substanz auf den Seitenflächen der zwei Seiten der Wortleitungen WL in der Breitenrichtung hergestellt.
  • Der Grund für das Anbringender Seitenwände WL' ist der folgende.
  • Um die Zellengröße in der Spaltenrichtung zu minimieren, ist es wünschenswert, dass die Linien und Räume der dielektrischen Isolierschichten ISO sowie die Linie und der Raum der Wortleitung WL jeweils mit einer minimalen Linienbreite F ausgebildet sind, die durch die Auflösungsgrenze bei der Fotolithografie bestimmt ist. In diesem Fall wird die Breite des Raums zwischen den dielektrischen Isolierschichten ISO, d. h. die Breite des aktiven Halbleiterbereichs, unvermeidlicherweise nahezu der Breite der Wortleitung WL gleich, so dass keine Zusatztoleranz zum Positionieren der beiden mehr besteht. Demgemäß wird im Raum zwischen den zugewandten Steuergates CG1 und CG2, wie in der 2B dargestellt, wenn die Wortleitung WL in der Breitenrichtung in Bezug auf den aktiven Halbleiterbereich (Kanalbildungsbereich CH) abweicht, schließlich ein Bereich, der nicht mit der Wortleitung WL überlagert ist, in einem Teil des Kanalbildungsbereichs CH erzeugt. Da dieser Bereich nicht dem elektrischen Feld der Wortleitung WL unterliegt, wird er zu einem Leckpfad zwischen der Source und dem Drain. Im Ergebnis kann der Kanal nicht mehr abgeschaltet werden. Insbesondere aufgrund einer Abweichung der Wortleitung in der Breitenrichtung wird am Ende der Speichereinheit ein Bereich erzeugt, in den keine heiße Elektronen injiziert werden. Wenn jedoch Information unter Verwendung von Injektion heißer Löcher gelöscht wird, werden diese in das Ende der Speichereinheit injiziert, da das Ende der Speichereinheit dem elektrischen Feld des Steuergates unterliegt, und es fällt nur die Schwellenspannung im Abschnitt des Halbleiters unmittelbar unter dem Ende, und schließlich nimmt der Leckstrom durch diesen Abschnitt zu.
  • Ferner besteht ein Problem hinsichtlich einer Verringerung der Kanalbreite aufgrund einer Abweichung der Wortleitung WL. Eine Verringerung der Wortleitungsbreite führt zu einer Abnahme des Lesestroms. Gemeinsam mit einer Zunahme des Leckstroms ist dies vom Nachteil begleitet, dass die Abnahme des S/R-Verhältnisses eines Lesesignals beschleunigt wird.
  • Bei der vorliegenden Ausführungsform wird es durch Anbringen der Seitenwände WL', die die Breite der Wortleitung WL an den Seitenflächen derselben beträchtlich vergrößern, möglich, die oben erläuterte Ausbildung eines Leckpfads und eine Verringerung der Kanalbreite zu verhindern, während die Wortleitung WL mit minimaler Linienbreite W hergestellt wird. Es ist zu beachten, dass die Breiten der Seitenwände WL' gleich groß wie die Einstelltoleranz bei der Fotolithografie, oder größer, sein müssen, um den Zweck zu erzielen. Ferner ist es zum Erzielen des Zwecks beim Bearbeiten der Wortleitung WL wesentlich, nicht fortzufahren und den darunter liegenden dielektrischen Film DF2 zu ätzen. Der Grund besteht darin, dass dann, wenn der dielektrische Film DF2 die Oberfläche des Kanalbildungsbereichs CH nicht vollständig bedeckt, die Seitenwände WL' direkt mit der Oberfläche des Kanalbildungsbereichs CH in Kontakt treten, wenn die Wortleitung WL in der Breitenrichtung in der 2B abweicht. Daher muss diese Situation verhindert werden.
  • Eine Speicherzelle mit der obigen Konfiguration wird dadurch hergestellt, dass ein zentraler Worttransistor WT mit einer Wortleitung WL als Gate sowie zwei Speichertransistoren MTa und MTb, die an den zwei Seiten des Worttransistors WT positioniert sind und über die Steuergates CG1 und CG2 verfügen, in Reihe geschaltet werden. D. h., dass der Worttransistor WT während des Betriebs dadurch arbeitet, dass er die Kanäle der zwei Speichertransistoren MTa und MTb als Source und Drain verwendet, während die Speichertransistoren MTa und MTb dadurch arbeiten, dass sie einen der Source/Drain-Bereiche S/D und den Kanal des Worttransistors WT als Source und als Drain verwenden.
  • Die 3 ist eine Draufsicht eines Speicherzellenarrays, das auch Kontaktflecken zum Herausführen der Elektroden der Steuergates zeigt.
  • Das dargestellte Beispiel entspricht einem Steuerungsverfahren, mit dem das Paar von Steuergates CG1, das Paar von Steuergates CG2 und das Paar von Steuergates CG3 an den zwei Seiten einer Bitleitung durch dasselbe Potenzial gesteuert werden. Bei der vorliegenden Ausführungsform werden, da die Steuergates aus leitenden Schichten vom Seitenwandtyp bestehen, die um die Bitleitungen herum ausgebildet sind, die zwei Steuergates in einer Speicherzelle, d. h. die Steuergates CG1 und CG2 oder die Steuergates CG2 und CG3, beim Herstellen der Steuergates bereits isoliert. Demgemäß ist es nicht erforderlich, die zwei Steuergates in einer Speicherzelle auseinander zu schneiden.
  • Um die Steuerkontaktflecke CP1, CP2 und CP3 beim Herstellen der Steuergates herzustellen, wird ein leitender Film zum Herstellen der Steuergates abgeschieden, dann werden Schutzschichten mit großen Flächen geätzt, und auf den Bereichen werden rechteckige Muster ausgebildet, um die Steuerkontaktflecke CP1, CP2 und CP3 auszubilden, und dann erfolgt ein Rückätzen. Nach dem Rückätzen wird die Ätzschutzschicht entfernt, woraufhin in diesen Abschnitten die Steuerkontaktflecke CP1, CP2 und CP3 verbleiben. Die 3 ist ein Beispiel zum Herstellen von Steuerkontaktflecken zum Anschließen der kurzen Seiten ringförmiger Steuergates.
  • Es ist zu beachten, dass dann, wenn es erwünscht ist, den Freiheitsgrad bei seriellem Zugriff zwischen Speicherzellen in der Zeilenrichtung durch gesondertes Zuführen verschiedener Spannungen zu den Steuergates zwischen benachbarten Zellen zu verbessern, ein Schritt erforderlich wird, bei dem die Steuergates an den zwei Seiten einer Bitleitung auseinander geschnitten werden, und Steuerkontaktflecke müssen für die durchgeschnittenen Steuergates gesondert hergestellt werden.
  • Die 4 ist eine Schnittansicht, die vergrößert einen Schlüsselabschnitt einer Speicherzelle zeigt.
  • Wie es in der 4 dargestellt ist, bestehen Ladungsspeicherfilme CSF z. B. aus drei Schichten eines dielektrischen Films. Der unterste Film BTM und der oberste Film TOP bestehen z. B. aus Siliciumdioxid, Siliciumoxynitrid oder Siliciumnitrid mit wenig Ladungsfallen. Der untere Film BTM wirkt als Potenzialbarriere zum Substrat, während der obere Film TOP als Film zum Verhindern des Entweichens gespeicherter Ladungen auf die Gateseite oder zum Verhindern des Eindringens überflüssiger Ladungen von der Gateseite wirkt. Ein zentraler Film CS enthält eine große Anzahl von Ladungsfällen, und er wirkt als Film zum hauptsächlichen Speichern einer Ladung. Der zentrale Film CS besteht aus Siliciumnitrid oder Siliciumoxynitrid, das eine große Anzahl von Fallen enthält, oder aus einer isolierenden Substanz (Dielektrikum) aus einem Metalloxid usw.
  • Wenn bei einer Schreiboperation eine Ladung in eine Speichereinheit 1 injiziert wird, wird der Bitleitung BL1 eine positive Drainspannung zugeführt, der Bitleitung BL2 wird eine Referenzspannung zugeführt, den Steuergates CG1 und CG2 werden individuell optimierte positive Spannungen zugeführt, und der Wortleitung WL wird eine positive Spannung von einem Wert, bei dem ein Kanal gebildet wird, zugeführt. Dabei werden Elektronen, die dem Kanal vom Source/Drain-Bereich S/D zugeführt werden, der mit der Bitleitung BL2 verbunden ist, im Kanal beschleunigt, wodurch sie auf der mit der Bitleitung BL1 verbundenen Seite des Source/Drain-Bereichs S/D eine hohe Energie erzielen, so dass sie über die Potenzialbarriere des unteren Films BTM laufen und in die Speichereinheit 1 injiziert und gespeichert werden.
  • Wenn Ladungen in die Speichereinheit 2 injiziert werden, werden die Spannungen zwischen den Steuergates CG1 und CG2 umgeschaltet, und es werden die Spannungen zwischen den Bitleitungen BL1 und BL2 umgeschaltet. Im Ergebnis werden die Elektronenzufuhrseite und die Seite, an der die Elektronen hohe Energie erlangen, gegenüber dem obigen Fall umgekehrt, und die Elektronen werden in die Speichereinheit 2 injiziert.
  • Bei einer Leseoperation wird eine vorbestimmte Lesedrainspannung zwischen die Bitleitungen BL1 und BL2 gelegt, so dass die Speicherseite, auf der ein zu lesendes Bit eingeschrieben ist, zur Source wird. Ferner werden optimierte positive Spannungen, die in solchem Ausmaß niedrig sind, dass sie den Kanal einschalten können, jedoch die Schwellenspannungen der Speichertransistoren MTa und MTb nicht ändern, den Steuergates CG1 und CG2 sowie der Wortleitung WL zugeführt. Dabei ändert sich die Kanalleitfähigkeit aufgrund der Differenz der Mengen gespeicherter Ladungen in der zu lesenden Speichereinheit oder durch das Vorliegen von Ladungen auf effektive Weise. Im Ergebnis wird gespeicherte Information in eine Stromstärke oder eine Potenzialdifferenz auf der Drainseite umgesetzt und gelesen.
  • Wenn das andere Bit gelesen wird, werden die Bitleitungsspannungen umgeschaltet, oder die Steuergatespannungen werden so umgeschaltet, dass die Speicherseite, in die das Bit eingeschrieben wird, zur Source wird, wodurch eine Leseoperation auf dieselbe Weise wie oben ausgeführt wird.
  • Bei einer Löschoperation wird eine Löschspannung mit umgekehrter Richtung gegenüber der bei der obigen Schreiboperation so zugeführt, dass der Kanalbildungsbereich CH und die Seite des Source/Drain-Bereichs S/D hoch werden und die Seite der Steuergateelektrode CG1 und/oder CG2 niedrig wird. Im Ergebnis wird die gespeicherte Ladung aus einer der Speichereinheiten oder beiden zur Seite des Substrats SUB abgezogen, und der Speichertransistor kehrt in den gelöschten Zustand zurück. Es ist zu beachten, dass als anderes Löschverfahren auch ein Verfahren verwendet werden kann, bei den eine Ladung hoher Energie mit umgekehrter Polarität zur gespeicherten Ladung, die in der Nähe eines nicht dargestellten pn-Übergangs auf der Seite des Source/Drain-Bereichs S/D oder innerhalb des Substrats durch ein elektrisches Feld der Steuergates für Injektion in den Speicher erzeugt wird, angezogen wird.
  • Als Nächstes wird unter Bezugnahme auf die in den 5 bis 11 dargestellten Schnittansichten ein Verfahren zum Herstellen einer Speicherzelle erläutert.
  • Als Erstes wird das Substrat SUB, wie in der 1A und der 3 dargestellt, auf seiner Oberseite mit parallelen, streifenförmigen dielektrischen Isolierschichten ISO entlang der Zeilenrichtung versehen. Auf der gesamten Oberfläche H) der dielektrischen Isolierschichten ISO und auf dem aktiven Halbleiterbereich zwischen diesen, wie in der 5 dargestellt, werden aufeinanderfolgend eine Kontaktfleckschicht PAD, ein Oxidationsstopper OS und eine Opferschicht SF hergestellt. Der Oxidationsstopper OS ist ein schwierig zu oxidierender, dichter Film, und er besteht z. B. aus ungefähr 50 nm dickem Siliciumnitrid. Die darunter liegende Kontaktfleckschicht PAD ist ein dünner Film, der den Erfordernissen entsprechend hergestellt wird, um die Anhaftung des Oxidationsstoppers OS am Substrat SUB zu verbessern und Spannungen abzubauen, und er besteht z. B. aus einen Siliciumdioxidfilm von ungefähr 5 nm bis 8 nm Dicke. Die Opferschicht SF ist ein Film aus einem Material mit höherer Selektivität beim Ätzen als der Oxidationsstopper OS, und sie besteht z. B. aus einem Siliciumdioxidfilm. Die Filmdicke wird entsprechend der Höhe der Bitleitungen bestimmt.
  • Die aufeinander geschichteten Filme PAD, OS und SF werden unter Verwendung eines Resists usw. als Maske zum Herstellen paralleler streifenförmiger Öffnungen entlang der Spaltenrichtung strukturiert. Die dielektrischen Isolierschichten ISO und die aktiven Halbleiterbereiche sind abwechselnd angeordnet, und sie liegen in den Öffnungen entlang der Längsrichtung frei.
  • Durch dickes Abscheiden von mit einem n-Fremdstoff mit hoher Konzentration dotiertem polykristallinem Silicium und durch Polieren oder Rückätzen der Oberfläche tritt an der Oberfläche der Opferschicht SF Isolierung auf. Im Ergebnis werden, wie es in der 7 dargestellt ist, Bitleitungen BL1 und BL2, die in die Öffnungen der aufgeschichteten Filme PAD, OS und SF eingebettet sind, ausgebildet. Die Bitleitungen BL1 und BL2 verbinden die an den Unterseiten der Öffnungen freiliegenden aktiven Halbleiterbereiche elektrisch.
  • Die Opferschicht SF wird selektiv entfernt, und dann werden die freigelegten Oberflächen der Bitleitungen BL1 und BL2 thermisch oxidiert, um einen dielektrischen Film DF1 von z. B. 10 nm Dicke auszubilden. Durch Optimieren der Dicken des dielektrischen Films DF1 und des Oxidationsstoppers OS läuft die Oxidation selbst an den Stirnflächenseiten des Oxidationsstoppers OS ausreichend ab, so dass der dielektrische Film DF1 mit ausreichender Dicke die Oberflächen der Bitleitungen BL1 und BL2 vollständig bedecken kann. Ferner diffundieren im Heizschritt n-Fremdstoffe dadurch in den aktiven Halbleiterbereich ein, dass das polykristalline Silicium der Bitleitungen BL1 und BL2 als Diffusionsquelle im Feststoffzustand verwendet wird. Im Ergebnis werden Source/Drain-Bereiche S/D ausgebildet. Es ist zu beachten, dass dann, wenn die Tiefe der Source/Drain-Bereiche S/D und die Konzentration der Fremdstoffe bei Diffusion allein unzureichend sind, es ausreicht, Fremdstoffe mit erforderlicher Konzentration vorab durch zusätzliches Erwärmen oder durch Ionenimplantation durch die Öffnungen beim vorigen Schritt in der 6 in die aktiven Halbleiterbereiche einzuführen.
  • Der Oxidationsstopper OS und die Kontaktfleckschicht PAD werden aufeinanderfolgend entfernt, und ein Ladungsspeicherfilm CSF wird auf der gesamten Oberfläche einschließlich des freigelegten Kanalbildungsbereichs CH und den Oberflächen des dielektrischen Films DF1 hergestellt. Es ist zu beachten, dass dann, wenn der Kanalbildungsbereich CSF die in der 4 dargestellte dreischichtige Struktur aufweist und der untere Film BTM durch thermische Oxidation hergestellt wird, dieser untere Film BTM nur auf der Oberfläche des Kanalbildungsbereichs CH hergestellt wird.
  • Polykristallines Silicium, das ausreichend mit Fremdstoffen dotiert ist, wird dick abgeschieden, und an erforderlichen Stellen auf dem polykristallinen Silicium werden Ätzschutzschichten zum Herstellen der in der 3 dargestellten Steuerkontaktflecke CP1, CP2, CP3, ... ausgebildet, und dann wird das polykristalline Silicium rückgeätzt. Dadurch werden an den zwei Seitenflächen der Bitleitungen BL1 und BL2 in einem Zustand, in dem die dielektrischen Filme DF1 und der Film CSF eingefügt sind, Steuergates CG1 und CG2 mit Seitenwandformen ausgebildet. Ferner werden gleichzeitig Steuerkontaktflecke CP1, CP2, CP3, ... ausgebildet, die in geeigneter Weise mit den Steuergates CG1, CG2, CG3, ... verbunden sind. Dabei wird die Dicke des ausreichend mit Fremdstoffen dotierten polykristallinen Siliciums durch Bestimmen der Steuergatebreite streng kontrolliert.
  • Als Nächstes wird die Ätzschutzschicht entfernt.
  • Um die Struktur gemäß der 1B zu erhalten, wird als Erstes der Ladungsspeicherfilm CSF unter Verwendung der Steuergates CG1 und CG2 als Maske geätzt. Dadurch werden der Abschnitt des Ladungsspeicherfilms auf dem Kanalbildungsbereich CH zwischen den Steuerelektroden CG1 und CG2 sowie die Abschnitte des Ladungsspeicherfilms über den Bitleitungen BL1 und BL2 entfernt. Als Nächstes wird die Oberfläche thermisch oxidiert, um auf den Oberflächen der Steuerelektroden CG1 und CG2 sowie der Oberfläche des zwischen diesen frei liegenden Kanalbildungsbereichs CH einen Siliciumdioxidfilm auszubilden. Dadurch wird auf den Oberflächen des polykristallinen oder einkristallinen Siliciums ein einschichtiger dielektrischer Film DF2 ausgebildet, jedoch nicht auf den anderen Abschnitten, die nicht stark thermisch oxidiert sind, da sie aus einem dielektrischen Film bestehen. Es ist zu beachten, dass selbst dann, wenn die Dicke des Gateoxidfilms eines MOS-Transistors im Zentrum gering ist, ausreichend für Isolation zwischen Verbindungen gesorgt ist, da die Dicke bei der thermischen Oxidation des dotierten polykristallinen Siliciums dem Doppelten der Dicke des einkristallinen Siliciums entspricht.
  • Als Nächstes wird ein leitendes Material zum Herstellen der Wortleitung dick auf der gesamten Oberfläche abgeschieden, und darauf werden parallele, streifenförmige Muster eines Resists usw. in der Zeilenrichtung hergestellt. Das leitende Material wird durch RIE oder einen anderen Ätzvorgang mit starker Anisotropie unter Verwendung dieser Muster als Maske bearbeitet, um eine Wortleitung WL herzustellen. Ferner werden Seitenwände WL' der Wortleitung WL, wie in der 2B dargestellt, ausgebildet. Durch das Obige wird die Grundstruktur einer Speicherzelle fertig gestellt.
  • Als Nächstes werden Vorteile der Speicherzellenstruktur gemäß der vorliegenden Ausführungsform gegenüber der Speicherzellenstruktur erläutert, wie sie in der obigen Veröffentlichung beschrieben ist, die einen Stand der Technik angibt. Es ist zu beachten, dass in der folgenden Erläuterung als Vergleichsbeispiel ein Fall verwendet wird, bei dem ein Steuergate in der in der obigen Veröffentlichung beschriebenen Schnittstruktur in zwei Seitenwände unterteilt ist, wobei jedoch die Vorteile der Erfindung auch dann dieselben bleiben, wenn das Steuergate nicht unterteilt ist.
  • Die 12A ist eine Ansicht, die die Schnittstruktur der in der obigen Veröffentlichung beschriebenen Zelle in der Zeilenrichtung zeigt, wenn ein Steuergate zweigeteilt wird. Die 12B ist eine Draufsicht, die zentrisch zu zwei Speicherzellen gezeichnet ist. Die 13 ist eine Draufsicht eines Speicherzellenarrays mit Steuerkontaktflecken. Es ist zu beachten, dass in diesen Figuren Bezugszahlen, die gleiche Konfigurationen wie bei der vorliegenden Ausführungsform kennzeichnen, gemäß demselben Standard wie bei der vorliegenden Ausführungsform vergeben sind.
  • Die Speicherzelle des Vergleichsbeispiels stimmt mit der Speicherzelle der vorliegenden Ausführungsform hinsichtlich der grundsätzlichen Zellenkonfiguration einschließlich des Punkts überein, dass ein Worttransistor WT und zwei diese einbettenden Speichertransistoren MTa und MTb in Reihe geschaltet sind.
  • Jedoch unterscheidet sich die Speicherzelle des Vergleichsbeispiels hinsichtlich der Struktur stark von der Speicherzelle der vorliegenden Ausführungsform und zwar hinsichtlich des Punkts, dass sie über mit einer Wortleitung WL verbundene Wortgates WG verfügt und an den Seitenflächen mit Steuergates CG1, CG2 und CG3 mit Seitenwandformen in einem Zustand ausgebildet ist, in dem Ladungsspeicherfilme CSF eingefügt sind, und durch den Punkt, dass sie über keine dielektrischen Isolierschichten ISO zum Isolieren von Zellen in der Spaltenrichtung verfügt. Die Steuergates CG1, CG2 und CG3 müssen in der Spaltenrichtung ausgebildet werden, so dass die Wortgates, die bei der Herstellung Hilfsschichten bilden, ebenfalls in Form paralleler Streifen in der Spaltenrichtung ausgebildet werden müssen. Andererseits ist es jedoch, um Wortleitungen WL elektrisch zu isolieren, erforderlich, die streifenförmigen Wortgates WG in isolierte Muster für jede Zelle zu zerschneiden. Diese Punkte sind aus der Zellenstruktur deutlich.
  • Nachfolgend wird ein Herstellverfahren, wie es für die Zellenstruktur des Vergleichsbeispiels zu erwarten ist, einfach der Reihe nach erläutert.
  • Als Erstes werden ein einschichtiger dielektrischer Film DF und ein leitender Film zum Ausbilden von Wortgates WG auf einem Substrat SUB abgeschieden und strukturiert, um parallele Streifenmuster in der Spaltenrichtung auszubilden. Auf der gesamten Oberfläche einschließlich der Musterflächen und der Fläche des Substrats SUB wird ein Ladungsspeicherfilm CSF aus einem ONO-Film hergestellt. In diesem Zustand wird mit Fremdstoffen dotiertes polykristallines Silicium dick abgeschieden, um die Zwischenräume zwischen den leitenden Schichten einzubetten, um die Wortgates WG herzustellen. Ätzschutzschichten werden an erforderlichen Orten, z. B. an den Positionen der Steuergatekontaktflecke CP1, CP2, CP3, ..., wie in der 13 dargestellt, hergestellt. In diesem Zustand wird das polykristalline Silicium unter Bedingungen starker Anisotropie rückgeätzt. Im Ergebnis werden an den beiden Seiten der leitenden Schichten Seitenwände aus polykristallinem Silicium als Steuergate CG1, CG1, CG2, CG2, CG3, CG3, ... ausgebildet, um die Wortgates WG in einem Zustand herzustellen, in dem der Ladungsspeicherfilm CSF eingefügt ist. Ferner werden gleichzeitig die Steuerkontaktflecke CP1, CP2, CP3, ... ausgebildet. Die Oberflächen der Seitenwände aus polykristallinem Silicium (Seitenwände aus polykristallinem Silicium) werden durch thermische Oxidation oxidiert, und dann werden n-Fremdstoffe in die Bereiche der Substratoberfläche zwischen den Seitenwänden aus polykristallinem Silicium durch Ionenimplantation unter Verwendung der Seitenwände aus polykristallinem Silicium und der die Wortgates WG bildenden leitenden Schichten als Masken injiziert, um Source/Drain-Bereiche S/D auszubilden. Dann wird in die Zwischenräume zwischen den Seitenwänden aus polykristallinem Silicium Siliciumdioxid oder ein anderes Dielektrikum eingebettet, und dann erfolgt ein Polieren oder Rückätzen zum Einebnen der Oberfläche des Dielektrikums, so dass die Oberflächenhöhen denjenigen der leitenden Schichten zum Ausbilden der Wortgates WG im Wesentlichen gleich werden. Durch das Einebnen werden die Oberflächen der leitenden Schichten zum Ausbilden der Wortgates WG freigelegt, jedoch wird bei einem solchen Grad gestoppt, dass die Oberflächen der Seitenwände aus polykristallinem Silicium wegen Vorliegens des thermischen Oxidfilms nicht freigelegt werden.
  • Als Nächstes wird auf der eingeebneten Oberfläche ein leitendes Material zum Herstellen der Wortleitungen WL abgeschieden, und darauf werden parallele Resiststreifen in der Zeilenrichtung hergestellt. Der Leiter wird unter Verwendung des Resists als Maske geätzt, um die Wortleitungen WL zu isolieren. Auch wird als Nächstes die an der Unterseite zwischen den Wortleitungen WL frei liegende leitende Schicht durch Ätzen unterteilt. Im Ergebnis werden Wortgates WG mit Mustern erzeugt, die für jede Zelle isoliert sind.
  • Ein erstes Problem beim Vergleichsbeispiel besteht in der Tatsache, dass die Tendenz besteht, dass Rückstände polykristallinen Siliciums beim Unterteilen der leitenden Schichten zum Ausbilden der Wortgates WG in Muster für jede Zelle im abschließenden Schritt erzeugt werden. D. h., dass es, wie oben erläutert, erforderlich wird, da der Querschnitt einer leitenden Schicht zum Herstellen eines Wortgates WG trapezförmig ist, wenn die Unterteilung erfolgt, ein Loch mit einer umgekehrt verjüngten Seitenfläche einzugraben. Im Ergebnis besteht die Tendenz, dass polykristallines Silicium in einem Streifen an der tiefsten Stelle des von der Oberflächenöffnung her gesehen abgeschatteten Teils verbleibt, d. h. in einem Abschnitt entlang der Unterseite der Seitenfläche, wie es in der 12B dargestellt ist. Da ein derartiger Rückstand von polykristallinem Silicium einen elektrischen Kurzschluss zwischen Wortgates WG hervorruft, leidet das Speicherzellenarray aus Kurzschlüssen der Wortleitungen.
  • Bei der Zellenstruktur gemäß der vorliegenden Ausführungsform ist eine Unterteilung der Wortgates WG überflüssig, da keine leitenden Schichten zum Herstellen der Wortgates WG existieren. Ferner weisen, beim Isolieren der Wortleitungen WL, die Fußabschnitte der weggeätzten Abschnitte nach vorne verjüngte Seitenflächen auf, was die Formen der Steuergates vom Seitenwandtyp widerspiegelt. Demgemäß besteht der Vorteil, dass in diesen Abschnitten nicht leicht leitendes Material verbleibt.
  • Ein zweites Problem beim Vergleichsbeispiel besteht darin, dass keine dielektrischen Isolierschichten ISO existieren, wie bei der vorliegenden Ausführungsform, so dass die Tendenz besteht, dass sich in Bereichen der Ladungsspeicherfilme CSF benachbart zu Speichereinheiten kontinuierlich Ladungen ansammeln, wenn Umschreiboperationen oft wiederholt werden. Insbesondere werden Ladungen, die nur bei Umschreiboperationen injiziert werden, z. B. zum Löschen injizierte Ladungen mit umgekehrter Polarität (Elektronenlöcher) nur injiziert, aber nicht abgezogen, so dass sie sich in diesen Bereichen leicht allmählich ansammeln. Im Ergebnis werden außerhalb der Kanäle leicht Leckpfade erzeugt. Die 12B zeigt Ladungsansammlungsbereiche und die Richtungen der Leckpfade.
  • Bei der vorliegenden Ausführungsform entspricht der Abschnitt des Ladungsspeicherfilms CSF, der mit dem Kanalbildungsbereich CH in der 2A in Kontakt steht, einer Speichereinheit. Benachbarte Bereiche der Speichereinheit liegen über den dielektrischen Isolierschichten ISO. Demgemäß existiert ein Vorteil, dass, obwohl sich Ladungen kontinuierlich im benachbarten Bereich ansammeln, diese Ladungen den Kanal nicht beeinflussen und keine Leckpfade erzeugt werden. Es ist zu beachten, dass dann, wenn die dielektrischen Isolierschichten durch das LOCOS oder das STI-Verfahren hergestellt werden, es noch schwieriger ist, dass ein Leckstrom entsteht, da der Oberflächenbereich des Substrats isoliert ist.
  • Als drittes Problem beim Vergleichsbeispiel müssen, wie es in der 13 dargestellt ist, da die Steuergates ringförmig so hergestellt werden, dass sie die leitenden Schichten umgeben, um die Wortgates WG zu bilden, die Wortgates durchgeschnitten werden, z. B. an zwei Punkten an den kurzen Seiten der leitenden Schichten. Dies, da effiziente 2-Bit-Speicheroperationen schwierig werden, solange nicht die zwei Steuergates CG1 und CG2, CG2 und CG3, ... in einer Speicherzelle unabhängig mit verschiedenen Spannungen versorgt werden können.
  • Bei der Zellenstruktur der vorliegenden Ausführungsform werden die zwei Steuergates CG1 und CG2, CG2 und CG3, ... in jeder Speicherzelle bereits bei der Herstellung isoliert, wie es in der 3 dargestellt ist. Demgemäß besteht bei der vorliegenden Ausführungsform, insoweit benachbarte Steuergates CG1 und CG1, CG2 und CG2, ... mit demselben Potenzial verwendet werden, ein Vorteil dahingehend, dass ein Schritt zum Durchschneiden der Steuergates überflüssig ist. Es ist zu beachten, dass dann, wenn es erwünscht ist, alle Steuergates unabhängig anzusteuern, um den Freiheitsgrad bei Betrieb mit seriellem Zugriff auf ein VG-Zellenarray zu erhöhen, die Steuergates CG1 und CG1, CG2 und CG2, ... in der 3 durchgeschnitten werden müssen. Die Schnittstellen für die Steuergates unterscheiden sich von denen des Vergleichsbeispiels. Die Anzahl der Schnittstellen ist gleich.
  • Abweichend vom Obigen besteht bei der vorliegenden Ausführungsform eine Hilfsschicht aus einem leitenden Material (z. B. mit Fremdstoffen dotiertem polykristallinem Silicium), und die Widerstände der Bitleitungen BL1, BL2, ... sind im Vergleich zum Vergleichsbeispiel verringert, bei dem dieselben nur durch Fremdstoffbereiche gebildet sind, wobei Bitleitungen in den Halbleiter eingebettet sind.
  • Ferner ist es bei der vorliegenden Ausführungsform möglich, die Kanallängen der Worttransistoren WT gegenüber der minimalen Leitungsbreite F zu verringern. Die Sources und die Drains der Worttransistoren WT sind die Kanäle der Speichertransistoren MTa und MTb, so dass selbst dann, wenn die Kanallängen der Worttransistoren WT kleiner gemacht werden, kaum ein Durchgriffsproblem auftritt.
  • Ferner kann bei der vorliegenden Ausführungsform innerhalb des Umfangs des technischen Konzepts der Erfindung eine Anzahl von Modifizierungen vorgenommen werden.
  • Zum Beispiel besteht für die Hilfsschicht zur Herstellung der Steuergates keine Beschränkung auf polykristallines Silicium, und sie kann aus amorphem Silicium oder anderen Leitern oder einem Dielektrikum bestehen. In diesem Fall ist es erforderlich, die Source/Drain-Bereiche dadurch auszubilden, dass sie unter den dielektrischen Isolierschichten ISO eingebettet werden, oder dass die dielektrischen Isolierschichten ISO bis zu den zwei Seiten der Speichereinheiten angebracht werden und sie an den Source/Drain-Bereichen S/D abgeschnitten werden. Im Ergebnis werden die Source/Drain-Bereiche S/D in Linienform in der Spaltenrichtung ausgebildet, und sie werden als Bitleitungen verwendet.
  • Ferner ist es auch möglich, den dielektrischen Film DF1 nicht durch thermische Oxidation an der Oberfläche des polykristallinem Siliciums im Schritt gemäß der 8 herzustellen, sondern den Ladungsspeicherfilm CSF im Schritt der 9 herzustellen. In diesem Fall werden im Schritt der 11 die Oberflächen des polykristallinen Siliciums zum Herstellen der Bitleitungen BL1, BL2, ... durch Ätzen des Ladungsspeicherfilms CSF freigelegt, jedoch werden beim nachfolgenden thermischen Oxidieren der Oberflächen der Steuergates CG1, CG2, ... auch die Oberflächen des polykristallinen Siliciums zum Herstellen der Bitleitungen thermisch oxidiert, und es werden Siliciumdioxidfilme erzeugt. So kann der Isolierfilm für Wortleitungen ausreichend ausgebildet werden. Bei diesem Verfahren sind der Schritt zum Herstellen der Kontaktfleckschichten PAD und des Oxidationsstoppers OS in der 5, der Schritt des späteren Entfernens und der Schritt thermischer Oxidation in der 8 überflüssig, so dass ein Vorteil dahingehend besteht, dass der Prozess in diesem Umfang vereinfacht werden kann.
  • Ferner besteht für die Formen der Steuergates CG1, CG2, ... keine Beschränkung auf die Seitenwandformen, die an den Seiten der Hilfsschichten (Bitleitungen BL1, BL2, ... bei der obigen Erläuterung) aus einem Leiter oder einem Dielektrikum ausgebildet sind. Zum Beispiel können, wie es in der 14 dargestellt ist, die Steuergates CG1, CG2, .... aus Formen bestehen, die die Seiten und die Oberflächen der Bitleitungen BL1, BL2, ... bedecken, wie es in der 14 dargestellt ist. Es ist zu beachten, dass die Formen auf Anwendungen unter Verwendung von Steuergates beschränkt sind, die zu verschiedenen Zellen gehören, von denen aus sich die Bitleitungen erstrecken, wobei elektrisch dasselbe Potenzial gilt.
  • Ferner werden bei dieser Konfiguration die Ladungsspeicherfilme CSF unvermeidlicherweise so geformt, dass sie die Seiten und die Oberflächen der Bitleitungen BL1, BL2, ... bedecken. Dies, da im Schritt des Isolierens der Ladungsspeicherfilme CSF gemäß der oben erläuterten 11 die Abschnitte der Ladungsspeicherfilme auf den Bitleitungen durch die Steuergates CG1, CG2, ... geschützt werden.
  • Nachfolgend werden unter Bezugnahme auf die Zeichnungen zwei Beispiele eines Verfahrens zum Herstellen der Steuergates CG1, CG2, ... erläutert.
  • Das erste Verfahren ist in den 15 bis 17 veranschaulicht. Dieses Herstellverfahren kann dadurch ausgeführt werden, dass der oben erläuterte, in der 10 dargestellte Schritt des Herstellens von Steuergates vom Seitenwandtyp durch die in den 15 und 16 veranschaulichten Schritte ersetzt wird.
  • Nach dem Herstellen der Bitleitungen BL1, BL2, der Source/Drain-Bereiche S/D, des Dielektrikums SF1 und des Ladungsspeicherfilms CSF durch dieselben Schritte wie gemäß den 5 bis 9 wird, wie es in der 15 dargestellt ist, ein leitender Film CSF, der z. B. aus polykristallinem oder amorphem Silicium besteht, auf der ganzen Oberfläche hergestellt. Ferner werden auf denjenigen Abschnitten des leitenden Films CGF, die auf den Bitleitungen BL1 und BL2 liegen, durch Fotolithografie Resistmuster R1 hergestellt.
  • Der leitende Film CGF wird durch Ätzen unter Verwendung der Resistmuster R1 als Maske strukturiert. Dadurch werden, wie es in der 16 dargestellt ist, die Steuergates CG1 und CG2, die im oberen Teil des Zentrums des Kanalbildungsbereichs isoliert sind, hergestellt.
  • Es ist erwünscht, dass das Ätzen hierbei unter Bedingungen einer ausreichend starken Anisotropie und mit geringer Aussparung der Resistmuster R1 ausgeführt wird. Einhergehend mit einer Dickenverringerung der Resistmuster R1 während des Ätzens werden die Ränder derselben ausgespart, und im Ergebnis werden die Hauptbereiche der Seitenflächen der Steuergates CG1 und CG2 nach vorne verjüngt. Es ist zu beachten, dass die Ränder der Resistmuster R1 vorab abgerundet werden, z. B. durch ein Nachtempern bei relativ hoher Temperatur, um das Aussparen der Ränder einfacher zu gestalten.
  • Wie es in der 17 dargestellt ist, wird der Ladungsspeicherfilm CSF durch Ätzen unter Verwendung der Steuergates CG1 und CG2 als Maske getrennt. Ferner werden, um die Struktur der 14 zu erzielen, die dielektrischen Filme DF2 und die Wortleitung WL mit demselben Verfahren, wie es oben erläutert ist, hergestellt, um die Grundstruktur der Speicherzelle fertigzustellen.
  • Das zweite Verfahren ist ein solches zum Herstellen einer Maskenschicht beim Bearbeiten des leitenden Films CGF durch Selbstausrichtung mit der Form der Basis. Das zweite Verfahren ist in den 18 bis 22 veranschaulicht. Dieses Herstellverfahren kann dadurch ausgeführt werden, dass der in der 10 dargestellte und oben erläuterte Schritt des Herstellens von Steuergates vom Seitenwandtyp durch die in den 18 bis 22 veranschaulichten Schritte ersetzt wird.
  • Nach dem Herstellen der Bitleitungen BL1, BL2l, der Source/Drain-Bereiche S/D, des Dielektrikums CF1 und des Ladungsspeicherfilms CSF durch dieselben Schritte, wie sie in den 5 bis 9 dargestellt sind, wird, wie es in der 18 dargestellt ist, ein leitender Film CGF aus z. B. polykristallinem oder amorphem Silicium auf der gesamten Oberfläche hergestellt. Als Nächstes wird auf der Oberfläche des leitenden Films CGF ein Oxidationsstoppfilm OSF aus z. B. Siliciumnitrid dünn hergestellt. Ferner wird ein Resist aufgetragen, gebrannt und dann rückgeätzt, um ausgesparte Abschnitte auf der Oberfläche durch einen Resist R2 einzubetten.
  • Durch Ätzen in diesem Zustand unter Verwendung des Resists R2 als Maske werden, wie es in der 19 dargestellt ist, Teile des Oxidationsstoppfilms OS über den Bitleitungen BL1 und BL2 entfernt.
  • Der Resist R2 wird entfernt, und dann wird der um den Oxidationsstoppfilm OSF freigelegte leitende Film CGF selektiv thermisch oxidiert, um über den Bitleitungen BL1 und BL2 dielektrische Filme DF2 auszubilden, wie es in der 20 dargestellt ist.
  • Wie es in der 21 dargestellt ist, wird der Oxidationsstoppfilm OSF entfernt.
  • Der leitende Film CGF wird durch Ätzen unter Verwendung der dielektrischen Filme DF2 als Maske strukturiert. Im Ergebnis werden, wie es in der 22 dargestellt ist, Steuergates CG1 und CG2, die im oberen Teil des Zentrums des Kanalbildungsbereichs getrennt sind, ausgebildet.
  • Es ist erwünscht, dass dabei das Ätzen unter Bedingungen ausreichend starker Anisotropie und geringer Aussparung der dielektrischen Filme DF2 ausgeführt wird. Da die dielektrischen Filme DF2 durch selektive Oxidation unter Verwendung des Oxidationsstoppfilms OSF hergestellt werden, ist an jedem Rand, je näher dieser am Vorderende liegt, die Dicke umso geringer, auf dieselbe Weise wie beim vorgenannten Vogelschnabel bei LOCOS. Demgemäß werden, einhergehend mit einer Dickenverringerung, der dielektrischen Filme DF2 während des Ätzens der Steuergates, die Ränder der dielektrischen Filme DF2 ausgespart. Im Ergebnis werden die Hauptbereiche der Seitenflächen der Steuergates CG1 und CG2 nach vorne verjüngt.
  • Als Nächstes wird ein Ätzvorgang unter Verwendung der Steuergates CG1 und CG2 als Maske ausgeführt, um den Ladungsspeicherfilm zu trennen. Ferner werden, um die Struktur der 14 zu erzielen, dielektrische Filme DF2 an den Seiten der Steuergates CG1 und CG2 hergestellt, und die Wortleitung WL wird durch dasselbe Verfahren wie oben erläutert hergestellt, um die Grundstruktur der Speicherzelle fertigzustellen.
  • Beim nichtflüchtigen Halbleiterspeicher und beim Verfahren zum Herstellen gemäß der Erfindung ist der Schritt zum Verbinden von Wort-Gateelektroden und einer Wortleitung wie beim Stand der Technik überflüssig, und es wird kein Rückstand eines leitenden Materials erzeugt, der zu einem Kurzschluss zwischen zweiten Steuerelektroden führen würde.
  • Selbst wenn sich in in der Nähe liegenden Bereichen außerhalb der Speichereinheiten in der Richtung entlang der ersten Steuerelektroden unkontrollierbare Ladungen dauernd ansammeln, führt das Vorliegen der dielektrischen Isolierschichten dazu, dass der Effekt von Ladungen auf den Kanal beträchtlich geschwächt ist, so dass im Ergebnis die Leckeigenschaften selbst dann nicht abnehmen, wenn wiederholt Umschreibvorgänge ausgeführt werden.
  • Die zwei ersten Steuerelektroden in einer Speicherzelle werden bereits bei der Herstellung isoliert, so dass ein Prozess zum Trennen derselben für unabhängige Steuerung überflüssig wird.
  • Wenn die Hilfsschicht aus einem leitenden Material besteht, ist der Widerstand der Bitleitungen im Vergleich zum Fall eines Konfigurierens der Bitleitungen nur durch in den Halbleiter eingebettete Fremdstoffbereiche beträchtlich verringert. Ferner sind, wenn die ersten Steuerelektroden so geformt werden, dass sie die Seitenflächen und die Oberseite der Hilfsschicht bedecken, die Widerstände der ersten Steuerelektroden im Vergleich zu Seitenwandformen verringert.
  • Ferner ist selbst dann, wenn die Breiten von Linien und Räumen der zweiten Steuerelektroden mit der minimalen Grenze bei Lithografievorgängen ausgebildet sind, der Leckstrom nicht erhöht, und die Kanalbreite ist nicht als Ergebnis einer Fehlausrichtung der zweiten Steuerelektroden verringert. Im Ergebnis nimmt das S/R-Verhältnis für ein Lesesignal nicht ab.
  • LISTE VON BEZUGSZEICHEN
    • MTa, MTb
      Speichertransistoren
      WT
      Worttransistor
      WL, WL1, WL2, WL3
      Wortleitungen (zweite Steuerelektroden)
      WL
      Seitenwand
      BL1, BL2, BL3
      Bitleitungen
      CG1, CG21, CG3
      Steuergates (erste Steuerelektroden)
      ISO
      dielektrische Isolierschicht
      SUB
      Substrat (Halbleiter)
      S/D
      Source/Drain-Bereich (Fremdstoffbereich)
      CH
      Kanalbildungsbereich
      DF1
      dielektrischer Film
      DF2
      einschichtiger dielektrischer Film
      CSF
      Ladungsspeicherfilm
      CP1, CP2, CP3
      Steuerkontaktflecke (Herausführbereiche der ersten Steuerelektrode)
      BTM
      unterer Film
      CS
      zentraler Ladungsspeicherfilm
      TOP
      oberer Film
      PAD
      Kontaktfleckschicht
      OS
      Oxidationsstopper
      SF
      Opferschicht
      WG
      Wortgate
      OSF
      Oxidationsstoppfilm
      R1, R2
      Widerstände

Claims (26)

  1. Nichtflüchtiger Halbleiterspeicher mit einer Speicherzelle, die Folgendes aufweist: – einen Kanalbildungsbereich (CH) aus einem Halbleiter; – Ladungsspeicherfilme (CSF) jeweils aus einer Anzahl aufeinander gestapelter dielektrischer Filme mit Ladungshaltevermögen; – zwei Speicher aus Bereichen der Ladungsspeicherfilme (CSF), die zwei Enden des Kanalbildungsbereichs (CH) überlappen; – einen einschichtigen dielektrischen Film (DF2), der mit dem Kanalbildungsbereich (CH) zwischen den Speichereinheiten in Kontakt steht; – zwei erste Steuerelektroden (CG1, CG2), von denen jeweils eine einer Speichereinheit so zugeordnet ist, und die so ausgebildet sind, dass ihre Breite mit zunehmendem Abstand von dem Kanalbildungsbereich abnimmt; und – eine zweite Steuerelektrode (WL), die in den Raum zwischen den zwei ersten Steuerelektroden (CG1, CG2) in einem gegen die ersten Steuerelektroden (CG1, CG2) isolierten Zustand eingebettet ist, wobei sie mit dem einschichtigen dielektrischen Film (DF2) in Kontakt steht.
  2. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, bei dem die Speicherzelle ferner Folgendes aufweist: – zwei Fremdstoffbereiche (S/D) aus einem Halbleiter von umgekehrtem Leitungstyp zu dem des Kanalbildungsbereichs (CH), die über diesen voneinander getrennt sind; und – zwei Hilfsschichten (BL1, BL2), die auf den zwei Fremdstoffbereichen (S/D) nahe jeder Fläche der ersten Steuerelektroden (CG1, CG2), die der Außenseite der Speicherzelle zugewandt sind, ausgebildet sind.
  3. Nichtflüchtiger Halbleiterspeicher nach Anspruch 2, bei dem die Hilfsschichten (BL1, BL2) leitende Schichten nahe den Außenseiten der ersten Steuerelektroden in einem Zustand mit eingefügten dielektrischen Filmen (DF1) umfassen.
  4. Nichtflüchtiger Halbleiterspeicher nach Anspruch 3, bei dem die leitenden Schichten Schichten aus polykristallinem oder amorphem Silicium umfassen, das mit einem Fremdstoff vom selben Leitungstyp wie dem der Fremdstoffbereiche (S/D) dotiert ist.
  5. Nichtflüchtiger Halbleiterspeicher nach Anspruch 2, bei dem die Hilfsschichten (BL1, BL2) dielektrische Schichten (DF1) nahe den Außenseiten der ersten Steuerelektroden umfassen.
  6. Nichtflüchtiger Halbleiterspeicher nach Anspruch 2, bei dem – eine Anzahl von Speicherzellen mit jeweils dem Kanalbildungsbereich (CH), den zwei Speichereinheiten, den ersten und zweiten Steuerelektroden (CG1, CG2, WL), den zwei Hilfsschichten (BL1, BL2) und den zwei Fremdstoffbereichen (S/D) in einer Matrix angeordnet sind, um ein Speicherzellenarray zu bilden, – die zwei Hilfsschichten (BL1, BL2) in der Spaltenrichtung angeordnet sind und sie einer Anzahl von Speicherzellen gemeinsam sind und sie zwei in der Zeilenrichtung benachbarten Speicherzellen gemeinsam sind; – wobei die zwei ersten Steuerelektroden (CG1, CG2) entlang den zwei Hilfsschichten (BL1, BL2) angeordnet sind und sie einer Anzahl von Speicherzellen gemeinsam sind; und – wobei die zweite Steuerelektrode (WL) in der Zeilenrichtung angeordnet ist und einer Anzahl von Speicherzellen gemeinsam ist.
  7. Nichtflüchtiger Halbleiterspeicher nach Anspruch 6, bei dem zwei erste Steuerelektroden (CG1, CG2), die die zwei Seiten der Hilfsschichten (BL1, BL2), die zwei in der Zeilenrichtung benachbarten Speicherzellen gemeinsam sind, in der Breitenrichtung einbetten, elektrisch verbunden sind.
  8. Nichtflüchtiger Halbleiterspeicher nach Anspruch 7, bei dem: – die ersten Steuerelektroden (OG1, CG2) leitende Schichten mit Seitenwandform aufweisen, die an den zwei Seiten in der Breitenrichtung der Hilfsschichten (BL1, BL2) ausgebildet sind; und – wobei zwei erste Steuerelektroden (CG1, CG2) mit der genannten Seitenwandform außerhalb des Speicherzellenarrays miteinander verbunden sind.
  9. Nichtflüchtiger Halbleiterspeicher nach Anspruch 7, bei dem die ersten Steuerelektroden (CG1, CG2) leitende Schichten aufweisen, die die zwei Seiten und die Oberflächen der Hilfsschichten (BL1, BL2) bedecken.
  10. Nichtflüchtiger Halbleiterspeicher nach Anspruch 6, bei dem die dielektrischen Isolierschichten (DF2) zum elektrischen Isolieren des Kanalbildungsbereichs (CH) zwischen in der Zeilenrichtung benachbarten Speicherzellen zumindest in Oberflächenbereichen des Halbleiters zwischen zweiten Steuerelektroden (WL) ausgebildet sind.
  11. Nichtflüchtiger Halbleiterspeicher nach Anspruch 10, bei dem: – die zweiten Steuerelektroden (WL) an den zwei Seiten in der Breitenrichtung Seitenwände aufweisen; und – die Seitenwände mit Rändern der dielektrischen Isolierschichten (DF2) überlappen.
  12. Nichtflüchtiger Halbleiterspeicher mit einer Anzahl von Speicherzellen, von denen jede Folgendes aufweist: – einen Kanalbildungsbereich (CH) aus einem Halbleiter von erstem Leitungstyp; – einen ersten und einen zweiten Fremdstoffbereich (S/D) aus einem Halbleiter von zweitem Leitungstyp, die über den Kanalbildungsbereich (CH) hinweg in Trennungsrichtung voneinander getrennt sind; – Steuerelektroden (CG1, CG2), die in einer Richtung rechtwinklig zur Trennungsrichtung des ersten und des zweiten Fremdstoffbereichs (S/D) angeordnet sind und einer Anzahl von Speicherzellen gemeinsam sind; und – Ladungsspeicherfilme (CSF) aus jeweils mehreren dielektrischen Filmen, die in Schichten unmittelbar unter den Steuerelektroden (CG1, CG2) ausgebildet sind und Information in Abschnitten speichern, die mit dem Kanalbildungsbereich (CH) überlappen; wobei in diesem Speicher – Speicherzellen, die in der Richtung rechtwinklig zur Trennungsrichtung des ersten und des zweiten Fremdstoffbereichs (S/D) benachbart sind, durch dielektrische Isolierschichten (ISO) elektrisch isoliert sind; und – Paare der ersten Fremdstoffbereiche (S/D) und Paare der zweiten Fremdstoffbereiche (S/D) der benachbarten Speicherzellen, die durch die elektrische Isolierschicht (ISO) isoliert sind, jeweils durch leitende Schichten (BL1/BL2) angeschlossen sind.
  13. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers mit einem Kanalbildungsbereich (CH) aus einem Halbleiter von erstem Leitungstyp, zwei Fremdstoffbereichen (S/D), die über diesen in Trennungsrichtung voneinander getrennt sind und aus einem Halbleiter von zweitem Leitungstyp bestehen, zwei ersten Steuerelektroden (CG1, CG2), die an zwei Enden des Kanalbildungsbereichs (CH) nahe den zwei Fremdstoffbereichen (S/D) in einem Zustand mit eingefügten Ladungsspeicherfilmen (CSF), von denen jeder aus mehreren dielektrischen Filmen besteht, ausgebildet sind, und einer zweiten Steuerelektrode (WL), die dem Kanalbildungsbereich (CH) zwischen den ersten Steuerelektroden (CG1, CG2) in einem Zustand mit eingefügtem einschichtigem dielektrischem Film (DF2) zugewandt ist und in der Trennungsrichtung der Fremdstoffbereiche (S/D) angeordnet ist; wobei dieses Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers die folgenden Schritte aufweist: – Herstellen linienförmiger Hilfsschichten (BL1, BL2) in der Richtung rechtwinklig zur Trennungsrichtung der Fremdstoffbereiche auf diesen oder auf Halbleiterbereichen, wo diese Fremdstoffbereiche auszubilden sind; – Herstellen des Ladungsspeicherfilms (CSF) auf Oberflächen der Hilfsschichten (BL1, BL2) und einer Fläche des Kanalbildungsbereichs (CH); – Herstellen der ersten Steuerelektroden (CG1, CG2) entlang den Hilfsschichten (BL1, BL2) in einem Zustand mit eingefügtem Ladungsspeicherfilm (CSF); – Entfernen eines Teils des Ladungsspeicherfilms (CSF) durch Ätzen unter Verwendung der ersten Steuerelektroden (CG1, CG2) als Maske; – Herstellen eines einschichtigen dielektrischen Films (DF2) auf einer Fläche des Kanalbildungsbereichs (CH), die durch das Entfernen des Ladungsspeicherfilms (CSF) freigelegt ist, und Flächen der ersten Steuerelektroden (CG1, CG2); und – Herstellen der zweiten Steuerelektroden (WL) auf dem einschichtigen dielektrischen Film (DF2) und den Hilfsschichten (BL1, BL2).
  14. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, bei dem die Hilfsschichten (BL1, BL2) dielektrische Schichten (DF1) umfassen.
  15. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, bei dem die Hilfsschichten (BL1, BL2) leitende Schichten umfassen.
  16. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 15, bei dem die Hilfsschichten (BL1, BL2) polykristallines oder amorphes Silicium umfassen, das mit einem Fremdstoff vom zweiten Leitungstyp dotiert ist.
  17. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 16, ferner mit dem Schritt des Herstellens der Fremdstoffbereiche (S/D) vom zweiten Leitungstyp durch Festkörperdiffusion unter Verwendung der Hilfsschichten (BL1, BL2) als Diffusionsquellen.
  18. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 16, ferner mit dem Schritt des selektiven thermischen Oxidierens der Oberflächen des polykristallinen oder amorphen Siliciums, das die Hilfsschichten (BL1, BL2) bildet, um eine Isolierung zwischen den zweiten Steuerelektroden (WL) und den Hilfsschichten (BL1, BL2) zu bilden.
  19. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 18, bei dem der Schritt des Herstellens der Hilfsschichten (BL1, BL2) die folgenden Schritte beinhaltet: – Aufschichten eines Kontaktfleck-Oxidfilms, eines Nitridfilms und eines Opferfilms in dieser Reihenfolge zum Herstellen eines Filmstapels; – Entfernen von Teilen des Filmstapels durch Ätzen; – Einbetten von polykristallinem oder amorphem Silicium, das mit einem Fremdstoff vom zweiten Leitungstyp dotiert ist, in Abschnitte, aus denen der Filmstapel entfernt wurde, um die Hilfsschichten herzustellen; – Entfernen der Opferschicht und – thermisches Oxidieren der Oberflächen des polykristallinen oder amorphen Siliciums unter Verwendung des Nitridfilms als Oxidationsstoppfilm.
  20. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 19, bei dem, wenn die Oberflächen des polykristallinen oder amorphen Siliciums thermisch oxidiert werden, die Fremdstoffbereiche (S/D) vom zweiten Leitungstyp durch Feststoffdiffusion unter Verwendung des polykristallinen oder amorphen Siliciums als Diffusionsquelle ausgebildet werden.
  21. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 19, bei dem der Schritt des Herstellens der Hilfsschichten ferner die folgenden Schritte beinhaltet: – Herstellen von Öffnungen im Filmstapel durch Muster der Hilfsschichten; – Dotieren eines Fremdstoffs vom zweiten Leitungstyp durch die Öffnungen, um die Fremdstoffbereiche vom zweiten Leitungstyp in den Halbleiterbereichen auszubilden, die an den Unterseiten der Öffnungen frei liegen; und – Einbetten von polykristallinem oder amorphem Silicium, das mit Fremdstoffen dotiert ist, in die Öffnungen.
  22. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, bei dem im Schritt des Herstellens der ersten Steuerelektroden (CG1, CG2) erste Steuerelektroden von Seitenwandformen an den zwei Seiten in der Breitenrichtung der Hilfsschichten (BL1, BL2) durch Abscheiden und Rückätzen eines leitenden Films hergestellt werden.
  23. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, bei dem der Schritt des Herstellens der ersten Steuerelektroden (CG1, CG2) ferner die folgenden Schritte beinhaltet: – Abscheiden eines leitenden Films (CGF); – Herstellen einer Ätzschutzschicht (R1) auf dem über den Hilfsschichten (BL1) liegenden leitenden Film (CGF); und – Ätzen des leitenden Films (CGF), während die oberen Abschnitte der Hilfsschichten (BL1, BL2) durch die Ätzschutzschicht (R1) geschützt werden, um den leitenden Film (CGF) in einem Abschnitt zu trennen, der über dem zentralen Abschnitt des Kanalbildungsbereichs (CH) liegt.
  24. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 23, bei dem der Schritt des Herstellens der Ätzschutzschicht (R1) ferner die folgenden Schritte beinhaltet: – Herstellen eines Oxidstoppfilms (OSF) an Innenwänden einer Aussparung im leitenden Film (CGF), der ausgebildet wird, um die Formen der Hilfsschichten widerzuspiegeln; – thermisches Oxidieren der Oberflächen von Abschnitten des leitenden Films (CGF), die über den Hilfsschichten liegen, die nicht mit dem Oxidationsstoppfilm (OSF) bedeckt sind, um die Ätzschutzschicht (DF2) zu bilden; und – Entfernen des Oxidationsstoppfilms (OSF).
  25. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, ferner mit den folgenden Schritten: – Herstellen dielektrischer Isolierschichten (ISO) in Form paralleler Linien in einer Richtung, und Herstellen von Hilfsschichten (BL1, BL2) aus polykristallinem oder amorphem Silicium, das mit einem Fremdstoff vom zweiten Leitungstyp dotiert ist, in Form paralleler Linien in einer Richtung rechtwinklig zu den dielektrischen Isolierschichten (ISO); und – Herstellen der Fremdstoffbereiche (S/D) vom zweiten Leitungstyp an Halbleiterorten, die Anordnungsbereiche der Hilfsschichten (BL1, BL2) zwischen den dielektrischen Isolierschichten (ISO) überlappen.
  26. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers nach Anspruch 13, bei dem der Schritt des Herstellens der ersten Steuerelektrode (CG1, CG2) die folgenden Schritte beinhaltet: – Abscheiden eines leitenden Films (CGF) zum Herstellen der ersten leitenden Elektroden; Herstellen einer Ätzschutzschicht (R1) auf Abschnitten des leitenden Films (CGF) zum Ausbilden von Herausführungsbereichen für die ersten Steuerelektroden (CG1, CG2); und – Rückätzen des leitenden Films (CGF).
DE10194689T 2000-10-27 2001-10-25 Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung Expired - Fee Related DE10194689B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000328127 2000-10-27
JP2000-328127 2000-10-27
JP2001-106309 2001-04-04
JP2001106309A JP4904631B2 (ja) 2000-10-27 2001-04-04 不揮発性半導体記憶装置およびその製造方法
PCT/JP2001/009390 WO2002039502A1 (fr) 2000-10-27 2001-10-25 Dispositif de stockage de semi-conducteur non volatil et procede de production correspondant

Publications (2)

Publication Number Publication Date
DE10194689T1 DE10194689T1 (de) 2003-10-16
DE10194689B4 true DE10194689B4 (de) 2011-07-28

Family

ID=26602886

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10194689T Expired - Fee Related DE10194689B4 (de) 2000-10-27 2001-10-25 Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (2) US6803620B2 (de)
JP (1) JP4904631B2 (de)
DE (1) DE10194689B4 (de)
IL (1) IL150407A0 (de)
TW (1) TW531882B (de)
WO (1) WO2002039502A1 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325972B2 (ja) * 2001-01-30 2009-09-02 セイコーエプソン株式会社 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法
JP3496932B2 (ja) 2001-01-30 2004-02-16 セイコーエプソン株式会社 不揮発性半導体記憶装置を含む半導体集積回路装置
US6891262B2 (en) * 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
TW533539B (en) * 2002-06-13 2003-05-21 Intelligent Sources Dev Corp A scaled MOSFET device and its fabricating method
EP1376676A3 (de) 2002-06-24 2008-08-20 Interuniversitair Microelektronica Centrum Vzw Multibit-Festwertspeicherbauelement und Verfahren
US6900098B1 (en) * 2002-10-15 2005-05-31 Halo Lsi, Inc. Twin insulator charge storage device operation and its fabrication method
JP2004152924A (ja) * 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶素子および半導体装置
JP2004152977A (ja) * 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶装置
JP3873908B2 (ja) 2003-02-28 2007-01-31 セイコーエプソン株式会社 不揮発性半導体記憶装置及びその製造方法
JP2004303789A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 半導体装置及びその製造方法
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
JP4620334B2 (ja) * 2003-05-20 2011-01-26 シャープ株式会社 半導体記憶装置、半導体装置及びそれらを備える携帯電子機器、並びにｉｃカード
DE10326805B4 (de) * 2003-06-13 2007-02-15 Infineon Technologies Ag Herstellungsverfahren für nichtflüchtige Speicherzellen
JP2005056889A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体記憶装置およびその製造方法
KR100498507B1 (ko) * 2003-08-08 2005-07-01 삼성전자주식회사 자기정렬형 1 비트 소노스(ｓｏｎｏｓ) 셀 및 그 형성방법
DE10352641A1 (de) * 2003-11-11 2005-02-17 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
JP4629982B2 (ja) * 2004-02-13 2011-02-09 ルネサスエレクトロニクス株式会社 不揮発性記憶素子およびその製造方法
US7041545B2 (en) * 2004-03-08 2006-05-09 Infineon Technologies Ag Method for producing semiconductor memory devices and integrated memory device
JP2006041354A (ja) * 2004-07-29 2006-02-09 Renesas Technology Corp 半導体装置及びその製造方法
US7518179B2 (en) 2004-10-08 2009-04-14 Freescale Semiconductor, Inc. Virtual ground memory array and method therefor
GB2436234B (en) 2004-11-30 2010-04-28 Spansion Llc Nonvolatile memory device and its manufacturing method
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
US7067375B1 (en) * 2004-12-20 2006-06-27 Macronix International Co., Ltd. Non-volatile memory and method for fabricating the same
JP4890435B2 (ja) * 2005-01-28 2012-03-07 スパンション エルエルシー 不揮発性メモリ及びその制御方法
US7186607B2 (en) 2005-02-18 2007-03-06 Infineon Technologies Ag Charge-trapping memory device and method for production
JP2006302985A (ja) * 2005-04-18 2006-11-02 Renesas Technology Corp 不揮発性半導体装置の製造方法
US7262997B2 (en) * 2005-07-25 2007-08-28 Freescale Semiconductor, Inc. Process for operating an electronic device including a memory array and conductive lines
US7112490B1 (en) * 2005-07-25 2006-09-26 Freescale Semiconductor, Inc. Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
US7256454B2 (en) * 2005-07-25 2007-08-14 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements and a process for forming the same
US7619270B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7285819B2 (en) * 2005-07-25 2007-10-23 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7619275B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7582929B2 (en) * 2005-07-25 2009-09-01 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements
US7394686B2 (en) * 2005-07-25 2008-07-01 Freescale Semiconductor, Inc. Programmable structure including discontinuous storage elements and spacer control gates in a trench
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
US7642594B2 (en) * 2005-07-25 2010-01-05 Freescale Semiconductor, Inc Electronic device including gate lines, bit lines, or a combination thereof
US7250340B2 (en) * 2005-07-25 2007-07-31 Freescale Semiconductor, Inc. Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench
US7226840B2 (en) * 2005-07-25 2007-06-05 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7314798B2 (en) * 2005-07-25 2008-01-01 Freescale Semiconductor, Inc. Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming
KR100702029B1 (ko) * 2005-09-22 2007-03-30 삼성전자주식회사 플로팅된 드레인측 보조 게이트를 갖는 고전압 모스트랜지스터를 구비하는 비휘발성 메모리 소자들 및 그제조방법들
KR100687402B1 (ko) * 2005-11-21 2007-02-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP4906329B2 (ja) * 2005-12-02 2012-03-28 ラピスセミコンダクタ株式会社 不揮発性半導体記憶装置及びその製造方法
US9107416B2 (en) * 2005-12-22 2015-08-18 Fmc Corporation Insecticidal and miticidal mixtures of bifenthrin and cyano-pyrethroids
US7482231B2 (en) * 2006-01-06 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing of memory array and periphery
US7482236B2 (en) * 2006-01-06 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a sidewall SONOS memory device
US7405119B2 (en) * 2006-01-06 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a sidewall SONOS memory device
US7973366B2 (en) * 2006-02-13 2011-07-05 Macronix International Co., Ltd. Dual-gate, sonos, non-volatile memory cells and arrays thereof
JP2007227851A (ja) * 2006-02-27 2007-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7592224B2 (en) 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
JP4680116B2 (ja) * 2006-03-31 2011-05-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8188536B2 (en) * 2006-06-26 2012-05-29 Macronix International Co., Ltd. Memory device and manufacturing method and operating method thereof
US7651916B2 (en) * 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US7838922B2 (en) * 2007-01-24 2010-11-23 Freescale Semiconductor, Inc. Electronic device including trenches and discontinuous storage elements
US7572699B2 (en) * 2007-01-24 2009-08-11 Freescale Semiconductor, Inc Process of forming an electronic device including fins and discontinuous storage elements
KR100948294B1 (ko) * 2007-10-12 2010-03-17 주식회사 동부하이텍 반도체 소자의 제조방법
JP5404149B2 (ja) * 2009-04-16 2014-01-29 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR101133701B1 (ko) * 2010-09-10 2012-04-06 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 제조 방법
CN102655168A (zh) * 2011-03-04 2012-09-05 中国科学院微电子研究所 栅极结构及其制造方法
FR2985592B1 (fr) * 2012-01-09 2014-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule memoire non volatile a double grille
US9082651B2 (en) 2013-09-27 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of forming same
US9076681B2 (en) 2013-09-27 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US9559177B2 (en) 2013-12-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US9117754B2 (en) * 2014-01-30 2015-08-25 Freescale Semiconductor, Inc. Methods for extending floating gates for NVM cells to form sub-lithographic features and related NVM cells

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408115A (en) * 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291970A (ja) * 1986-06-12 1987-12-18 Sony Corp 半導体装置の製造方法
US5654568A (en) * 1992-01-17 1997-08-05 Rohm Co., Ltd. Semiconductor device including nonvolatile memories
JPH05190863A (ja) * 1992-01-17 1993-07-30 Rohm Co Ltd 不揮発性メモリ
US6069382A (en) * 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408115A (en) * 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAYASHI,Y. (u. a.): Twin MONOS cell with dual control gates. In: 2000 Symp. on VLSI Technology, Digest of Technical Papers, Honolulu, 13.-15. Juni 2000, S. 122-123 *

Also Published As

Publication number Publication date
JP2002203918A (ja) 2002-07-19
WO2002039502A1 (fr) 2002-05-16
DE10194689T1 (de) 2003-10-16
TW531882B (en) 2003-05-11
US6803620B2 (en) 2004-10-12
US6858497B2 (en) 2005-02-22
US20030053345A1 (en) 2003-03-20
US20050020013A1 (en) 2005-01-27
JP4904631B2 (ja) 2012-03-28
IL150407A0 (en) 2002-12-01

Similar Documents

Publication Publication Date Title
DE10194689B4 (de) Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung
DE19600423C2 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
EP0836747B1 (de) Verfahren zur herstellung einer festwertspeicherzellenanordnung
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE102005045863B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE19808182C1 (de) Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
DE10203762A1 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE102008018744A1 (de) SONOS-Stapelspeicher
DE4219854A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102008021396B4 (de) Speicherzelle, Speicherzellenarray und Verfahren zum Herstellen einer Speicherzelle
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE102006034263A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
EP0838092B1 (de) Elektrisch schreib- und löschbare festwertspeicherzellenanordnung und verfahren zu deren herstellung
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
EP0948816B1 (de) Selbstjustierte nichtflüchtige speicherzelle
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE69637352T2 (de) Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE19646419C1 (de) Verfahren zur Herstellung einer elektrisch schreib- und löschbaren Festwertspeicherzellenanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 27/115 AFI20051017BHDE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111029

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501