CN108346448B - 闪存存储器及其控制方法 - Google Patents

闪存存储器及其控制方法 Download PDF

Info

Publication number
CN108346448B
CN108346448B CN201810210993.3A CN201810210993A CN108346448B CN 108346448 B CN108346448 B CN 108346448B CN 201810210993 A CN201810210993 A CN 201810210993A CN 108346448 B CN108346448 B CN 108346448B
Authority
CN
China
Prior art keywords
flash memory
lines
voltage
source
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810210993.3A
Other languages
English (en)
Other versions
CN108346448A (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810210993.3A priority Critical patent/CN108346448B/zh
Publication of CN108346448A publication Critical patent/CN108346448A/zh
Application granted granted Critical
Publication of CN108346448B publication Critical patent/CN108346448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种闪存存储器及其控制方法，所述闪存存储器包括多行多列的闪存结构，每个所述闪存结构包括一衬底、形成于所述衬底上的位线和源线，以及位于位线和源线之间的字线，所述位线和所述源线相互垂直。在本发明提供的闪存存储器及其控制方法中，通过位线和源线相互垂直设置，位线代表一个维度，源线代表另一个维度，可以使源线和位线进行两个维度的运算，既可以源线向位线传播数据，也可以位线向源线传播数据。

Description

闪存存储器及其控制方法
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存存储器及其控制方法。
背景技术
闪存存储器的标准物理结构称为闪存结构(bit)。闪存结构的结构与常规MOS晶体管不同：常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层；而闪存在控制栅(CG：control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还具有浮栅(FG：floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读写、编程、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。相邻的闪存结构之间由隔离结构隔开。
闪存器件(flashmemory)以其低成本、低功耗等性能优势，已经在非易失存储器领域占据主导地位。随着存储器件的闪存结构不断地朝着高集成度和大容量化的方向发展，制造工艺越来越繁琐，在制造过程中出现缺陷的可能性也随之提升。
但在某些技术领域中，如人工智能，需要存储器作为运算单元进行阈值运算或卷积计算(例如电阻乘以系数)，以现有的闪存存储器的结构，位线和源线同一方向连接闪存结构，只能代表一个维度，即使使字线和位线进行两个维度的运算，但只能字线向位线传播数据，而位线不能向字线传播数据。
发明内容
本发明的目的在于提供一种闪存存储器及其控制方法，以解决现有的闪存存储器不能作为运算单元的问题。
为解决上述技术问题，本发明提供一种闪存存储器，所述闪存存储器包括多行多列的闪存结构，其特征在于，每个所述闪存结构包括一衬底、形成于所述衬底上的位线和源线，以及位于位线和源线之间的字线，所述位线和所述源线相互垂直。
可选的，在所述的闪存存储器中，每个所述闪存结构还包括第一控制栅和第二控制栅，第一控制栅位于所述字线和所述位线之间，第二控制栅位于所述字线和所述源线之间。
可选的，在所述的闪存存储器中，所述闪存结构还包括第一浮栅和第二浮栅，所述第一浮栅位于所述第一控制栅和所述位线之间，所述第二浮栅位于所述第二控制栅和所述源线之间。
可选的，在所述的闪存存储器中，所述第二浮栅为虚拟浮栅。
可选的，在所述的闪存存储器中，相同行的闪存结构的所述字线相连，同一列的闪存结构的所述位线相连，同一行的闪存结构的第一控制栅相连，同一行的闪存结构的第二控制栅相连，同一行的闪存结构的所述源线相连。
本发明提供一种如上所述的闪存存储器的控制方法，当对某个闪存结构进行读取操作时，其字线的电压为4V±1.2V，其他字线的电压为0V，其位线的电压为0.1V～0.2V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压为0V，所有源线的电压为0V。
可选的，在所述的闪存存储器的控制方法中，当对某个闪存结构进行擦除操作时，所有字线的电压为0V，其位线的电压为6V±1.8V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压均为-7V±2.1V，所有源线的电压为0V。
可选的，在所述的闪存存储器的控制方法中，当对某个闪存结构进行编程操作时，其字线的电压为1.5V±0.45V，其他字线的电压为0V，其位线的电压为5V±1.5V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压均为8V±2.4V，其源线的电压为0.1V～0.5V，其他源线的电压大于电源电压。
可选的，在所述的闪存存储器的控制方法中，通过选择一个所述位线和一个所述源线来选择一个所述闪存结构。
可选的，在所述的闪存存储器的控制方法中，所述源线向与其相交的所述位线提供存储数据，或所述位线向与其相交的所述源线提供存储数据。
在本发明提供的闪存存储器及其控制方法中，通过位线和源线相互垂直设置，位线代表一个维度，源线代表另一个维度，可以使源线和位线进行两个维度的运算，既可以源线向位线传播数据，也可以位线向源线传播数据。
附图说明
图1是本发明一实施例闪存存储器结构示意图；
图2是本发明一实施例中闪存存储器中闪存结构示意图；
图中所示：10-字线；20-第一控制栅；21-第二控制栅；30-第一浮栅；31-第二浮栅；40-位线；50-源线；60-衬底。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存存储器及其控制方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种闪存存储器及其控制方法，以解决现有的闪存存储器不能作为运算单元的问题。
为实现上述思想，本发明提供了一种闪存存储器及其控制方法，所述闪存存储器包括多行多列的闪存结构，每个所述闪存结构包括一衬底、形成于所述衬底上的位线和源线，以及位于位线和源线之间的字线，所述位线和所述源线相互垂直。
<实施例一>
本实施例提供一种闪存存储器，如图1～2所示，所述闪存存储器包括多行多列的闪存结构，其特征在于，每个所述闪存结构包括一衬底60、形成于所述衬底60上的位线40和源线50，以及位于位线40和源线50之间的字线10，所述位线40和所述源线50相互垂直。每个所述闪存结构还包括第一控制栅20和第二控制栅21，第一控制栅20位于所述字线10和所述位线40之间，第二控制栅21位于所述字线10和所述源线50之间。
具体的，在所述的闪存存储器中，所述闪存结构还包括第一浮栅30和第二浮栅31，所述第一浮栅30位于所述第一控制栅20和所述位线40之间，所述第二浮栅31位于所述第二控制栅21和所述源线50之间。所述第二浮栅31为虚拟浮栅。
如图1～2所示，相同行的闪存结构的所述字线10相连，第一行的闪存结构均为WL0，第二行的闪存结构均为WL1，第三行的闪存结构均为WL2，以此类推。同一列的闪存结构的所述位线40相连，例如，第一列的闪存结构均为BL0，第二列的闪存结构均为BL1，第三列的闪存结构均为BL2，以此类推。同一行的闪存结构的第一控制栅20相连，第一行的闪存结构的第一控制栅均为CG00，同一行的闪存结构的第二控制栅21相连，第一行的闪存结构的第二控制栅均为CG01，同一行的闪存结构的所述源线50相连，第一行与第二行的闪存结构的源线均为SL0,第三行与第四行的闪存结构的源线均为SL1。
综上，上述实施例对闪存存储器的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
<实施例二>
本实施例提供一种如上一实施例所述的闪存存储器的控制方法，当对某个闪存结构进行读取操作时，其字线的电压为4V±1.2V，其他字线的电压为0V，其位线的电压为0.1V～0.2V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压为0V，所有源线的电压为0V，例如对第一行第一列闪存结构进行读取操作时，优选的字线WL0的电压为4V，WL1～WL3的电压为0V，位线BL0的电压为0.1V，BL1～BLm的电压为0V，其第一控制栅CG00和第二控制栅CG01的电压均为0V，源线SL0～SL1的电压为0V。
进一步的，当对某个闪存结构进行擦除操作时，所有字线的电压为0V，其位线的电压为6V±1.8V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压均为-7V±2.1V，所有源线的电压为0V，例如对第一行第一列闪存结构进行擦除操作时，优选的字线WL0～WL3的电压为0V，位线BL0的电压为6V，BL1～BLm的电压为0V，其第一控制栅CG00和第二控制栅CG01的电压均为-7V，源线SL0～SL1的电压为0V。
更进一步的，当对某个闪存结构进行编程操作时，其字线的电压为1.5V±0.45V，其他字线的电压为0V，其位线的电压为5V±1.5V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压均为8V±2.4V，其源线的电压为0.1V～0.5V，其他源线的电压大于电源电压，电源电压的值为1.2V、1.5V、1.8V或3.3V。例如对第一行第一列闪存结构进行编程操作时，优选的字线WL0的电压为1.5V，WL1～WL3的电压为0V，位线BL0的电压为5V，BL1～BLm的电压为0V，其第一控制栅CG00和第二控制栅CG01的电压均为8V，源线SL0的电压为0.3V，源线SL1的电压大于1.5V。
具体的，在所述的闪存存储器的控制方法中，通过选择一个所述位线和一个所述源线来选择一个所述闪存结构，所述源线向与其相交的所述位线提供存储数据，或所述位线向与其相交的所述源线提供存储数据。
在本发明提供的闪存存储器及其控制方法中，通过位线和源线相互垂直设置，位线代表一个维度，源线代表另一个维度，可以使源线和位线进行两个维度的运算，既可以源线向位线传播数据，也可以位线向源线传播数据。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种闪存存储器的控制方法，所述闪存存储器包括多行多列的闪存结构，其特征在于，每个所述闪存结构包括一衬底、形成于所述衬底上的位线和源线、位于位线和源线之间的字线、位于字线和位线之间的第一控制栅和位于字线和源线之间的第二控制栅，所述位线和所述源线相互垂直；
所述闪存存储器的控制方法包括：对某一所述闪存结构进行擦除操作时，所有所述字线的电压为0V，需进行擦除的所述闪存结构的所述位线的电压为6V±1.8V，其他所述位线的电压为0V，需进行擦除的所述闪存结构的所述第一控制栅和所述第二控制栅的电压均为-7V±2.1V，所有所述源线的电压为0V。
2.如权利要求1所述的闪存存储器的控制方法，其特征在于，所述闪存结构还包括第一浮栅和第二浮栅，所述第一浮栅位于所述第一控制栅和所述位线之间，所述第二浮栅位于所述第二控制栅和所述源线之间。
3.如权利要求2所述的闪存存储器的控制方法，其特征在于，所述第二浮栅为虚拟浮栅。
4.如权利要求1所述的闪存存储器的控制方法，其特征在于，相同行的闪存结构的所述字线相连，同一列的闪存结构的所述位线相连，同一行的闪存结构的第一控制栅相连，同一行的闪存结构的第二控制栅相连，同一行的闪存结构的所述源线相连。
5.如权利要求1所述的闪存存储器的控制方法，其特征在于，当对某个闪存结构进行读取操作时，其字线的电压为4V±1.2V，其他字线的电压为0V，其位线的电压为0.1V～0.2V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压为0V，所有源线的电压为0V。
6.如权利要求1所述的闪存存储器的控制方法，其特征在于，当对某个闪存结构进行编程操作时，其字线的电压为1.5V±0.45V，其他字线的电压为0V，其位线的电压为5V±1.5V，其他位线的电压为0V，其第一控制栅和第二控制栅的电压均为8V±2.4V，其源线的电压为0.1V～0.5V，其他源线的电压大于电源电压。
7.如权利要求1所述的闪存存储器的控制方法，其特征在于，通过选择一个所述位线和一个所述源线来选择一个所述闪存结构。
8.如权利要求1所述的闪存存储器的控制方法，其特征在于，所述源线向与其相交的所述位线提供存储数据，或所述位线向与其相交的所述源线提供存储数据。
CN201810210993.3A 2018-03-14 2018-03-14 闪存存储器及其控制方法 Active CN108346448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810210993.3A CN108346448B (zh) 2018-03-14 2018-03-14 闪存存储器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810210993.3A CN108346448B (zh) 2018-03-14 2018-03-14 闪存存储器及其控制方法

Publications (2)

Publication Number Publication Date
CN108346448A CN108346448A (zh) 2018-07-31
CN108346448B true CN108346448B (zh) 2020-12-04

Family

ID=62958116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810210993.3A Active CN108346448B (zh) 2018-03-14 2018-03-14 闪存存储器及其控制方法

Country Status (1)

Country Link
CN (1) CN108346448B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137173B (zh) * 2019-04-15 2021-01-22 上海华虹宏力半导体制造有限公司 存储器及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430935A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
CN101593557A (zh) * 2009-04-22 2009-12-02 上海宏力半导体制造有限公司 分栅闪存的操作方法
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN103811062A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 存储器及存储器的读取方法
CN103839587A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器以及操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776139B1 (ko) * 2006-11-30 2007-11-15 동부일렉트로닉스 주식회사 플래시 메모리 소자
US9202578B2 (en) * 2013-10-02 2015-12-01 Conversant Intellectual Property Management Inc. Vertical gate stacked NAND and row decoder for erase operation
CN107481758B (zh) * 2017-08-09 2020-05-01 上海华虹宏力半导体制造有限公司 一种存储器的操作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430935A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
CN101593557A (zh) * 2009-04-22 2009-12-02 上海宏力半导体制造有限公司 分栅闪存的操作方法
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN103811062A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 存储器及存储器的读取方法
CN103839587A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器以及操作方法

Also Published As

Publication number Publication date
CN108346448A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
CN109935256B (zh) 半导体存储装置
TWI606577B (zh) Memory device
US6330189B1 (en) Nonvolatile semiconductor memory device
US8238153B2 (en) Program method of flash memory device
KR101579579B1 (ko) 개선된 프로그래밍 동작을 갖는 메모리 장치
US7663932B2 (en) Nonvolatile semiconductor memory device
TW201407633A (zh) 非揮發性記憶體裝置及控制其命令執行的暫停之方法
JP2004127346A (ja) 不揮発性半導体メモリ装置
JP3977799B2 (ja) 不揮発性半導体記憶装置
KR20150010134A (ko) 반도체 장치 및 이의 동작 방법
JP4939971B2 (ja) 不揮発性半導体メモリ
JP2007042165A (ja) 不揮発性半導体記憶装置
JP2009170077A (ja) 半導体メモリ列デコーダデバイス及びその方法
KR20070018216A (ko) 비휘발성 메모리 장치
JP7129312B2 (ja) 不揮発性メモリ装置
JP2009272026A (ja) 不揮発性半導体記憶装置
JP2009205764A (ja) 半導体記憶装置
US20110249493A1 (en) Nand flash memory
JP5130571B2 (ja) 半導体装置
TW201445673A (zh) 非揮發性記憶體裝置
JP2007102848A (ja) 半導体集積回路装置
CN108346448B (zh) 闪存存储器及其控制方法
KR20120119325A (ko) 반도체 메모리 장치
US9466378B2 (en) Semiconductor memory device
JP2011065687A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant