CN101593557A - 分栅闪存的操作方法 - Google Patents

分栅闪存的操作方法 Download PDF

Info

Publication number
CN101593557A
CN101593557A CNA2009100497916A CN200910049791A CN101593557A CN 101593557 A CN101593557 A CN 101593557A CN A2009100497916 A CNA2009100497916 A CN A2009100497916A CN 200910049791 A CN200910049791 A CN 200910049791A CN 101593557 A CN101593557 A CN 101593557A
Authority
CN
China
Prior art keywords
floating boom
grid
control gate
flash memory
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100497916A
Other languages
English (en)
Other versions
CN101593557B (zh
Inventor
顾靖
曹子贵
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN200910049791.6A priority Critical patent/CN101593557B/zh
Publication of CN101593557A publication Critical patent/CN101593557A/zh
Application granted granted Critical
Publication of CN101593557B publication Critical patent/CN101593557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开一种分栅闪存单元的操作方法，所述分栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第一控制栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所述第一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，当对所述第一浮栅编程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值，所述恒定值为1毫安～100毫安。其有益效果是：当第一浮栅为编程状态时，调整在第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值，从而可以大幅度降低施加所述第二控制栅上的电压，避免第二浮栅下的热电子进入第二浮栅内，保持了第二浮栅的电荷状态的稳定。

Description

分栅闪存的操作方法
技术领域
本发明涉及半导体器件操作方法，尤其涉及一种分栅存储器的操作方法。
背景技术
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH已经成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，基本分为两种类型：叠栅器件和分栅器件，叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅器件的方法比制造分栅器件简单，然而叠栅器件存在过擦除问题，该问题通常需要在擦除循环后进行验证以将阈值电压保持在一个电压范围内解决，增加了电路设计的复杂性。分栅结构的一个控制栅同时作为选择晶体管(Select transistor)，有效避免了过擦除效应，电路设计相对简单。而且，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
请参阅图1，图1是现有的对分栅闪存其中的一个浮栅进行编程的状态示意图，分栅闪存的操作包括对其进行编程(program)、读(read)、擦除(erase)等，对于每一个晶体管含有2个浮栅的分栅闪存来说，当对其中任意一个浮栅如第一浮栅8进行编程时，其操作如下：连接源极端2的位线3接地即Vs＝0V，连接漏极端4的位线5施以高压Vd＝5V，连接第一控制栅9的字线(word line)接一高的编程电压Vprog＝10V，对于不需要编程的第二浮栅6来说，与控制第二浮栅6上的第二控制栅7连接的字线则接一电压Vpass＝5V，保持了沟道电流(图1在沟道上的箭头方向所示)的导通，使得整个沟道1导通，保证了编程所需要的电流通过，从而热电子注入到第一浮栅8中，完成编程操作。
但是，当第一浮栅8进行编程操作时候，在第二浮栅6下的沟道也同时产生了电流，如果施加的电压Vpass过高，第二浮栅6下的沟道也会产生热电子，产生的热电子将穿越第二浮栅6与沟道之间的绝缘层(未标示)进入浮栅内，从而对不需要编程操作的第二浮栅6产生了干扰，导致第二浮栅6的电荷状态不稳定。
发明内容
本发明要解决的技术问题是提供一种分栅闪存的操作方法，当其中一存储单元进行编程时，避免另一存储单元受到干扰。
为解决上述技术问题，本发明提供的一种分栅式闪存的操作方法，所述分栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第一控制栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所述第一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，当对所述第一浮栅编程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值。
进一步的，所述恒定值为1毫安～100毫安。
进一步的，所述第一控制栅上施加的电压为5V～20V。优选地，所述第一控制栅上施加的电压为10V。
进一步的，在所述漏极端施加的电压为5V～20V。
进一步的，所述源极端接地。
进一步的，在所述栅极上施加的电压为1V～3V。
与现有的分栅闪存操作方法相比，本发明的优点是：当所述第一浮栅为编程状态时，通过外部电路的控制，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值，从而可以大幅度降低施加所述第二控制栅上的电压，避免第二浮栅下的热电子进入第二浮栅内，保持了第二浮栅的电荷状态的稳定。
而且由此带来的好处是，由于施加在第二浮栅上电压得以减小，克服了热电子进入第二浮栅内，大大降低器件的功耗，提升了器件的性能，也使得器件的使用寿命更长。
附图说明
图1是现有的对分栅闪存其中的一个浮栅进行编程的状态示意图；
图2是本发明对分栅闪存其中的一个浮栅进行编程的状态示意图。
具体实施方式
以下结合附图和具体实施方式对本发明的分栅闪存的操作方法作进一步的详细说明。
请参阅图2，图2是本发明对分栅闪存其中的一个浮栅进行编程的状态示意图。本实施中的分栅闪存单元包括栅极10、在所述栅极10一侧的第一浮栅6以及第一浮栅6上的第一控制栅7、在所述栅极10另一侧的第二浮栅8以及第二浮栅8上的第二控制栅9、位于所述第一浮栅6外侧的源极端2、位于所述第二浮栅8外侧的漏极端4。
为了避免分栅闪存其中一个浮栅进行编程时对另一个浮栅产生干扰，本实施例以对第一浮栅8进行编程为例进行说明本发明的操作方法。
当所述第一浮栅8为编程状态时，各端施加的电压条件为：
在所述漏极端施加一个电压，在连接所述漏极端4的位线5上施加一个电压的范围为5V～20V，本实施例中，优选为5V；
在连接所述第一控制栅9的字线(未标示)上施加一编程电压Vprog，该编辑电压范围可取值为5V～20V，本实施例中，优选为10V；
在所述源极端施加的电压Vs接地，即Vs＝0V；
在所述栅极10上施加的电压Vw1为1V～3V。
连接所述第二控制栅7的字线(未标示)与外部电路，通过外部电路的控制，在所述第二控制栅7上产生一动态电压Vdyn，下面分二种情况来进行说明：
1.当所示第二浮栅6为擦除状态(erased)时，施加在所述第二控制栅7上的动态电压Vdyn，只需保持在源极端2与漏极端4之间的沟道1形成的沟道电流Iprog(图2在沟道上的箭头方向所示)流过沟道即可，因而其动态电压Vdyn的电压值比较低。
沟道电流在流经所述第一浮栅8下方时，由于受到施加在第一浮栅8上方的控制栅9的高压影响，流动的热电子会穿越所述沟道1与所述第一浮栅8之间的绝缘层进入到第一浮栅8内，完成编程操作。而在对所述第一浮栅8进行编程操作的过程中，施加在所述第二控制栅7上的电压较低，从而避免了热电子穿越所述沟道1与所述第二浮栅6之间的绝缘层进入到第二浮栅6内，保持了第二浮栅6的电荷状态的稳定。
由此带来的好处还有：由于施加在第二浮栅上电压得以减小，克服了热电子进入第二浮栅内，大大降低器件的功耗，提升了器件的性能，也使得器件的使用寿命更长。
2.当所述第二浮栅6为编程状态(programmed)时，通过外部电路的控制，施加在所述第二控制栅7上的动态电压Vdyn仍旧能保持有足够的沟道电流流过。
上述对所述第一浮栅8进行编程时，通过外部电路的控制使得沟道电流的恒定值为1毫安～100毫安。
由于控制所述第二控制栅电压的外部电路不是本发明的发明内容，在此不再详述。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (7)

1.一种分栅闪存单元的编程方法，所述分栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第一控制栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所述第一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，其特征在于：当对所述第一浮栅编程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值。
2.如权利要求1所述的分栅闪存单元的编程方法，其特征在于：所述恒定值为1毫安～100毫安。
3.如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于：所述第一控制栅上施加的电压为5V～20V。
4.如权利要求3所述的分栅闪存单元的编程方法，其特征在于：所述第一控制栅上施加的电压为10V。
5.如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于：在所述漏极端施加的电压为5V～20V。
6.如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于：所述源极端接地。
7.如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于：在所述栅极上施加的电压为1V～3V。
CN200910049791.6A 2009-04-22 2009-04-22 分栅闪存的操作方法 Active CN101593557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910049791.6A CN101593557B (zh) 2009-04-22 2009-04-22 分栅闪存的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910049791.6A CN101593557B (zh) 2009-04-22 2009-04-22 分栅闪存的操作方法

Publications (2)

Publication Number Publication Date
CN101593557A true CN101593557A (zh) 2009-12-02
CN101593557B CN101593557B (zh) 2014-07-16

Family

ID=41408162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910049791.6A Active CN101593557B (zh) 2009-04-22 2009-04-22 分栅闪存的操作方法

Country Status (1)

Country Link
CN (1) CN101593557B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807581A (zh) * 2010-02-05 2010-08-18 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法
CN101819978A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存
CN101866930A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存及其制造方法
CN101866929A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 共享字线的无触点氮化硅分栅式闪存及其制造方法
CN102280140A (zh) * 2010-06-09 2011-12-14 上海宏力半导体制造有限公司 双分离栅快闪存储阵列的编程方法
CN102456694A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种存储器结构
CN101794787B (zh) * 2010-01-28 2015-08-19 上海华虹宏力半导体制造有限公司 共享字线的无触点分栅式闪存
CN108346448A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 闪存存储器及其控制方法
CN108648777A (zh) * 2018-05-10 2018-10-12 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078526A1 (en) * 2003-10-14 2005-04-14 Alexander Kotov Method of programming a non-volatile memory cell to eliminate or to minimize program deceleration
CN1945836A (zh) * 2005-05-20 2007-04-11 硅存储技术公司 双向分裂栅与非闪存结构/阵列及其编程、擦除、读出和制造
CN101233577A (zh) * 2005-08-02 2008-07-30 桑迪士克股份有限公司 对非易失性集成存储器装置中的单元进行编程的系统和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078526A1 (en) * 2003-10-14 2005-04-14 Alexander Kotov Method of programming a non-volatile memory cell to eliminate or to minimize program deceleration
CN1945836A (zh) * 2005-05-20 2007-04-11 硅存储技术公司 双向分裂栅与非闪存结构/阵列及其编程、擦除、读出和制造
CN101233577A (zh) * 2005-08-02 2008-07-30 桑迪士克股份有限公司 对非易失性集成存储器装置中的单元进行编程的系统和方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794787B (zh) * 2010-01-28 2015-08-19 上海华虹宏力半导体制造有限公司 共享字线的无触点分栅式闪存
CN101807581B (zh) * 2010-02-05 2013-09-04 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法
CN101807581A (zh) * 2010-02-05 2010-08-18 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法
CN101819978A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存
CN101819978B (zh) * 2010-04-29 2015-05-27 上海华虹宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存
CN101866930B (zh) * 2010-05-12 2014-10-22 上海华虹宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存及其制造方法
CN101866929B (zh) * 2010-05-12 2015-01-07 上海华虹宏力半导体制造有限公司 共享字线的无触点氮化硅分栅式闪存及其制造方法
CN101866929A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 共享字线的无触点氮化硅分栅式闪存及其制造方法
CN101866930A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 共享字线的无触点纳米晶分栅式闪存及其制造方法
CN102280140A (zh) * 2010-06-09 2011-12-14 上海宏力半导体制造有限公司 双分离栅快闪存储阵列的编程方法
CN102280140B (zh) * 2010-06-09 2015-08-19 上海华虹宏力半导体制造有限公司 双分离栅快闪存储阵列的编程方法
CN102456694B (zh) * 2010-10-29 2013-08-14 上海宏力半导体制造有限公司 一种存储器结构
CN102456694A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种存储器结构
CN108346448A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 闪存存储器及其控制方法
CN108346448B (zh) * 2018-03-14 2020-12-04 上海华虹宏力半导体制造有限公司 闪存存储器及其控制方法
CN108648777A (zh) * 2018-05-10 2018-10-12 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法
CN108648777B (zh) * 2018-05-10 2020-08-11 上海华虹宏力半导体制造有限公司 双分离栅闪存的编程时序电路及方法

Also Published As

Publication number Publication date
CN101593557B (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN101593557B (zh) 分栅闪存的操作方法
US9818484B2 (en) Systems, methods, and apparatus for memory cells with common source lines
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
CN101441892B (zh) 操作闪速存储器装置的方法
US20100091572A1 (en) 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory
US10418072B2 (en) Memories having select devices between access lines and in memory cells
CN103310839B (zh) 缩短擦除操作的方法与装置
KR20070079839A (ko) 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
CN103117085B (zh) 行译码器的偏置电压产生电路及存储器
CN103165621A (zh) 电可擦可编程只读存储器
CN101295544B (zh) 偏压一多阶单元存储器的方法
DE10329627A1 (de) Flash-Speicherbaustein
CN103312158A (zh) 升压电路
CN106558341A (zh) 半导体存储器件
CN102122662A (zh) P型mos存储单元
CN103151356A (zh) 一种eeprom存储阵列结构及其制造方法
CN204904842U (zh) 一种存储单元及包括该存储单元的nor闪存存储器
US20180268901A1 (en) Method for writing in an eeprom memory and corresponding device
CN102709291A (zh) Sonos存储单元及其操作方法、sonos存储器
CN103778948A (zh) 存储器阵列的控制方法
CN103811060A (zh) Eeprom及其存储阵列
CN104183274A (zh) 存储单元及存储阵列的擦除方法
US20170053703A1 (en) High voltage architecture for non-volatile memory
CN101504866B (zh) 集成电路与放电电路
US10079065B2 (en) Reduced voltage nonvolatile flash memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140519

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140519

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant