KR20060079266A - 플래시 메모리 장치의 제조방법 - Google Patents
플래시 메모리 장치의 제조방법 Download PDFInfo
- Publication number
- KR20060079266A KR20060079266A KR1020040117022A KR20040117022A KR20060079266A KR 20060079266 A KR20060079266 A KR 20060079266A KR 1020040117022 A KR1020040117022 A KR 1020040117022A KR 20040117022 A KR20040117022 A KR 20040117022A KR 20060079266 A KR20060079266 A KR 20060079266A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- film
- layer
- tunnel oxide
- floating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 27
- 238000007667 floating Methods 0.000 claims abstract description 119
- 239000000463 material Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
프로그램(program) | 소거(erase) | 독출(read) | ||
드레인쪽 비트(Drain side bit) | Vg | 9V | -9V | 3.3V |
Vd | 5V | 플로팅(Floating) | 접지(GND) | |
Vs | 접지(GND) | 플로팅(Floating) | 1.5V | |
Vb | 접지(GND) | 9V | 접지(GND) | |
소스쪽 비트(Source side bit) | Vg | 9V | -9V | 3.3V |
Vd | 접지(GND) | 플로팅(Floating) | 1.5V | |
Vs | 5V | 플로팅(Floating) | 접지(GND) | |
Vb | 접지(GND) | 9V | 접지(GND) |
Claims (8)
- 반도체 기판 상에 제1 터널 산화막, 제1 플로팅 게이트용 물질막을 형성한 후, 제1 방향에 대하여 제1 플로팅 게이트와 제2 플로팅 게이트의 경계를 정의하는 마스크를 사용하여 상기 제1 플로팅 게이트용 물질막을 선택적으로 패터닝하는 단계;반도체 기판 상에 단차를 따라 제2 터널 산화막 및 제2 플로팅 게이트용 물질막을 순차적으로 형성하는 단계;상기 제2 터널 산화막을 형성할 때 상기 제1 플로팅 게이트용 물질막 상부에 동시에 형성되는 산화막 및 상기 제2 플로팅 게이트용 물질막을 화학기계적 연마하여 제거하는 단계;상기 제1 방향에 수직한 제2 방향의 제1 및 제2 플로팅 게이트 패턴을 동시에 정의하는 마스크를 사용하여 상기 제1 플로팅 게이트용 물질막 및 상기 제2 플로팅 게이트용 물질막을 선택적으로 패터닝하는 단계;결과물 상에 유전체막 및 콘트롤 게이트용 물질막을 형성하는 단계; 및상기 제1 방향의 제1 플로팅 게이트, 제2 플로팅 게이트 및 콘트롤 게이트 패턴을 정의하는 마스크를 사용하여 상기 콘트롤 게이트용 물질막, 상기 유전체막, 상기 제1 플로팅 게이트용 물질막 및 상기 제2 플로팅 게이트용 물질막을 패터닝하는 단계를 포함하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 제1 방향에 대하여 제1 플로팅 게이트와 제2 플로팅 게이트의 경계를 정의하는 마스크는,제1 플로팅 게이트와 제2 플로팅 게이트 사이를 구분하는 제1 경계와 제1 플로팅 게이트와 제2 플로팅 게이트 사이를 구분하는 제2 경계 사이에 형성되고 제1 플로팅 게이트가 형성되는 영역을 차폐하도록 규칙적으로 배열된 포토레지스트 패턴인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 제2 방향의 제1 및 제2 플로팅 게이트 패턴을 정의하는 마스크는,상기 제2 방향의 제1 플로팅 게이트 및 제2 플로팅 게이트의 폭을 정의하고, 상기 제1 및 제2 플로팅 게이트의 폭이 동일하도록 정의하는 포토레지스트 패턴인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 콘트롤 게이트 패턴을 정의하는 마스크는,상기 제1 플로팅 게이트용 물질막과 제2 플로팅 게이트용 물질막이 그 경계인 상기 제2 터널산화막을 기준으로 나누어지도록 패터닝된 포토레지스트 패턴인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제4항에 있어서, 상기 콘트롤 게이트 패턴을 정의하는 마스크는,상기 제2 터널 산화막을 형성할 때 상기 제1 플로팅 게이트용 물질막과 제2 플로팅 게이트용 물질막의 경계에 동시에 형성되는 산화막을 기준으로 동일한 폭을 갖고, 디자인룰에 정의된 최소 길이의 1/2이 되는 플로팅 게이트를 자기정렬(self-align)으로 형성하도록 정의하는 포토레지스트 패턴인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 제1 플로팅 게이트용 물질막은 도프트 폴리실리콘막인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 제2 플로팅 게이트용 물질막은 도프트 폴리실리콘막인 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 유전체막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117022A KR100692800B1 (ko) | 2004-12-30 | 2004-12-30 | 플래시 메모리 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117022A KR100692800B1 (ko) | 2004-12-30 | 2004-12-30 | 플래시 메모리 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060079266A true KR20060079266A (ko) | 2006-07-06 |
KR100692800B1 KR100692800B1 (ko) | 2007-03-12 |
Family
ID=37170924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040117022A KR100692800B1 (ko) | 2004-12-30 | 2004-12-30 | 플래시 메모리 장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100692800B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100776139B1 (ko) * | 2006-11-30 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3233998B2 (ja) * | 1992-08-28 | 2001-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP2980012B2 (ja) * | 1995-10-16 | 1999-11-22 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
KR100192546B1 (ko) | 1996-04-12 | 1999-06-15 | 구본준 | 플래쉬 메모리 및 이의 제조방법 |
US6690058B2 (en) | 2002-04-10 | 2004-02-10 | Ching-Yuan Wu | Self-aligned multi-bit flash memory cell and its contactless flash memory array |
-
2004
- 2004-12-30 KR KR1020040117022A patent/KR100692800B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100776139B1 (ko) * | 2006-11-30 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
KR100692800B1 (ko) | 2007-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
US7169667B2 (en) | Nonvolatile memory cell with multiple floating gates formed after the select gate | |
US6259131B1 (en) | Poly tip and self aligned source for split-gate flash cell | |
KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
US6639296B2 (en) | Semiconductor device and method of manufacturing the same | |
US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
US6756271B1 (en) | Simplified twin monos fabrication method with three extra masks to standard CMOS | |
US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
US6143606A (en) | Method for manufacturing split-gate flash memory cell | |
US20070004140A1 (en) | Method of manufacturing a non-volatile semiconductor memory device | |
KR100642901B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
US7514311B2 (en) | Method of manufacturing a SONOS memory | |
US7045852B2 (en) | Floating gate memory cells with increased coupling radio | |
KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 sonos eeprom및 그 제조방법 | |
JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
US7052947B2 (en) | Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates | |
US6380030B1 (en) | Implant method for forming Si3N4 spacer | |
US20070132005A1 (en) | Electrically Erasable and Programmable Read Only Memories Including Variable Width Overlap Regions and Methods of Fabricating the Same | |
US7320920B2 (en) | Non-volatile flash memory device having at least two different channel concentrations and method of fabricating the same | |
KR20040072342A (ko) | 소노스 기억셀 및 그 제조방법 | |
US6891222B2 (en) | Non-volatile memory devices and methods of fabricating the same | |
US20040219751A1 (en) | Simplified twin monos fabrication method with three extra masks to standard CMOS | |
US20050032308A1 (en) | Multi-bit vertical memory cell and method of fabricating the same | |
KR20100080243A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100803674B1 (ko) | 노아 플래시 메모리 장치 및 그 제조 방법. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 14 |