KR20040072342A - 소노스 기억셀 및 그 제조방법 - Google Patents
소노스 기억셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040072342A KR20040072342A KR1020030008791A KR20030008791A KR20040072342A KR 20040072342 A KR20040072342 A KR 20040072342A KR 1020030008791 A KR1020030008791 A KR 1020030008791A KR 20030008791 A KR20030008791 A KR 20030008791A KR 20040072342 A KR20040072342 A KR 20040072342A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating layer
- pattern
- layer
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 176
- 239000011229 interlayer Substances 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (21)
- 반도체 기판 내에 소정간격 이격되어 형성된 소오스 영역 및 드레인 영역;상기 소오스 영역 및 상기 드레인 영역 사이에 정의된 채널영역;상기 소오스 영역 및 상기 드레인 영역에 인접한 상기 채널영역의 가장자리 상에 형성된 전하저장 절연층;상기 전하트랩 절연층 사이의 상기 채널영역 상에 형성된 게이트 절연막;및상기 게이트 절연막 및 상기 전하트랩 절연층 상에 형성된 게이트 전극을 포함하는 소노스 기억 셀.
- 제1 항에 있어서,상기 전하트랩 절연층은,터널산화막, 전하트랩층 및 블로킹절연막이 적층된 다층절연층인 것을 특징으로 하는 소노스 기억 셀.
- 제1 항에 있어서,상기 게이트 절연막은,상기 전하트랩 절연층보다 얇은 등가 산화막 두께(EOT;equivalent oxide thickness)를 갖는 것을 특징으로 하는 소노스 기억 셀.
- 제1 항에 있어서,상기 게이트 절연막은,상기 전하트랩 절연층의 측벽에 정렬되어 수직으로 연장된 측벽을 갖는 것을 특징으로 하는 소노스 기억 셀.
- 제1 항에 있어서,상기 게이트 전극은,상기 게이트 절연막 상에 형성된 게이트 패턴;및상기 전하트랩 절연층 상에 형성된 게이트 측벽 패턴(gate sidewall pattern)을 포함하는 것을 특징으로 하는 소노스 기억 셀.
- 반도체 기판 내에 소정간격 이격되어 형성된 소오스 영역 및 드레인 영역;상기 소오스 영역 및 상기 드레인 영역 사이에 정의된 채널영역;상기 소오스 영역 및 상기 드레인 영역에 인접한 상기 채널영역의 가장자리 상에 서로 이격되어 형성된 한 쌍의 전하트랩 절연층;상기 전하트랩 절연층들 사이의 상기 채널영역 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성된 게이트 패턴;상기 전하트랩 절연층 상에 형성된 하부 측벽 패턴;및상기 하부 측벽 패턴 상에 형성된 상부 측벽 패턴을 포함하되, 상기 상부 측벽 패턴은 상기 하부 측벽 패턴 및 상기 게이트 패턴과 접하는 것을 특징으로 하는소노스 기억 셀.
- 제6 항에 있어서,상기 전하트랩 절연층은,터널산화막, 전하트랩층 및 블로킹절연막이 적층된 다층절연층인 것을 특징으로 하는 소노스 기억 셀.
- 제6 항에 있어서,상기 게이트 절연막은,상기 전하트랩 절연층보다 얇은 등가 산화막 두께(EOT;equivalent oxide thickness)를 갖는 것을 특징으로 하는 소노스 기억 셀.
- 제6 항에 있어서,상기 게이트 절연막은,상기 전하트랩 절연층 및 상기 하부 측벽 패턴의 측벽에 정렬되어 수직으로 연장된 측벽을 갖는 것을 특징으로 하는 소노스 기억 셀.
- 반도체 기판 내에 소정간격 이격되어 형성된 소오스 영역 및 드레인 영역;상기 소오스 영역 및 상기 드레인 영역 사이에 정의된 채널영역;상기 소오스 영역 및 상기 드레인 영역에 인접한 상기 채널영역의 가장자리상에 서로 이격되어 형성된 한 쌍의 전하트랩 절연층;상기 전하트랩 절연층들 사이의 상기 채널영역 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성된 게이트 패턴;상기 전하트랩 절연층 상에 형성된 하부 측벽 패턴;및상기 하부 측벽 패턴 상에 형성된 상부 측벽 패턴을 포함하되, 상기 하부 측벽 패턴은 상기 상부 측벽 패턴 및 상기 게이트 패턴과 전기적으로 절연된 것을 특징으로 하는 소노스 기억 셀.
- 제10 항에 있어서,상기 전하트랩 절연층은,터널산화막, 전하트랩층 및 블로킹절연막이 적층된 다층절연층인 것을 특징으로 하는 소노스 기억 셀.
- 제10 항에 있어서,상기 게이트 절연막은,상기 전하트랩 절연층보다 얇은 등가 산화막 두께(EOT;equivalent oxide thickness)를 갖는 것을 특징으로 하는 소노스 기억 셀.
- 제10 항에 있어서,상기 하부 측벽 패턴 및 상기 상부 측벽 패턴 사이에 개재된 게이트 층간 절연막을 더 포함하는 것을 특징으로 하는 소노스 기억 셀.
- 제10 항에 있어서,상기 게이트 절연막은,상기 전하트랩절연막의 측벽 및 상기 하부 측벽 패턴의 측벽에 정렬되어 수직으로 연장된 측벽을 갖는 것을 특징으로 하는 소노스 기억 셀.
- 제10 항에 있어서,상기 게이트 패턴 및 상기 하부 측벽 패턴은 독립적으로 전압이 인가되는 것을 특징으로 하는 소노스 기억 셀.
- 반도체 기판에 다층절연층, 하부 도전막 및 하드마스크막을 차례로 적층하는 단계;상기 하드마스크막, 상기 하부 도전막 및 상기 다층절연층을 차례로 패터닝하여 갭영역을 형성하는 단계;상기 갭영역에 노출된 반도체 기판 및 상기 하부 도전막의 표면에 게이트 산화막을 형성하는 단계;상기 게이트산화막 상에 상기 갭 영역을 채우는 게이트 패턴을 형성하는 단계;상기 하드마스크막을 제거하여 상기 게이트 패턴의 측벽의 일부분을 노출시키는 단계;상기 노출된 게이트 패턴의 측벽에 상부 측벽패턴을 형성하는 단계;상기 게이트 패턴 및 상기 상부 측벽패턴을 식각마스크로 사용하여 상기 하부 도전막 및 상기 다층절연층을 패터닝하여 상기 상부 측벽패턴 하부에 하부 측벽패턴 및 전하전장절연층을 형성하는 단계;상기 게이트 패턴 및 상기 상부 측벽패턴을 식각마스크로 사용하여 상기 전하트랩 절연층에 인접한 기판 내에 소오스영역 및 드레인 영역을 형성하는 단계를 포함하는 소노스 기억셀 형성방법.
- 제16 항에 있어서,상기 갭영역에 노출된 반도체 기판 내에 불순물을 주입하여 채널영역을 형성하는 단계를 더 포함하는 소노스 기억셀 형성방법.
- 제16 항에 있어서,상기 상부 측벽패턴을 형성하는 단계는,상기 하드마스크막이 제거된 반도체 기판 상에 콘포말한 상부 도전막을 형성하는 단계;및상기 상부 도전막을 이방성 식각하여 상기 하부 도전막을 노출시키는 단계를 포함하는 소노스 기억 셀.
- 반도체 기판에 다층절연층, 하부 도전막, 층간절연막 및 하드마스크막을 차례로 적층하는 단계;상기 하드마스크막, 상기 층간절연막, 상기 하부 도전막 및 상기 다층절연층을 차례로 패터닝하여 갭영역을 형성하는 단계;상기 갭영역에 노출된 반도체 기판 및 상기 하부 도전막의 표면에 게이트 산화막을 형성하는 단계;상기 게이트산화막 상에 상기 갭 영역을 채우는 게이트 패턴을 형성하는 단계;상기 하드마스크막을 제거하여 상기 층간절연막을 노출시키는 단계;상기 층간절연막 상의 상기 게이트 패턴의 측벽에 상부 측벽패턴을 형성하는 단계;상기 게이트 패턴 및 상기 상부 측벽패턴을 식각마스크로 사용하여 상기 층간절연막, 상기 하부 도전막 및 상기 다층절연층을 패터닝하여 상기 상부 측벽패턴 하부에 게이트 층간절연막, 하부 측벽패턴 및 전하전장절연층을 형성하는 단계;상기 게이트 패턴 및 상기 상부 측벽패턴을 식각마스크로 사용하여 상기 전하트랩 절연층에 인접한 기판 내에 소오스영역 및 드레인 영역을 형성하는 단계를 포함하는 소노스 기억셀 형성방법.
- 제19 항에 있어서,상기 갭영역에 노출된 반도체 기판 내에 불순물을 주입하여 채널영역을 형성하는 단계를 더 포함하는 소노스 기억셀 형성방법.
- 제19 항에 있어서,상기 상부 측벽패턴을 형성하는 단계는,상기 하드마스크막이 제거된 반도체 기판 상에 콘포말한 상부 도전막을 형성하는 단계;및상기 상부 도전막을 이방성 식각하여 상기 층간절연막을 노출시키는 단계를 포함하는 소노스 기억 셀.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0008791A KR100505108B1 (ko) | 2003-02-12 | 2003-02-12 | 소노스 기억셀 및 그 제조방법 |
JP2004002438A JP4550433B2 (ja) | 2003-02-12 | 2004-01-07 | Sonos記憶セルの形成方法 |
US10/758,523 US7015541B2 (en) | 2003-02-12 | 2004-01-14 | Memory cell including stacked gate sidewall patterns and method for fabricating same |
US11/330,660 US7462533B2 (en) | 2003-02-12 | 2006-01-12 | Memory cell and method for fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0008791A KR100505108B1 (ko) | 2003-02-12 | 2003-02-12 | 소노스 기억셀 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040072342A true KR20040072342A (ko) | 2004-08-18 |
KR100505108B1 KR100505108B1 (ko) | 2005-07-29 |
Family
ID=36573212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0008791A KR100505108B1 (ko) | 2003-02-12 | 2003-02-12 | 소노스 기억셀 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7015541B2 (ko) |
JP (1) | JP4550433B2 (ko) |
KR (1) | KR100505108B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100615895B1 (ko) * | 2003-05-14 | 2006-08-28 | 샤프 가부시키가이샤 | 반도체 메모리 장치, 반도체 장치 및 휴대전자기기 |
KR100660022B1 (ko) * | 2005-01-03 | 2006-12-20 | 삼성전자주식회사 | 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법 |
US7618864B2 (en) | 2005-10-28 | 2009-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and methods of forming the same |
US7675105B2 (en) | 2005-03-22 | 2010-03-09 | Samsung Electronics Co., Ltd. | Non-volatile memory device for 2-bit operation and method of fabricating the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546401B1 (ko) * | 2003-12-17 | 2006-01-26 | 삼성전자주식회사 | 자기정렬된 전하트랩층을 포함하는 반도체 메모리 소자 및그 제조방법 |
US7172937B2 (en) * | 2005-04-21 | 2007-02-06 | United Microelectronics Corp. | Method of manufacturing a non-volatile memory cell |
KR100622268B1 (ko) * | 2005-07-04 | 2006-09-11 | 한양대학교 산학협력단 | ReRAM 소자용 다층 이원산화박막의 형성방법 |
JP2008078376A (ja) * | 2006-09-21 | 2008-04-03 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US20090186212A1 (en) * | 2008-01-17 | 2009-07-23 | Macronix International Co., Ltd. | Non-volatile memory and methods for fabricating the same |
KR101458957B1 (ko) * | 2008-06-17 | 2014-11-10 | 삼성전자주식회사 | 선택 트랜지스터 및 그의 제조 방법 |
JP2010251371A (ja) * | 2009-04-10 | 2010-11-04 | Sharp Corp | 不揮発性メモリセルおよびその製造方法 |
JP2011049329A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 |
JP2012009700A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8866212B2 (en) | 2011-05-13 | 2014-10-21 | Globalfoundries Singapore Pte Ltd | Structures and methods of improving reliability of non-volatile memory devices |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145080A (ja) * | 1991-11-25 | 1993-06-11 | Kawasaki Steel Corp | 不揮発性記憶装置 |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US6218695B1 (en) * | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
JP4899241B2 (ja) | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
JP3573691B2 (ja) * | 2000-07-03 | 2004-10-06 | シャープ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
DE10036911C2 (de) * | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
KR100437470B1 (ko) * | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
-
2003
- 2003-02-12 KR KR10-2003-0008791A patent/KR100505108B1/ko active IP Right Grant
-
2004
- 2004-01-07 JP JP2004002438A patent/JP4550433B2/ja not_active Expired - Fee Related
- 2004-01-14 US US10/758,523 patent/US7015541B2/en not_active Expired - Lifetime
-
2006
- 2006-01-12 US US11/330,660 patent/US7462533B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100615895B1 (ko) * | 2003-05-14 | 2006-08-28 | 샤프 가부시키가이샤 | 반도체 메모리 장치, 반도체 장치 및 휴대전자기기 |
KR100660022B1 (ko) * | 2005-01-03 | 2006-12-20 | 삼성전자주식회사 | 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법 |
US7675105B2 (en) | 2005-03-22 | 2010-03-09 | Samsung Electronics Co., Ltd. | Non-volatile memory device for 2-bit operation and method of fabricating the same |
US7875921B2 (en) | 2005-03-22 | 2011-01-25 | Samsung Electronics Co., Ltd. | Non-volatile memory device for 2-bit operation and method of fabricating the same |
US7939408B2 (en) | 2005-03-22 | 2011-05-10 | Samsung Electronics Co., Ltd. | Non-volatile memory device for 2-bit operation and method of fabricating the same |
US7618864B2 (en) | 2005-10-28 | 2009-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and methods of forming the same |
Also Published As
Publication number | Publication date |
---|---|
US20060118859A1 (en) | 2006-06-08 |
KR100505108B1 (ko) | 2005-07-29 |
US20040155280A1 (en) | 2004-08-12 |
US7462533B2 (en) | 2008-12-09 |
US7015541B2 (en) | 2006-03-21 |
JP2004247714A (ja) | 2004-09-02 |
JP4550433B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
US7462533B2 (en) | Memory cell and method for fabricating same | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
JP3983094B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US20030087493A1 (en) | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate, and method of manufacturing the same | |
JP2003258128A (ja) | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 | |
US20040256661A1 (en) | Nonvolatile memory capable of storing multibits binary information and the method of forming the same | |
KR100471188B1 (ko) | 듀얼 게이트를 갖는 비휘발성 기억 소자 및 그 형성방법 | |
KR101038873B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
US11183509B2 (en) | Non-volatile memory with silicided bit line contacts | |
KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
KR100642901B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
KR100654559B1 (ko) | 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법 | |
KR100442883B1 (ko) | 측벽 게이트와 sonos 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
KR100632461B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
CN100508180C (zh) | 半导体存储器件及其制造方法 | |
KR20050041154A (ko) | 소노스 소자 및 그 제조 방법 | |
TWI513007B (zh) | 記憶體元件以及製造與操作記憶體元件的方法 | |
KR100660022B1 (ko) | 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법 | |
KR100692800B1 (ko) | 플래시 메모리 장치의 제조방법 | |
KR20050038750A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
KR20080039074A (ko) | 비휘발성 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 14 |