JP2004072065A - 半導体素子のコンデンサ製造方法 - Google Patents
半導体素子のコンデンサ製造方法 Download PDFInfo
- Publication number
- JP2004072065A JP2004072065A JP2002380836A JP2002380836A JP2004072065A JP 2004072065 A JP2004072065 A JP 2004072065A JP 2002380836 A JP2002380836 A JP 2002380836A JP 2002380836 A JP2002380836 A JP 2002380836A JP 2004072065 A JP2004072065 A JP 2004072065A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- cycle
- capacitor
- dielectric film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 3
- 230000008020 evaporation Effects 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- -1 phosphorous ions Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】耐酸化性が大きくて誘電率が高いサイクルＳｉ３Ｎ４またはＳｉＯｘＮｙを誘電体で使用してＴｅｆｆを低くして漏洩電流の特性を改善させることができる半導体素子のコンデンサ製造方法を提供する。
【解決手段】半導体ウェハ上にストレージノード電極を形成する段階と、前記ストレージノード電極の表面上にサイクルシリコン窒化膜（サイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ）で構成された誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階とを含んで構成される。
【選択図】 図２
【解決手段】半導体ウェハ上にストレージノード電極を形成する段階と、前記ストレージノード電極の表面上にサイクルシリコン窒化膜（サイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ）で構成された誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階とを含んで構成される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子のコンデンサ製造方法に関し、より詳細にはサイクルＳｉ３Ｎ４（ＳｉＯｘＮｙ）を利用した半導体素子のコンデンサ製造方法に関するものである。
【０００２】
【従来の技術】
従来のＮＯ（Ｓｉ３Ｎ４／ＳｉＯ２）コンデンサは、図１に示すように、色々な要素が備わったウェハ（図示せず）に層間絶縁膜１１を蒸着した後、これを選択的にパターニングして半導体ウェハの一部分を露出させるコンタクトホール（図示せず）を形成する（例えば、特許文献１参照）。
【０００３】
続いて、コンタクトホール（図示せず）内にコンタクトプラグ１３を形成した後全体構造の上面に多様な形状、例えばシリンダー型、凹型等で、ストレージノード１５を形成した後、ＨＦ溶液でストレージノード１５表面の酸化膜を除去（前洗浄工程）する。
【０００４】
次に、ＬＰＣＶＤ方式でＳｉ３Ｎ４薄膜１７を蒸着（ＯＮＯ第２工程）した後酸化工程（ＯＮＯ第３工程）を進行した後続き上部電極１９を形成してコンデンサ製造を完了する。
【０００５】
【特許文献１】
特開平１１−２１４６２０号公報
【０００６】
【発明が解決しようとする課題】
しかし、デザインルールの減少によってセル面積も減少するために必要な充電容量を得ようとするなら誘電体のＴｅｆｆ（Ｅｆｆｅｃｔｉｖｅ ｄｉｅｌｅｃｔｒｉｃ ｔｈｉｃｋｎｅｓｓ）を減少させなければならない。
従来のＮＯ誘電体はＬＰＣＶＤによりＳｉ３Ｎ４の酸化抵抗性が４０Å以下の厚さで急速に減少するために後続ＯＮＯ第３工程時にストレージノード及びビットラインのようなコンデンサ下部の構成要素が酸化される問題があって、５０Å以下の厚さでは漏洩電流の増加及び絶縁破壊の電圧減少でＴｅｆｆを４５Å以下に低くするのに困難さがあった。
【０００７】
そこで、本発明は上記従来の半導体素子のコンデンサ製造方法における問題点に鑑みてなされたものであって、本発明の目的は、耐酸化性が大きくて誘電率が高いサイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）を誘電体で使用してＴｅｆｆを低くして漏洩電流の特性を改善させることができる半導体素子のコンデンサ製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による半導体素子のコンデンサ製造方法は、半導体ウェハ上にストレージノード電極を形成する段階と、前記ストレージノード電極の表面上にサイクルシリコン窒化膜で構成された誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階とを含んで構成されることを特徴とする。
【０００９】
【発明の実施の形態】
次に、本発明に係る半導体素子のコンデンサ製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００１０】
図２は、本発明による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【００１１】
図３は、本発明による半導体素子のコンデンサ製造方法において、サイクルＳｉ３Ｎ４蒸着システムを示した概略図である。
【００１２】
図４は、本発明による半導体素子のコンデンサ製造方法において、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４の適用結果を示した表である。
【００１３】
本発明による半導体素子のコンデンサ製造方法は、図２に示すように、色々な要素が備わった半導体ウェハ（図示せず）上に層間絶縁膜２１を蒸着した後これを選択的にパターニングして半導体ウェハの一部分を露出させるコンタクトホール（図示せず）を形成する。
【００１４】
続いて、コンタクトホール（図示せず）内にコンタクトプラグ２３を形成した後全体構造の上面に多様な形状、例えばシリンダー型、凹型等でストレージノード２５を形成する。
【００１５】
次に、ストレージノード電極２５の上面にサイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）でなされた誘電体膜２５を蒸着する。 この時、ストレージノード電極２５はＰ濃度を極大化しながらＭＰＳによる面積増加のために２段階以上の多層で蒸着する。すなわち、ストレージノード電極の非晶質シリコン膜の形成は、ドーピング濃度が高いイン−シトゥ（ｉｎ−ｓｉｔｕ）ドープされた非晶質シリコン膜の形成が完了すると、直ちに半導体基板を反応炉にそのまま置いてガスフロー量を変更してドーパント濃度が低い非晶質シリコン膜をイン−シトゥ方法で蒸着する。
【００１６】
また、誘電体膜の蒸着時に使用するＳｉソースとしてはＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＣｌ４などのガスを利用して、ＮソースとしてはＮＨ３、Ｎ２などのガスを使用し、ＯのソースとしてはＯ２、Ｏ３、Ｈ２Ｏなどのガスを使用して、図３で示すように、各ソースの反応チャンバへの引入をサイクルしながらＳｉ３Ｎ４を蒸着する。
【００１７】
すなわち、サイクルＳｉ３Ｎ４蒸着時にＬＰＣＶＤＳｉ３Ｎ４と蒸着工程と同一なソースを使用するがソース引入を短絡させ、図３に示すように、窒素ソース（ｎｉｔｒｏｇｅｎ ｓｏｕｒｃｅ）とシリコンソースの反応チャンバへの引入をパルス形態で与えて蒸着される薄膜内の組成を窒素（Ｎ）リーチ（ｒｉｃｈ）に誘導する。この時、誘電体膜でＳｉ３Ｎ４を利用する場合に、シリコンパルスと窒素パルスを一つのサイクルとして蒸着する。また、誘電体膜でＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）を利用する場合に、シリコンパルスと窒素パルス及び酸素パルスを一つのサイクルとして蒸着する。
【００１８】
一方、誘電体膜２７を蒸着する前に蒸着温度より高温、または、高圧でＮパルスを追加してストレージノード電極の表面を窒化させ漏洩電流特性及び遺伝特性を増加させることができる。
【００１９】
次に、誘電体膜であるＳｉ３Ｎ４を蒸着した後表面を酸化工程により酸化させて絶縁特性を高める。
【００２０】
続いて、酸化工程を実行した後、非晶質シリコンを蒸着して上部電極２９を形成する。この時、非晶質シリコン蒸着時にＰ（リン）固溶限界より高くドーピングしたり蒸着圧力を高めてＰ濃度を高めたり、ＰをインプラントしてＰ濃度を高める。
【００２１】
また、上部電極２９として使用するためのシリコンを蒸着するために不純物の濃度を高める方法や、蒸着工程温度を低くする方法または不純物原料の注入圧力を高める方法のうちからひとつを選択して実行する。
【００２２】
まず、このうちで不純物濃度を高める工程を使用する場合、蒸着時のベースガスとしてはＤＳ（Ｓｉ２Ｈ６）またはＭＳ（ＳｉＨ４）ガスを使用し、不純物原料のガスとしては１〜５％ＰＨ３／Ｈ２（またはＰＨ３／ＳｉＨ４）ガスを使用し、工程圧力は２Ｔｏｒｒ以下とする。
【００２３】
また、蒸着工程温度を低くする方法を使用する場合、工程温度は５００〜５７０℃でシリコンが非晶質状態で蒸着されるようにする。この時、使用するガス量はベースガス８００〜２０００ｍｌ（ｃｃ）、不純物ガスは１５０〜５００ｍｌ程度を使用する。
【００２４】
そして、不純物原料の注入圧力を高める方法を使用する場合、工程温度は５００〜５７０℃でシリコンが非晶質状態で蒸着されるようにする。この時、使用するガス量はベースガスが１０００〜１５００ｍｌ（ｃｃ）、不純物ガスは５００〜１５００ｍｌ（ｃｃ）を使用する。工程圧力は１〜２Ｔｏｒｒで使用する。
【００２５】
さらに、上部電極蒸着工程は２段階以上で蒸着するが、１段階工程では上記で言及した条件を用い、この時、蒸着の厚さは１００〜１０００Å程度とする。
【００２６】
そして、上部電極２９の蒸着後リン（ｐｈｏｓｐｏｒｏｕｓ）をイオン注入した後、２段階で蒸着した以後の後続工程の場合、蒸着速度を高めるために蒸着温度を５５０〜６００℃程度に増加させる。この時、不純物ガス量は約３００ｍｌ（ｃｃ）以下に減少させる。
【００２７】
また、図４に示す表では、本発明の実施例の結果として、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４が同一な充電容量を示したが、絶縁破壊電圧は０．３５Ｖ〜０．５Ｖで高く現れた。
この結果は絶縁破壊電圧を同一な水準に合せた場合サイクルＳｉ３Ｎ４の充電容量が３ｆＦ／セル〜６ｆＦ／セルで高く現れることを示している。
【００２８】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００２９】
【発明の効果】
上述したようになされた本発明による半導体素子のコンデンサ製造方法によれば、蒸着されるＳｉ３Ｎ４薄膜の組成がＣＶＤＳｉ３Ｎ４よりＮが豊富であるために酸化抵抗性が増大され、遺伝率が増大される。
したがって、誘電体の厚さを減少させてＴｅｆｆを４０Å以下に低くすることができてＮＯコンデンサの充電容量を極大化することができ、高い充電容量によってコンデンサの高さを低くすることができて前後工程が容易になる利点があり欠陥発生の頻度を減少させることができる効果がある。
【００３０】
また、ＡＬＤ工程のような高価の装備導入が不必要であり、現在使用中であるＣＶＤ装備を使用することができる。
したがって、本発明によると高い充電容量と少ない欠陥発生によって素子の信頼性、リフレッシュ特性を改善させることができる効果がある。
【図面の簡単な説明】
【図１】従来技術による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【図２】本発明による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【図３】本発明による半導体素子のコンデンサ製造方法において、サイクルＳｉ３Ｎ４蒸着システムを図示した概略図である。
【図４】本発明による半導体素子のコンデンサ製造方法において、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４の適用結果を示した表である。
【符号の説明】
２１ 層間絶縁膜
２３ コンタクトプラグ
２５ ストレージノード電極
２７ 誘電体膜
２９ 上部電極
【発明の属する技術分野】
本発明は半導体素子のコンデンサ製造方法に関し、より詳細にはサイクルＳｉ３Ｎ４（ＳｉＯｘＮｙ）を利用した半導体素子のコンデンサ製造方法に関するものである。
【０００２】
【従来の技術】
従来のＮＯ（Ｓｉ３Ｎ４／ＳｉＯ２）コンデンサは、図１に示すように、色々な要素が備わったウェハ（図示せず）に層間絶縁膜１１を蒸着した後、これを選択的にパターニングして半導体ウェハの一部分を露出させるコンタクトホール（図示せず）を形成する（例えば、特許文献１参照）。
【０００３】
続いて、コンタクトホール（図示せず）内にコンタクトプラグ１３を形成した後全体構造の上面に多様な形状、例えばシリンダー型、凹型等で、ストレージノード１５を形成した後、ＨＦ溶液でストレージノード１５表面の酸化膜を除去（前洗浄工程）する。
【０００４】
次に、ＬＰＣＶＤ方式でＳｉ３Ｎ４薄膜１７を蒸着（ＯＮＯ第２工程）した後酸化工程（ＯＮＯ第３工程）を進行した後続き上部電極１９を形成してコンデンサ製造を完了する。
【０００５】
【特許文献１】
特開平１１−２１４６２０号公報
【０００６】
【発明が解決しようとする課題】
しかし、デザインルールの減少によってセル面積も減少するために必要な充電容量を得ようとするなら誘電体のＴｅｆｆ（Ｅｆｆｅｃｔｉｖｅ ｄｉｅｌｅｃｔｒｉｃ ｔｈｉｃｋｎｅｓｓ）を減少させなければならない。
従来のＮＯ誘電体はＬＰＣＶＤによりＳｉ３Ｎ４の酸化抵抗性が４０Å以下の厚さで急速に減少するために後続ＯＮＯ第３工程時にストレージノード及びビットラインのようなコンデンサ下部の構成要素が酸化される問題があって、５０Å以下の厚さでは漏洩電流の増加及び絶縁破壊の電圧減少でＴｅｆｆを４５Å以下に低くするのに困難さがあった。
【０００７】
そこで、本発明は上記従来の半導体素子のコンデンサ製造方法における問題点に鑑みてなされたものであって、本発明の目的は、耐酸化性が大きくて誘電率が高いサイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）を誘電体で使用してＴｅｆｆを低くして漏洩電流の特性を改善させることができる半導体素子のコンデンサ製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による半導体素子のコンデンサ製造方法は、半導体ウェハ上にストレージノード電極を形成する段階と、前記ストレージノード電極の表面上にサイクルシリコン窒化膜で構成された誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階とを含んで構成されることを特徴とする。
【０００９】
【発明の実施の形態】
次に、本発明に係る半導体素子のコンデンサ製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００１０】
図２は、本発明による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【００１１】
図３は、本発明による半導体素子のコンデンサ製造方法において、サイクルＳｉ３Ｎ４蒸着システムを示した概略図である。
【００１２】
図４は、本発明による半導体素子のコンデンサ製造方法において、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４の適用結果を示した表である。
【００１３】
本発明による半導体素子のコンデンサ製造方法は、図２に示すように、色々な要素が備わった半導体ウェハ（図示せず）上に層間絶縁膜２１を蒸着した後これを選択的にパターニングして半導体ウェハの一部分を露出させるコンタクトホール（図示せず）を形成する。
【００１４】
続いて、コンタクトホール（図示せず）内にコンタクトプラグ２３を形成した後全体構造の上面に多様な形状、例えばシリンダー型、凹型等でストレージノード２５を形成する。
【００１５】
次に、ストレージノード電極２５の上面にサイクルＳｉ３Ｎ４またはＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）でなされた誘電体膜２５を蒸着する。 この時、ストレージノード電極２５はＰ濃度を極大化しながらＭＰＳによる面積増加のために２段階以上の多層で蒸着する。すなわち、ストレージノード電極の非晶質シリコン膜の形成は、ドーピング濃度が高いイン−シトゥ（ｉｎ−ｓｉｔｕ）ドープされた非晶質シリコン膜の形成が完了すると、直ちに半導体基板を反応炉にそのまま置いてガスフロー量を変更してドーパント濃度が低い非晶質シリコン膜をイン−シトゥ方法で蒸着する。
【００１６】
また、誘電体膜の蒸着時に使用するＳｉソースとしてはＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＣｌ４などのガスを利用して、ＮソースとしてはＮＨ３、Ｎ２などのガスを使用し、ＯのソースとしてはＯ２、Ｏ３、Ｈ２Ｏなどのガスを使用して、図３で示すように、各ソースの反応チャンバへの引入をサイクルしながらＳｉ３Ｎ４を蒸着する。
【００１７】
すなわち、サイクルＳｉ３Ｎ４蒸着時にＬＰＣＶＤＳｉ３Ｎ４と蒸着工程と同一なソースを使用するがソース引入を短絡させ、図３に示すように、窒素ソース（ｎｉｔｒｏｇｅｎ ｓｏｕｒｃｅ）とシリコンソースの反応チャンバへの引入をパルス形態で与えて蒸着される薄膜内の組成を窒素（Ｎ）リーチ（ｒｉｃｈ）に誘導する。この時、誘電体膜でＳｉ３Ｎ４を利用する場合に、シリコンパルスと窒素パルスを一つのサイクルとして蒸着する。また、誘電体膜でＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）を利用する場合に、シリコンパルスと窒素パルス及び酸素パルスを一つのサイクルとして蒸着する。
【００１８】
一方、誘電体膜２７を蒸着する前に蒸着温度より高温、または、高圧でＮパルスを追加してストレージノード電極の表面を窒化させ漏洩電流特性及び遺伝特性を増加させることができる。
【００１９】
次に、誘電体膜であるＳｉ３Ｎ４を蒸着した後表面を酸化工程により酸化させて絶縁特性を高める。
【００２０】
続いて、酸化工程を実行した後、非晶質シリコンを蒸着して上部電極２９を形成する。この時、非晶質シリコン蒸着時にＰ（リン）固溶限界より高くドーピングしたり蒸着圧力を高めてＰ濃度を高めたり、ＰをインプラントしてＰ濃度を高める。
【００２１】
また、上部電極２９として使用するためのシリコンを蒸着するために不純物の濃度を高める方法や、蒸着工程温度を低くする方法または不純物原料の注入圧力を高める方法のうちからひとつを選択して実行する。
【００２２】
まず、このうちで不純物濃度を高める工程を使用する場合、蒸着時のベースガスとしてはＤＳ（Ｓｉ２Ｈ６）またはＭＳ（ＳｉＨ４）ガスを使用し、不純物原料のガスとしては１〜５％ＰＨ３／Ｈ２（またはＰＨ３／ＳｉＨ４）ガスを使用し、工程圧力は２Ｔｏｒｒ以下とする。
【００２３】
また、蒸着工程温度を低くする方法を使用する場合、工程温度は５００〜５７０℃でシリコンが非晶質状態で蒸着されるようにする。この時、使用するガス量はベースガス８００〜２０００ｍｌ（ｃｃ）、不純物ガスは１５０〜５００ｍｌ程度を使用する。
【００２４】
そして、不純物原料の注入圧力を高める方法を使用する場合、工程温度は５００〜５７０℃でシリコンが非晶質状態で蒸着されるようにする。この時、使用するガス量はベースガスが１０００〜１５００ｍｌ（ｃｃ）、不純物ガスは５００〜１５００ｍｌ（ｃｃ）を使用する。工程圧力は１〜２Ｔｏｒｒで使用する。
【００２５】
さらに、上部電極蒸着工程は２段階以上で蒸着するが、１段階工程では上記で言及した条件を用い、この時、蒸着の厚さは１００〜１０００Å程度とする。
【００２６】
そして、上部電極２９の蒸着後リン（ｐｈｏｓｐｏｒｏｕｓ）をイオン注入した後、２段階で蒸着した以後の後続工程の場合、蒸着速度を高めるために蒸着温度を５５０〜６００℃程度に増加させる。この時、不純物ガス量は約３００ｍｌ（ｃｃ）以下に減少させる。
【００２７】
また、図４に示す表では、本発明の実施例の結果として、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４が同一な充電容量を示したが、絶縁破壊電圧は０．３５Ｖ〜０．５Ｖで高く現れた。
この結果は絶縁破壊電圧を同一な水準に合せた場合サイクルＳｉ３Ｎ４の充電容量が３ｆＦ／セル〜６ｆＦ／セルで高く現れることを示している。
【００２８】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００２９】
【発明の効果】
上述したようになされた本発明による半導体素子のコンデンサ製造方法によれば、蒸着されるＳｉ３Ｎ４薄膜の組成がＣＶＤＳｉ３Ｎ４よりＮが豊富であるために酸化抵抗性が増大され、遺伝率が増大される。
したがって、誘電体の厚さを減少させてＴｅｆｆを４０Å以下に低くすることができてＮＯコンデンサの充電容量を極大化することができ、高い充電容量によってコンデンサの高さを低くすることができて前後工程が容易になる利点があり欠陥発生の頻度を減少させることができる効果がある。
【００３０】
また、ＡＬＤ工程のような高価の装備導入が不必要であり、現在使用中であるＣＶＤ装備を使用することができる。
したがって、本発明によると高い充電容量と少ない欠陥発生によって素子の信頼性、リフレッシュ特性を改善させることができる効果がある。
【図面の簡単な説明】
【図１】従来技術による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【図２】本発明による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【図３】本発明による半導体素子のコンデンサ製造方法において、サイクルＳｉ３Ｎ４蒸着システムを図示した概略図である。
【図４】本発明による半導体素子のコンデンサ製造方法において、既存のＬＰＣＶＤＳｉ３Ｎ４と本発明でのサイクルＳｉ３Ｎ４の適用結果を示した表である。
【符号の説明】
２１ 層間絶縁膜
２３ コンタクトプラグ
２５ ストレージノード電極
２７ 誘電体膜
２９ 上部電極
Claims (15)
- 半導体ウェハ上にストレージノード電極を形成する段階と、前記ストレージノード電極の表面上にサイクルシリコン窒化膜で構成された誘電体膜を形成する段階と、
前記誘電体膜上に上部電極を形成する段階とを含んで構成されることを特徴とする半導体素子のコンデンサ製造方法。 - 前記ストレージノード電極を形成する段階は、ドーパント濃度が高いイン−シトゥ（ｉｎ−ｓｉｔｕ）ドープト非晶質シリコン形成が完了すると、直ちに半導体ウェハを反応炉にそのまま置いてガスフロー量を変更してドーパント濃度が低い非晶質シリコンをイン−シトゥで蒸着する段階でなされることを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記誘電体膜を構成するサイクルシリコン窒化膜は、サイクルＳｉ３Ｎ４及びサイクルＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）のうちいずれか一つを含むことを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記誘電体膜を構成するサイクルシリコン窒化膜は、ＳｉソースとしてはＳｉＨ４、ＳｉＨ２Ｃｌ２及びＳｉＣｌ４ガスを使用し、Ｎ（窒素）ソースとしてはＮＨ３及びＮ２ガスを使用してＳｉパルスとＮパルスを１サイクルとするサイクルＳｉ３Ｎ４を蒸着することを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記誘電体膜を構成するサイクルシリコン窒化膜は、ＳｉソースにはＳｉＨ４、ＳｉＨ２Ｃｌ２及びＳｉＣｌ４ガスを使用し、ＮソースにはＮＨ３及びＮ２ガスを使用し、ＯソースにはＯ２、Ｏ３、Ｈ２Ｏを使用してＳｉパルスとＮパルス及びＯパルスを１サイクルとしてサイクルＳｉＯｘＮｙ（ｘは０．１〜０．９、ｙは０．１〜２）を蒸着することを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記誘電体膜の蒸着以前に蒸着温度より高温、または、高圧でＮパルスを追加してストレージノード電極の表面を窒化処理する段階をさらに含むことを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記誘電体膜を蒸着した後、前記誘電体膜の表面を酸化処理する段階をさらに含むことを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記上部電極は、シリコンを蒸着して形成するときに、シリコンを蒸着するために不純物の濃度を高める方法、蒸着工程の温度を低くする方法及び不純物原料の注入圧力を高める方法の中から一つを選択して用いることを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記不純物の濃度を高める方法は、蒸着ガスとしてはＤＳ（Ｓｉ２Ｈ６）またはＭＳ（ＳｉＨ４）を使用し、不純物の原料ガスとしては１〜５％ＰＨ３／Ｈ２（またはＰＨ３／ＳｉＨ４）ガスを使用し、工程圧力は２Ｔｏｒｒ以下で実行することを特徴とする請求項８に記載の半導体素子のコンデンサ製造方法。
- 前記蒸着工程温度を低くする方法の工程温度は５００〜５７０℃で、シリコンを非晶質状態で蒸着するときに使用するガス量はベースガス８００〜２０００ｍｌ（ｃｃ）、不純物のガスは１５０〜５００ｍｌ程度を使用することを特徴とする請求項８に記載の半導体素子のコンデンサ製造方法。
- 前記不純物原料の注入圧力を高める方法の工程温度は、５００〜５７０℃で、シリコンが非晶質状態で蒸着されるときに使用するガス量はベースガスが１０００〜１５００ｍｌ（ｃｃ）、不純物ガスが５００〜１５００ｍｌ（ｃｃ）であり、工程圧力は１〜２Ｔｏｒｒで実行することを特徴とする請求項８に記載の半導体素子のコンデンサ製造方法。
- 前記上部電極の形成後リン（ｐｈｏｓｐｏｒｏｕｓ）をイオン注入することを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記上部電極を形成する段階は、２段階以上で蒸着し、１段階工程での蒸着の厚さは１００乃至１０００Åであることを特徴とする請求項１に記載の半導体素子のコンデンサ製造方法。
- 前記上部電極を前記２段階で蒸着した以後の後続工程で、蒸着温度を５５０乃至６００℃に増加させることを特徴とする請求項１３に記載の半導体素子のコンデンサ製造方法。
- 不純物ガスの量は、３００ｍｌ以下で使用することを特徴とする請求項１４に記載の半導体素子のコンデンサ製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0046029A KR100480914B1 (ko) | 2002-08-05 | 2002-08-05 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072065A true JP2004072065A (ja) | 2004-03-04 |
| JP4326798B2 JP4326798B2 (ja) | 2009-09-09 |
Family
ID=31185798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002380836A Expired - Fee Related JP4326798B2 (ja) | 2002-08-05 | 2002-12-27 | 半導体素子のコンデンサ製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6913963B2 (ja) |
| JP (1) | JP4326798B2 (ja) |
| KR (1) | KR100480914B1 (ja) |
| CN (1) | CN1260808C (ja) |
| TW (1) | TWI285917B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9238865B2 (en) | 2012-02-06 | 2016-01-19 | Asm Ip Holding B.V. | Multiple vapor sources for vapor deposition |
| JP6789257B2 (ja) | 2018-02-28 | 2020-11-25 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP6854260B2 (ja) | 2018-06-20 | 2021-04-07 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、およびプログラム |
| US11788190B2 (en) | 2019-07-05 | 2023-10-17 | Asm Ip Holding B.V. | Liquid vaporizer |
| US11946136B2 (en) | 2019-09-20 | 2024-04-02 | Asm Ip Holding B.V. | Semiconductor processing device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250472A (ja) * | 1985-06-29 | 1987-03-05 | エステイ−シ− ピ−エルシ− | パルス化プラズマ装置及び方法 |
| JPH06291060A (ja) * | 1993-03-30 | 1994-10-18 | Nissin Electric Co Ltd | 薄膜形成方法 |
| JP2002076308A (ja) * | 2000-08-31 | 2002-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236559A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 半導体装置及びその製造方法 |
| JP2903735B2 (ja) | 1991-03-06 | 1999-06-14 | 日本電気株式会社 | 半導体装置 |
| US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
| US5643819A (en) * | 1995-10-30 | 1997-07-01 | Vanguard International Semiconductor Corporation | Method of fabricating fork-shaped stacked capacitors for DRAM cells |
| JP3432997B2 (ja) * | 1996-04-23 | 2003-08-04 | 株式会社東芝 | 半導体装置に使用する絶縁膜 |
| US5876788A (en) * | 1997-01-16 | 1999-03-02 | International Business Machines Corporation | High dielectric TiO2 -SiN composite films for memory applications |
| TW334611B (en) * | 1997-02-24 | 1998-06-21 | Mos Electronics Taiwan Inc | The processes and structure for trenched stack-capacitor (II) |
| US5792693A (en) * | 1997-03-07 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method for producing capacitors having increased surface area for dynamic random access memory |
| KR100304694B1 (ko) * | 1997-09-29 | 2001-11-02 | 윤종용 | 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 |
| KR100467475B1 (ko) * | 1997-12-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터형성방법 |
| US6146938A (en) * | 1998-06-29 | 2000-11-14 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device |
| TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
| JP2000252365A (ja) | 1999-03-02 | 2000-09-14 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000349175A (ja) * | 1999-06-03 | 2000-12-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6391803B1 (en) * | 2001-06-20 | 2002-05-21 | Samsung Electronics Co., Ltd. | Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane |
-
2002
- 2002-08-05 KR KR10-2002-0046029A patent/KR100480914B1/ko not_active IP Right Cessation
- 2002-12-27 JP JP2002380836A patent/JP4326798B2/ja not_active Expired - Fee Related
- 2002-12-30 US US10/331,422 patent/US6913963B2/en not_active Expired - Fee Related
- 2002-12-31 TW TW091137966A patent/TWI285917B/zh not_active IP Right Cessation
-
2003
- 2003-01-29 CN CNB031035647A patent/CN1260808C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250472A (ja) * | 1985-06-29 | 1987-03-05 | エステイ−シ− ピ−エルシ− | パルス化プラズマ装置及び方法 |
| JPH06291060A (ja) * | 1993-03-30 | 1994-10-18 | Nissin Electric Co Ltd | 薄膜形成方法 |
| JP2002076308A (ja) * | 2000-08-31 | 2002-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4326798B2 (ja) | 2009-09-09 |
| US6913963B2 (en) | 2005-07-05 |
| TWI285917B (en) | 2007-08-21 |
| US20040023456A1 (en) | 2004-02-05 |
| KR20040013201A (ko) | 2004-02-14 |
| CN1474447A (zh) | 2004-02-11 |
| TW200402767A (en) | 2004-02-16 |
| KR100480914B1 (ko) | 2005-04-07 |
| CN1260808C (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR950021560A (ko) | 디램셀의 저장전극 형성방법 | |
| JP2004072065A (ja) | 半導体素子のコンデンサ製造方法 | |
| JP4088913B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| KR100318456B1 (ko) | 반도체소자의탄탈륨산화막캐패시터형성방법 | |
| KR100507865B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR100524685B1 (ko) | 반도체장치의고유전체캐패시터제조방법 | |
| KR100315018B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| US9391133B2 (en) | Capacitor and preparation method thereof | |
| KR100604666B1 (ko) | 반도체 소자의 ｓｉｓ 캐패시터 제조방법 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970000975B1 (ko) | 캐패시터의 저장전극 제조방법 | |
| KR101061169B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20030050052A (ko) | 캐패시터 및 그 제조방법 | |
| KR100505452B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH0246756A (ja) | 半導体容量素子の製造方法 | |
| JP4278728B2 (ja) | 半導体装置の製造方法 | |
| KR100574473B1 (ko) | 반도체장치의 커패시터 제조방법_ | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR20000045900A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950021117A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR20020010784A (ko) | 캐패시터의 제조 방법 | |
| KR20010008412A (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |