KR950021117A - 반도체 소자의 전하저장전극 형성방법 - Google Patents
반도체 소자의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR950021117A KR950021117A KR1019930030864A KR930030864A KR950021117A KR 950021117 A KR950021117 A KR 950021117A KR 1019930030864 A KR1019930030864 A KR 1019930030864A KR 930030864 A KR930030864 A KR 930030864A KR 950021117 A KR950021117 A KR 950021117A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- charge storage
- storage electrode
- implanted
- silicon film
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims 7
- 239000004065 semiconductor Substances 0.000 title claims 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 13
- 238000000151 deposition Methods 0.000 claims abstract 9
- 239000012535 impurity Substances 0.000 claims abstract 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract 3
- 239000011574 phosphorus Substances 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000001039 wet etching Methods 0.000 claims abstract 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 일반적인 MOS 구조기 형성된 웨이퍼상에 평탄화 절연막(1)을 형성한 후상기 절연막(1)의 예정된 부위에 전하저장전극이 형성될 콘택 홀을 형성하는 제1단계, 상기 웨이퍼상에 불순물이 주입된 비정실 실리콘막(2)을 증착하는 제2단계, 상기 불순물이 주입된 비정질 실리콘막(2)상에 불순물이 주입되지 않은 비정질 실리콘막(3)을 증착하는 제3단계, 전하저장전극용 마스크를 이용 상기 비정질 실리콘(2, 3)을 식각하여 패턴닝하는 제4단계, 웨이퍼 전체구조 상부에 다시 인이 도핑된 비정질 실리콘막(4)을 증착하는 제5단계, 상기 웨이퍼를 열처리하는 제6단계, 불순물이 주입된 실리콘을 습식식각하여 최종적인 전하저장전극을 형성하는 제7단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법에 관한 것으로, 한 공정 튜브를 이용하므로써 기존의 제조공정에 비해 제조비용 절감을 크게 줄일 수 있고, 단순한 증착방법과 정교한 확산특성과 정교한 열처리 기술을 이용하여 폴리실리콘막의 미세구조를 제어하므로써 반구형상을 가지는 울퉁불퉁한 전하저장전극을 제조하여 숨은 셀 면적에 큰 용량의 캐패시터를 확보할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명에 따른 전하저장전극 제조 공정도.
Claims (4)
- 일반적인 MOS 구조가 형성된 웨이퍼상에 전하저장전극을 형성하는 반도체 소자의 전하저장전극 형성 방법에 있어서, 웨이퍼 상에 평탄화 절연막(1)을 형성한후 상기 절연막(1)의 예정된 부위에 전하저장전극이 형성될 콘택 홀(contact hole)을 형성하는 제1단계, 상기 웨이퍼상에 불순물이 주입된 비정질 실리콘막(2)을 증착하는 제2단계, 상기 불순물이 주입된 비정실 실리콘막(2)상에 불순물이 주입되지 않은 비정질 실리콘막(3)을 증착하는 제3단계, 전하저장전극요 마스크(mask)을 이용 상기 비정질 실리콘(2, 3)을 식각하여 패터닝(Patterning)하는 제4단계, 웨이퍼 전체구조 상부에 다시 인이 도핑된 비정질 실리콘막(4)을 증착하는 제5단계, 상기 웨이퍼를 불활성 기체 분위기에서 열처리하는 제6단계, 상기 인이 주입된 실리콘(2, 4)과 주입되지 않은 실리콘(3)의 식각 선택비를 이용하여 불순물이 주입된 실리콘을 습식식각하여 최종적인 전하저장전극을 형성하는 제7단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
- 제1항에 있어서, 상기 제2단계의 불순물이 주입된 비정질 실리콘막(2)과 상기 3단계의 불순물이 주입되지 않은 비정질 실리콘막(3)은 550℃ 이하인 동일공정튜브에서 이루어지며 각각 1000∼1500Å, 2000∼4000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
- 제1항에 있어서, 상기 제5단계의 인이 도핑된 비정질 실리콘막(4)은 550℃ 이하의 온도에서 300∼500Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
- 제1항에 있어서, 상기 제6단계의 열처리 단계는 650∼750℃ 온도에서 30∼60분 실시하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93030864A KR970007836B1 (en) | 1993-12-29 | 1993-12-29 | Storage electrode forming method of semiconductor device |
| JP6328234A JP3029235B2 (ja) | 1993-12-29 | 1994-12-28 | 半導体素子の電荷貯蔵電極形成方法 |
| US08/365,030 US5639689A (en) | 1993-12-29 | 1994-12-28 | Method for fabricating storage electrode of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93030864A KR970007836B1 (en) | 1993-12-29 | 1993-12-29 | Storage electrode forming method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021117A true KR950021117A (ko) | 1995-07-26 |
| KR970007836B1 KR970007836B1 (en) | 1997-05-17 |
Family
ID=19373836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93030864A KR970007836B1 (en) | 1993-12-29 | 1993-12-29 | Storage electrode forming method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970007836B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445068B1 (ko) * | 1996-12-30 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체장치의전하저장전극형성방법 |
| KR100486215B1 (ko) * | 1997-10-22 | 2006-04-28 | 삼성전자주식회사 | 미세한굴곡이형성된하부전극을구비한반도체장치의커패시터제조방법 |
-
1993
- 1993-12-29 KR KR93030864A patent/KR970007836B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445068B1 (ko) * | 1996-12-30 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체장치의전하저장전극형성방법 |
| KR100486215B1 (ko) * | 1997-10-22 | 2006-04-28 | 삼성전자주식회사 | 미세한굴곡이형성된하부전극을구비한반도체장치의커패시터제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007836B1 (en) | 1997-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5110752A (en) | Roughened polysilicon surface capacitor electrode plate for high denity dram | |
| US5286668A (en) | Process of fabricating a high capacitance storage node | |
| US5597754A (en) | Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process | |
| KR0180779B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| KR0120547B1 (ko) | 캐패시터 제조방법 | |
| KR950021117A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| US4380113A (en) | Process for fabricating a high capacity memory cell | |
| JP2004072065A (ja) | 半導体素子のコンデンサ製造方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| KR970000975B1 (ko) | 캐패시터의 저장전극 제조방법 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04286152A (ja) | 半導体メモリの製造方法 | |
| KR960005247B1 (ko) | 싱글 트랜지스터 메모리 소자의 제조방법 및 구조 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970011670B1 (ko) | 디램셀의 저장전극 형성방법 | |
| KR100232211B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR890003831B1 (ko) | 디램(dram)셀의 제조방법 | |
| KR940011799B1 (ko) | TiN층으로 된 전하저장전극 형성방법 | |
| JPH0246756A (ja) | 半導体容量素子の製造方法 | |
| JPH0786434A (ja) | 半導体装置の製造方法 | |
| JPH0282565A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |