KR950021560A - 디램셀의 저장전극 형성방법 - Google Patents

디램셀의 저장전극 형성방법 Download PDF

Info

Publication number
KR950021560A
KR950021560A KR1019930030484A KR930030484A KR950021560A KR 950021560 A KR950021560 A KR 950021560A KR 1019930030484 A KR1019930030484 A KR 1019930030484A KR 930030484 A KR930030484 A KR 930030484A KR 950021560 A KR950021560 A KR 950021560A
Authority
KR
South Korea
Prior art keywords
storage electrode
doped
layer
forming
layers
Prior art date
Application number
KR1019930030484A
Other languages
English (en)
Other versions
KR0131743B1 (ko
Inventor
우상호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930030484A priority Critical patent/KR0131743B1/ko
Priority to US08/365,562 priority patent/US5532182A/en
Priority to JP6327980A priority patent/JP2674963B2/ja
Publication of KR950021560A publication Critical patent/KR950021560A/ko
Application granted granted Critical
Publication of KR0131743B1 publication Critical patent/KR0131743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 디램셀(DRAM cell)의 저장전극 형성방법에 관한 것으로, 저장전극 콘택을 형성하고 그 상부에 벨로우형 저장전극을 형성한 후, 상기 저장전극 전표면에 PH3가스를 일정시간 플로우시키고 Si2H6가스와 PH3가스 또는 SiH4가스와 PH3가스를 플로우시킨 다음, 인(P)이 도핑된 다결정실리콘막을 증착하고 열공정으로 도판트로쓰인 인을 내부로 확산시키는 도핑기술로서 형성된 저장전극을 축전용량의 손실없이 사용하기 위한 기술이다.

Description

디램셀의 저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제7도는 본 발명의 실시예로 디램셀의 저장전극 도핑공정을 도시한 단면도.

Claims (11)

  1. 일반적인 MOS구조에서 디램셀을 형성함에 있어서, 예정된 부위에 필드산화막, 활성영역, 워드라인, 소오스/드레인 영역 및 비트라인을 형성시킨 후, 평탄화된 표면 상부에 전하저장전극이 형성될 부위에 저장전극 콘택홀을 형성하는 공정과, 도판트가 도핑되지 않은 비정질 실리콘막을 제1층, 도핑된 층을 제2층, 도핑되지 않은 층을 제3층, 도핑된 층을 제4층, 도핑되지 않은 층을 제5층으로 형성하는 공정과, 전체구조상부에 저장전극 마스크용 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 사용하여 하부층을 식각하여 패턴을 형성한 후, 상기 감광막패턴을 제거하는 공정과, 저온 열공정을 통하여 도핑된 층의 내부에 존재하는 도판트들을 활성화시키고 이들 분순물이 상하부층으로 확산되지 않게 열처리하는 공정과, 상기 도판트가 도핑된 다결정실리콘막을 습식식각용액으로 일정폭만큼 제거하여 다결정실리콘패턴을 형성하는 공정과, 열공정으로 제2층과 제4층의 도판트들을 제1층, 3층, 5층으로 확산시켜 도프된 제1층, 3층, 5층을 형성함으로써 상기 제1, 2, 3, 4, 5층으로 이루어진 저장전극을 형성하는 공정과, 인이 도핑된 비정질 실리콘막을 상기 저장전극 표면에 얇게 증착시키는 공정과, 열공정으로 표면의 다결정실리콘막에 있는 도판트를 저장전극 내부로 확산시켜 저장전극 전체에 균일하게 도포되도록 하는 공정과, 상기 인이 도핑된 다결정실리콘막을 전면식각하여 전하저장전극의 측면부에만 남도록 하는 공정을 포함하는 디램셀의 저장전극의 형성방법.
  2. 제1항에 있어서, 상기 공정들을 한튜브내에서 진행하여 공정을 단순화시키는 것을 특징으로 하는 디램셀의 저장전극 형성방법
  3. 제1항에 있어서, 상기 도핑된 비정질 실리콘막과 도핑되지 않은 다결정실리콘막의 증착온도를 550℃이하로 하여 비정질 실리콘막형태로 증착하는 것을 특징으로 하는 디렘셀의 저장전극 형성방법.
  4. 제1항에 있어서, 상기 패턴 형성후 열처리하는 것과 이때 열공정을 600℃∼700℃에서 30내지 3시간 정도로 실시하여 도핑된 비정질 실리콘막 내부에 함유된 도판트들을 활성화만 시키고, 상하의 도핑되지 않은 비정질 실리콘막으로 확산되지 않게 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  5. 제4항에 있어서, 상기 열공정을 질소 또는 아르곤 분위기에서 실시하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  6. 제1항에 있어서, 상기 제2층과 제4층은 형성시에 도판트를 많이 플로우시켜 도판트가 포화된 다결정실리콘막을 증착하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  7. 제1항에 있어서, 상기 다결정실리콘 습식식각용액은 HNO3: CH3COOH : HF : D ·I을 30: 3: 0.5∼1.0 : 15.5∼15.0으로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  8. 제1항에 있어서, 상기 저장전극의 전표면에 PH3가스를 3∼5분 정도 플로우시켜 저장전극을 도판트, 즉 인으로서 포화 도핑된 다결정실리콘막을 30∼100Å 증착시키는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  9. 제8항에 있어서, 상기 다결정실리콘막은 증착시에 Si2H6가스와 PH3가스 또는 SiH4가스와 PH3가스를 이용하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  10. 제8항에 있어서, 상기 다결정실리콘막에 포함된 도판트를 열공정으로 저장전극의 내부로 확산시킴으로써, 도핑이 안된 저장전극의 끝부분을 도핑시키는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
  11. 제1항에 있어서, 상기 도프된 다결정실리콘막과 도프되지 않은 다결정실리콘막은 캐패시터용량을 고려하여 원하는 층수만큼 형성하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930030484A 1993-12-28 1993-12-28 디램셀의 저장전극 형성방법 KR0131743B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930030484A KR0131743B1 (ko) 1993-12-28 1993-12-28 디램셀의 저장전극 형성방법
US08/365,562 US5532182A (en) 1993-12-28 1994-12-28 Method for fabricating stacked capacitor of a DRAM cell
JP6327980A JP2674963B2 (ja) 1993-12-28 1994-12-28 Ｄｒａｍセルのキャパシター製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030484A KR0131743B1 (ko) 1993-12-28 1993-12-28 디램셀의 저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR950021560A true KR950021560A (ko) 1995-07-26
KR0131743B1 KR0131743B1 (ko) 1998-04-15

Family

ID=19373493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030484A KR0131743B1 (ko) 1993-12-28 1993-12-28 디램셀의 저장전극 형성방법

Country Status (3)

Country Link
US (1) US5532182A (ko)
JP (1) JP2674963B2 (ko)
KR (1) KR0131743B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
US5656536A (en) * 1996-03-29 1997-08-12 Vanguard International Semiconductor Corporation Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs
US5766994A (en) * 1997-04-11 1998-06-16 Vanguard International Semiconductor Corporation Dynamic random access memory fabrication method having stacked capacitors with increased capacitance
US6027967A (en) 1997-07-03 2000-02-22 Micron Technology Inc. Method of making a fin-like stacked capacitor
KR100265329B1 (ko) * 1998-04-22 2000-09-15 김영환 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법
US6114201A (en) * 1998-06-01 2000-09-05 Texas Instruments-Acer Incorporated Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs
US6207498B1 (en) 1998-06-05 2001-03-27 United Integrated Circuits Corp. Method of fabricating a coronary-type capacitor in an integrated circuit
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
KR20000014108A (ko) * 1998-08-17 2000-03-06 윤종용 반도체 커패시터의 제조방법 및 이에 따라 제조되는 반도체 커패시터
US6344392B1 (en) 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
KR100636661B1 (ko) * 1999-12-30 2006-10-23 주식회사 하이닉스반도체 고신뢰성 커패시터 제조방법
JP4318607B2 (ja) * 2004-07-28 2009-08-26 Ｏｋｉセミコンダクタ株式会社 強誘電体キャパシタの製造方法
US7507670B2 (en) * 2004-12-23 2009-03-24 Lam Research Corporation Silicon electrode assembly surface decontamination by acidic solution
JP4763858B2 (ja) * 2009-08-03 2011-08-31 パナソニック株式会社 半導体メモリの製造方法
US10424585B2 (en) * 2016-01-21 2019-09-24 International Business Machines Corporation Decoupling capacitor on strain relaxation buffer layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5236859A (en) * 1990-06-05 1993-08-17 Samsung Electronics Co., Ltd. Method of making stacked-capacitor for a dram cell same
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor

Also Published As

Publication number Publication date
JPH07202028A (ja) 1995-08-04
KR0131743B1 (ko) 1998-04-15
JP2674963B2 (ja) 1997-11-12
US5532182A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
KR950021560A (ko) 디램셀의 저장전극 형성방법
GB2313231A (en) Method of manufacturing a semiconductor capacitive element
JPH05315543A (ja) 半導体装置およびその製造方法
JPH08204145A (ja) 半導体装置の製造方法
US5858853A (en) Method for forming capacitor electrode having jagged surface
GB2334146A (en) Doping silicon hemispherical grains
JP3149910B2 (ja) 半導体装置の製造方法
KR0120547B1 (ko) 캐패시터 제조방법
KR940012609A (ko) 디램셀의 저장전극 제조방법
KR100227174B1 (ko) 반도체 메모리 디바이스 및 이의 제조 방법
JP2004072065A (ja) 半導体素子のコンデンサ製造方法
KR940001405A (ko) 메모리셀 캐패시터의 유전막 누설전류 개선방법
JP2904341B2 (ja) 半導体装置およびその製造方法
KR950021117A (ko) 반도체 소자의 전하저장전극 형성방법
KR960006704B1 (ko) 인이 도핑된 폴리실리콘막의 콘택 형성 방법
JPH01187847A (ja) キヤパシタの形成方法
KR0127688B1 (ko) 전하저장 전극 형성방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR100448238B1 (ko) 반도체 장치 제조 방법
KR100335328B1 (ko) 반도체장치 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
JPH04286152A (ja) 半導体メモリの製造方法
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR950021562A (ko) 디램셀의 저장전극 형성방법
KR960026660A (ko) 전하저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee