KR950021562A - 디램셀의 저장전극 형성방법 - Google Patents
디램셀의 저장전극 형성방법 Download PDFInfo
- Publication number
- KR950021562A KR950021562A KR1019930030486A KR930030486A KR950021562A KR 950021562 A KR950021562 A KR 950021562A KR 1019930030486 A KR1019930030486 A KR 1019930030486A KR 930030486 A KR930030486 A KR 930030486A KR 950021562 A KR950021562 A KR 950021562A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- doped
- storage electrode
- impurities
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 디램셀(DRAM cell)의 저장전극 형성방법에 관한 것으로, 저장전극 콘택을 형성하고 그 상부에 벨로우형 저장전극을 최상부에 불순물이 도핑된 비정질 다결정실리콘으로 형성한 후, 그 상부에 불순물이 도핑되지 않은 반구형 다결정실리콘층을 증착하여 저장전극의 축전용량을 향상시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 실시예로 디램셀의 저장전극 형성공정을 도시한 단면도.
Claims (4)
- 일반적인 MOS구조에서 디램셀을 형성함에 있어서, 예정된 부위에 필드산화막, 활성영역, 워드라인, 소오스/드레인영역 및 비트라인을 형성시킨 후, 평탄화된 표면 상부에 저장전극이 형성될 부위에 저장전극 콘택홀을 형성하는 공정과, 불순물이 도핑되지 않은 비정질 실리콘막을 제1층, 도핑된 층을 제2층, 도핑되지 않은 층을 제3층, 도핑된 층을 제4층으로 형성하는 공정과, 상기 제4층의 상부에 불순물이 도핑되지 않은 반구형 다결정실리콘층으로 제5층을 형성하는 공정과, 전체구조상부에 저장전극 마스크용 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 사용하여 하부층을 식각하여 패턴을 형성한 후, 상기 감광막패턴을 제거하는 공정과, 저온의 온도범위에서 열처리하여 도핑된 층 내부의 도판트들을 활성화시키는 공정과, 불순물이 도핑된 제2층, 제4층 다결정 실리콘막을 습식식각용액으로 일정폭만큼 제거하여 다결정실리콘패턴을 형성한 다음, 열공정으로 제2층 4층의 불순물을 제1층 3층, 5층에 확산시켜 저장전극을 형성하는 공정을 포함하는 디램셀의 저장전극 형성방법.
- 제1항에 있어서, 상기 제5층의 다결정실리콘을 증착할 때의 증착조건은 570℃-590℃에서 압력을 0.1Torr-0.5Torr로 하는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
- 제1항에 있어서, 상기 불순물이 도핑되지 않은 반구형 다결정실리콘층을 도핑된 다결정실리콘막과 교대로 형성하여 필요에 따라 조합하여 형성시키는 것을 특징으로 하는 디램셀의 저장전극 형성방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030486A KR950021562A (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030486A KR950021562A (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021562A true KR950021562A (ko) | 1995-07-26 |
Family
ID=66853590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030486A KR950021562A (ko) | 1993-12-28 | 1993-12-28 | 디램셀의 저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021562A (ko) |
-
1993
- 1993-12-28 KR KR1019930030486A patent/KR950021562A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384276A (en) | Method of fabricating a memory device with a multilayer insulating film | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| JPS60213053A (ja) | 半導体メモリ素子 | |
| KR0120547B1 (ko) | 캐패시터 제조방법 | |
| KR950021562A (ko) | 디램셀의 저장전극 형성방법 | |
| KR960026826A (ko) | 전하저장전극 형성 방법 | |
| KR920015539A (ko) | 싱글 폴리 이이피롬 셀 및 그 제조방법 | |
| KR950021561A (ko) | 디램셀의 저장전극 형성방법 | |
| KR950015583A (ko) | 실린더 구조의 저장전극 형성방법 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970011754B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR950021117A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR970030815A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960005846A (ko) | 반도체장치의 제조방법 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| KR950028151A (ko) | 메모리 소자의 전하저장전극 형성방법 | |
| KR920010463B1 (ko) | 워드라인 트렌치 캐패시터 제조방법 및 구조 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR930014976A (ko) | 메모리 소자의 비트라인 제조방법 | |
| KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950021638A (ko) | 디램셀의 저장전극 형성방법 | |
| KR960026829A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR930005215A (ko) | 반도체장치의 제조방법 | |
| JPH04254372A (ja) | 半導体装置の製造方法 | |
| KR970003943A (ko) | 반도체 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |