KR960026829A - 반도체 소자의 전하저장전극 제조방법 - Google Patents
반도체 소자의 전하저장전극 제조방법 Download PDFInfo
- Publication number
- KR960026829A KR960026829A KR1019940036283A KR19940036283A KR960026829A KR 960026829 A KR960026829 A KR 960026829A KR 1019940036283 A KR1019940036283 A KR 1019940036283A KR 19940036283 A KR19940036283 A KR 19940036283A KR 960026829 A KR960026829 A KR 960026829A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- undoped
- storage electrode
- charge storage
- silicon layer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 전하저장전극의 제조방법이 개시된다.
본 발명은 도프트 아몰포스 실리콘과 언도포트 아몰포스 실리콘을 교대로 여러층 형성시켜 폴리 습식 식각용액으로 도프트층을 1차로 선택식각하고, H2O2용액으로 산화공정을 실시한 후 다시 폴리 습식 식각용액으로 도프트층을 2차로 선택식각하여 여러겹의 핀이 형성된 벨로우즈형 전하저장전극을 제조한다.
따라서, 본 발명은 전하저장전극의 유효표면적을 증대시켜 제한된 영역내에서 캐패시터의 정전용량을 극대화시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1F도는 본 발명에 의한 반도체 소자의 전하저장전극 제조 단계를 도시한 소자의 단면도.
Claims (12)
- 반도체 소자의 전하저장전극 제조방법에 있어서,접합영역이 형성된 실리콘 기판상에 층간 절연막을 형성하고, 상기 접합영역이 노출되도록 상기 층간 절연막의 일부분을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 층간 절연막상에 도프트 아몰포스 실리콘과 언도프트 아몰포스 실리콘을 교대로 증착하여 다수층의 아몰포스 실리콘층을 형성하는 단계와전하저장전극 마스크를 사용한 식각공정으로 상기 다수층의 아몰포스 실리콘층을 패터닝하는단계와, 상기 패터닝된 다수층의 아몰포스 실리콘층중 도프트 아몰포스 실리콘층에 함유된 불순물을 활성화하기 위하여 열처리공정을 실시하고, 이 열처리공정에 의해 상기 패터닝된 다수층의 아몰포스 실리콘층은 다수층의 폴리실리콘층으로 되는 단계와, 습식 식각공정으로 상기 다수층의 폴리실리콘층중 도프트 폴리실리콘층을 선택적으로 식각하여 다수의 제1홈을 형성하는 단계와, 상기 다수층의 폴리실리콘층의 노출된 표면에 얇은 두께의 산화막을 성장시키기 위하여, 산화공정을 실시하는 단계와, 습식 식각 공정으로 상기 다수의 제1홈 부분에서 노출된 도프트 폴리실리콘층을 선택적으로 식각하여 제2홈을 형성하고, 이로 인하여 측벽에 언도프트 폴리실리콘층으로 된 다수의 핀을 갖는 벨로우즈형 전하저장전극이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 도프트 아몰포스 실리콘층은 상기 언도프트 아몰포스 실리콘층보다 얇게 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제2항에 있어서, 상기 도프트 아몰포스 실리콘층이 적어도 300A 두께로 형성할 경우, 상기 언도프트 아몰포스 실리콘층은 적어도 500A 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 다수의 아몰포스 실리콘층을 형성할 때, 형성되는 순서는 도프트 아몰포스 실리콘층을 먼저 형성한 다음 언도프트 아몰포스 실리콘층을 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 다수의 아몰포스 실리콘층을 형성할 때, 형성되는 순서는 도프트 아몰포스 실리콘층을 먼저 형성한 다음 도프트 아몰포스 실리콘층을 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 열처리 공정은 600내지 700℃의 온도 범위에서 불활성 기체분위기로 30분 내지 5시간 실시하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제 1항에 있어서, 상기 열처리공정 동안에, 상기 패터닝된 다수층의 아몰포스 실리콘층의 노출된 표면에 얇은 두께의 산화막이 성장되는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제7항중에 있어서, 상기 산화막은 도프트 아몰포스 실리콘층의 노출된 부분에는 도프트 산화막으로 성장되고, 언도프트 아몰포스 실리콘층의 노출된 부분에는 언도프트 산화막으로 성장되는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 습식 식각공정은 HNO3: CH3COOH: HF: DI =30: 3: 0.2~1.0:15 비율로 혼합된 식각용액을 사용하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1 항에 있어서, 상기 산화공정은 H2O2용액을 사용하여 실시되며, 이로 인하여 도프트 폴리실리콘층의 노출된 부분에는 도프트 산화막이 성장되고, 언도프트 폴리실리콘층의 노출된 부분에는 언도프트 산화막이 성장되는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 제1 및 2홈을 형성하기 위한 습식 식각공정을 실시하는 동안에, 상기 열처리공정 및 산화공정으로 성장되는 언도프트 산화막은 언도프트 폴리실리콘층이 식각되는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 제1 및 2홈을 형성하기 위한 습식 식각공정은 상기 열처리공정 및 산화공정으로 성장되는 언도프트 산화막이 언도프트 폴리실리콘층을 최소한으로 보호할 수 있는 시점까지 실시하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036283A KR960026829A (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 전하저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036283A KR960026829A (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 전하저장전극 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026829A true KR960026829A (ko) | 1996-07-22 |
Family
ID=66769535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940036283A KR960026829A (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 전하저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026829A (ko) |
-
1994
- 1994-12-23 KR KR1019940036283A patent/KR960026829A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880011930A (ko) | 반도체장치의 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS60136319A (ja) | 半導体装置の製造方法 | |
| KR950034787A (ko) | 반도체 디바이스의 제조 방법 및 제조시에 사용된 에칭 용액 | |
| KR960026829A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR100219054B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR960026775A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100399917B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| JPH0313745B2 (ko) | ||
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| KR20050060088A (ko) | 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법 | |
| KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
| RU867224C (ru) | Способ изготовлени ВЧ транзисторных структур | |
| KR980006370A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR950012766A (ko) | 모스 트랜지스터의 제조방법 | |
| KR970053999A (ko) | 반도체 소자의 캐패시터 전극의 형성방법 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| KR960043199A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970054125A (ko) | 반도체장치의 커패시터 형성방법 | |
| KR940022699A (ko) | 폴리실리콘 게이트 전극 제조방법 | |
| KR930003412A (ko) | 다결정 실리콘을 이용한 바이폴라 소자의 제조방법 | |
| KR950002043A (ko) | 반도체 소자의 스택 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |