KR960043199A - 반도체 메모리장치의 커패시터 제조방법 - Google Patents

반도체 메모리장치의 커패시터 제조방법 Download PDF

Info

Publication number
KR960043199A
KR960043199A KR1019950011768A KR19950011768A KR960043199A KR 960043199 A KR960043199 A KR 960043199A KR 1019950011768 A KR1019950011768 A KR 1019950011768A KR 19950011768 A KR19950011768 A KR 19950011768A KR 960043199 A KR960043199 A KR 960043199A
Authority
KR
South Korea
Prior art keywords
layer
forming
silicon
oxide film
silicon layer
Prior art date
Application number
KR1019950011768A
Other languages
English (en)
Other versions
KR0168344B1 (ko
Inventor
유차영
박영욱
김영선
심세진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950011768A priority Critical patent/KR0168344B1/ko
Publication of KR960043199A publication Critical patent/KR960043199A/ko
Application granted granted Critical
Publication of KR0168344B1 publication Critical patent/KR0168344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

HSG 실리콘층을 이용한 반도체 메모리장치의 커패시터 제조방법에 관해 기재되어 있다. 이는 반도체기판상에 N형의 불순물이 도우프된 실리콘층에 형성하는 제1공정, 실리콘증의 표면을 산화시켜 산화막을 형성하는 제2공정, 산화막을 제거하는 제3공정 및 산화막이 제거된 실리콘층에 상에 제1반구모양의 그레인을 갖는 실리콘층을 형을 형성하는 공정을 포함하는 것을 특징으로 한다. 따라서, HSG 실리콘층 내의 불순물의 농도를 높여줌으로써 셀 커패서터의 축전용량을 증가시킬 수 있다.

Description

반도체 메모리장치의 커패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3G도는 본 발명에 따른 HSG를 이용한 커패시터 제조방법을 설명하기 위한 단면도들이다.

Claims (8)

  1. 반도체기판 상에 N형의 불순물이 도우프된 실리콘층을 형성하는 제1공정; 상기 실리콘층의 표면을 산화시켜 산화막을 형성하는 제2공정; 상기 산화막을 제거하는 제3공정; 및 산화막이 제거된 상기 실리콘층 상에 제1반구모양의 그레인을 갖는 실리콘층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
  2. 제1항에 있어서, 상기 N형의 불순물은 인(P), 비소(As) 및 주석(Sb) 중의 어느 한 물질인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
  3. 제2항에 있어서, 상기 N형의 불순물은 인(P)인 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
  4. 제1항에 있어서, 상기 제1공정 전에, 반도체기판 상에 평탄화층을 형성하는 공정, 상기 평탄화층 상에 식각저지층을 형성하는 공정, 상기 식각저지층 상에 제1절연층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
  5. 제4항에 있어서, 상기 식각저지층은 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
  6. 제1항에 있어서, 상기 제1공정 이후에, 상기 실리콘층 상에 제2반구 모양의 그레인을 갖는 실리콘층을 형성하는 공정, 결과물 상에 제2절연층을 형성하는 공정, 상기 제2절연층 상에 오염방지층을 형성하는 공정, 상기 오염방지층, 제2절연층, 및 실리콘층을 부분적으로 식각하여 스토리지전극 패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
  7. 제6항에 있어서, 상기 오염방지층은 비정질실리콘 또는 다결정실리콘으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
  8. 제6항에 있어서, 상기 제2절연층은 고온산화막(HTO), 플라즈마(plasma) 산화막 및 실리콘질화막 중의 어느 한 물질로 형성되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011768A 1995-05-12 1995-05-12 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 KR0168344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011768A KR0168344B1 (ko) 1995-05-12 1995-05-12 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011768A KR0168344B1 (ko) 1995-05-12 1995-05-12 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법

Publications (2)

Publication Number Publication Date
KR960043199A true KR960043199A (ko) 1996-12-23
KR0168344B1 KR0168344B1 (ko) 1998-12-15

Family

ID=19414339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011768A KR0168344B1 (ko) 1995-05-12 1995-05-12 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법

Country Status (1)

Country Link
KR (1) KR0168344B1 (ko)

Also Published As

Publication number Publication date
KR0168344B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
US5837580A (en) Method to form hemi-spherical grain (HSG) silicon
US7179706B2 (en) Permeable capacitor electrode
US6376303B1 (en) Method of manufacturing a capacitor having oxide layers with different impurities and method of fabricating a semiconductor device comprising the same
KR930006941A (ko) 홀 캐패시터 셀 및 그 제조방법
US5926711A (en) Method of forming an electrode of a semiconductor device
US5770510A (en) Method for manufacturing a capacitor using non-conformal dielectric
US5874336A (en) Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US6346445B1 (en) Method for fabricating semiconductor devices with dual gate oxides
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
KR960043199A (ko) 반도체 메모리장치의 커패시터 제조방법
WO2001024236A1 (en) Semiconductor structures having a capacitor and manufacturing methods
US6232240B1 (en) Method for fabricating a capacitor
TWI757857B (zh) 半導體結構及其製造方法
KR100399917B1 (ko) 반도체소자의캐패시터제조방법
KR100255658B1 (ko) Hsg 실리콘층을 갖는 스토리지 전극 제조방법
KR960030407A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR960012499A (ko) 캐패시터의 전하저장전극 제조방법
KR100584063B1 (ko) 캐패시터 상부 금속 식각 방법
KR950021578A (ko) 캐패시터의 전하저장전극 형성방법
KR950007101A (ko) 반도체장치의 커패시터 제조방법
KR960043190A (ko) 반도체장치의 커패시터 제조방법
KR950012031B1 (ko) 캐패시터의 전하저장전극 형성방법
KR960043220A (ko) 커패시터의 제조방법
KR960002789A (ko) 반도체소자의 캐패시터 제조방법
KR20010004799A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee