KR960026775A - 반도체 소자의 전하저장전극 형성방법 - Google Patents

반도체 소자의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR960026775A
KR960026775A KR1019940036289A KR19940036289A KR960026775A KR 960026775 A KR960026775 A KR 960026775A KR 1019940036289 A KR1019940036289 A KR 1019940036289A KR 19940036289 A KR19940036289 A KR 19940036289A KR 960026775 A KR960026775 A KR 960026775A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
forming
etching
dope
Prior art date
Application number
KR1019940036289A
Other languages
English (en)
Other versions
KR0154195B1 (ko
Inventor
우상호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940036289A priority Critical patent/KR0154195B1/ko
Publication of KR960026775A publication Critical patent/KR960026775A/ko
Application granted granted Critical
Publication of KR0154195B1 publication Critical patent/KR0154195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 전하저장전극의 유효표면적을 효과적으로 증대시키기 위하여 도프 폴리실리콘과 HSG막의 식각선택비를 이용하여 다층의 HSG막이 공동구조로 형성되도록 하므로써 전하저장전극의 내부 및 외부에 노출되는 HSG막의 반구형 그레인 표면의 노출이 극대화되어 전하저장전극의 유효표면적이 효과적으로 증대되고 따라서 제한된 영역내에서 캐패시터의 정전용량이 극대화될 수 있도록 한 반도체 소자의 전하저장전극 형성방법에 관한 것이다.

Description

반도체 소자의 전하저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 설명하기 위한 소자의 단면도, 제2도는 제1E도의 부분 사시도.

Claims (8)

  1. 반도체 소자의 전하저장전극 형성방법에 있어서, 실리콘기판상에 형성된 절연막의 소정부분을 접합영역이 노출될 때까지 식각하여 콘택홀을 형성시키는 단계와, 상기 단계로부터 상기 콘택홀 내부에 전하저장전극용 도프 비정질 실리콘을 증착시키는 단계와, 상기 단계로부터 HSG막 및 도프 비정질실리콘을 다층구조로 형성시키는 단계와, 상기 단계로부터 감광막을 도포한 후 패터닝하여 제1감광막패턴을 형성시킨 후 상기 제1감광막패턴을 식각마스크로 이용하여 다층으로 형성된 HSG막 및 도프 비정질실리콘을 패터닝시키는 단계와, 상기 단계로부터 전체면에 최상부HSG막 및 감광막을 순차적으로 형성한 후 전하저장전극용 마스크를 이용하여 제2감광막패턴을 형성시키는 단계와, 상기 단계로부터 상기 제2감광막패턴을 식각 마스크로 이용하여 상기 최상부HSG막의 노출된 부분을 식각한 후 상기 제2감광막패턴을 제거시키는 단계와, 상기 단계로부터 상기 전하저장전극용 도프 비정질실리콘 및 다층으로 형성된 도프 비정질실리콘을 결정화시켜 도프 폴리실리콘으로 만들기 위하여 열처리시키는 단계와, 상기 단계로부터 다층으로 형성된 도프 폴리실리콘을 제거시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  2. 제1항에 있어서, 상기 다층으로 형성된 HSG막 및 최상부HSG막은 560 내지 580℃의 온도범위에서 증착되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  3. 제1항에 있어서, 상기 다층으로 형성된 도프 비정질실리콘은 인(P) 또는 비소(As)등의 도펀트가 도핑되며, 490 내지 550℃의 온도범위에서 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  4. 제1항에 있어서, 상기 열처리공정은 상기 다층으로 형성된 도프 비정질실리콘내에 함유된 도펀트가 상하부의 HSG막으로 확산되지 않고 단지 도프 비정질실리콘내에서만 활성화되도록 600 내지 700℃온도의 불활성기체 분위기하에서 30분 내지 5시간 정도 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  5. 제4항에 있어서, 상기 불활성기체는 질소(N2) 또는 아르곤(Ar)인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  6. 제1항에 있어서, 상기 다층으로 형성된 도프 폴리실리콘은 HNO3: CH3COOH : HF : H2O=30 : 3 : 0.5 내지 0.3 : 15로 혼합된 식각용액을 사용한 습식식각방법에 의해 제거되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  7. 제1 또는 6항에 있어서, 상기 다층으로 형성된 도프 폴리실리콘은 반응성이온식각장비에서 CI2가스 분위기 및 이온에너지가 낮은 조건으로 건식식각방법에 의해 식각되되, 10 : 1 이상의 선택도를 가지는 등방성식각으로 식각되는 것을 특징으로 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  8. 제7항에 있어서, 상기 건식식각은 상기 CI2가스가 50 SCCM 이상, 입력이 1Torr 이상의 분위기하에서 150W 이하의 에너지를 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036289A 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법 KR0154195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036289A KR0154195B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036289A KR0154195B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR960026775A true KR960026775A (ko) 1996-07-22
KR0154195B1 KR0154195B1 (ko) 1998-10-15

Family

ID=19403140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036289A KR0154195B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR0154195B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328597B1 (ko) * 1999-10-05 2002-03-15 윤종용 반도체 소자의 커패시터 제조방법
KR100425156B1 (ko) * 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100442289B1 (ko) * 2001-06-01 2004-07-30 엘지.필립스 엘시디 주식회사 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR100445068B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 반도체장치의전하저장전극형성방법
KR100525436B1 (ko) * 2001-05-25 2005-11-02 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445068B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 반도체장치의전하저장전극형성방법
KR100328597B1 (ko) * 1999-10-05 2002-03-15 윤종용 반도체 소자의 커패시터 제조방법
KR100425156B1 (ko) * 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100525436B1 (ko) * 2001-05-25 2005-11-02 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100442289B1 (ko) * 2001-06-01 2004-07-30 엘지.필립스 엘시디 주식회사 다결정화 방법 및 이를 이용한 액정표시장치 제조방법

Also Published As

Publication number Publication date
KR0154195B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
EP0553791A1 (en) Capacitor electrode for dram and process of fabrication thereof
KR0165496B1 (ko) 고집적 반도체장치의 캐패시터 제조방법
KR0150046B1 (ko) 캐패시터의 전하저장전극 구조 및 그 제조방법
KR970054165A (ko) 반도체 메모리 장치의 커패시터 및 그 제조 방법
KR960026775A (ko) 반도체 소자의 전하저장전극 형성방법
KR0151257B1 (ko) 반도체 메모리장치 제조방법
KR100244269B1 (ko) 커패시터의 제조 방법
KR100212016B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100244411B1 (ko) 반도체장치 제조방법
KR0144422B1 (ko) 반도체소자 및 그 제조방법
KR960026830A (ko) 반도체 소자의 전하저장전극 형성방법
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR940011797B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR0162597B1 (ko) 반도체장치의 캐패시터 제조방법
KR100187655B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960005253B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0168362B1 (ko) 반도체 장치의 커패시터 제조방법
KR100284310B1 (ko) 반도체 기억소자의 전하저장전극 형성방법
KR0156169B1 (ko) 반도체 메모리장치 제조방법
KR100232211B1 (ko) 반도체 메모리 장치의 제조방법
KR950012031B1 (ko) 캐패시터의 전하저장전극 형성방법
KR960030407A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR19980054483A (ko) 반도체 장치의 전하저장전극 형성방법
KR950021578A (ko) 캐패시터의 전하저장전극 형성방법
KR19990005479A (ko) 반도체 장치의 전하 저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee