KR960026830A - 반도체 소자의 전하저장전극 형성방법 - Google Patents

반도체 소자의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR960026830A
KR960026830A KR1019940036286A KR19940036286A KR960026830A KR 960026830 A KR960026830 A KR 960026830A KR 1019940036286 A KR1019940036286 A KR 1019940036286A KR 19940036286 A KR19940036286 A KR 19940036286A KR 960026830 A KR960026830 A KR 960026830A
Authority
KR
South Korea
Prior art keywords
undoped
oxide film
charge storage
storage electrode
dope
Prior art date
Application number
KR1019940036286A
Other languages
English (en)
Other versions
KR0154194B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940036286A priority Critical patent/KR0154194B1/ko
Publication of KR960026830A publication Critical patent/KR960026830A/ko
Application granted granted Critical
Publication of KR0154194B1 publication Critical patent/KR0154194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 전하저장전극의 유효표면적을 효과적으로 중대시키기 위하여 도프 산화막과 언도프 산화막의 식각선택비를 이용하여 언도프 비정질실리콘을 다층의 핀구조로 형성하므로써 전하저장전극 표면의 노출을 극대화시켜 전하저장전극의 유효표면적이 효과적으로 증대되고 따라서 제한된 영역내에서의 캐패시터의 정전용량이 극대화될 수 있도록 한 반도체 소자의 전하저장전극 형성방법에 관한 것이다.

Description

반도체 소자의 전하저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1G도는 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 설명하기 위한 소자의 단면도.

Claims (7)

  1. 반도체 소자의 전하저장전극 형성방법에 있어서, 실리콘기판상에 형성된 절연막의 소정부분을 접합영역이 노출될 때까지 식각하여 콘택홀을 형성시키는 단계와, 상기 단계로부터 상기 콘택홀 내부에 제1언도프 비정질실리콘을 중착하고 전체 상부면에 전하저장전극용 도프 비정질실리콘을 중착시키는 단계와, 상기 단계로부터 언도프 산화막 및 도프 산화막을 다층으로 형성시키는 단계와, 상기 단계로부터 최상부 언도프 산화막 및 반구형 폴리실리콘막을 순차적으로 형성한 후 상기 반구형 폴리실리콘을 식각방지층으로 사용하여 상기 최상부언도프 산화막과 다층으로 형성된 언도프 산화막 및 도프 산화막을 식각하여 트렌치를 형성시키는 단계와, 상기 단계로부터 상기 반구형 폴리실리콘을 제거한 후 상기 최상부 언도프 산화막과 다층으로 형성된 도프 산화막 및 언도프 산화막을 식각하여 상기 트렌치 위치를 기준으로 양측에 다층의 핀구조를 각각 형성시키는 단계와, 상기 단계로부터 전체면에 제2언도프 비정실리콘을 중착하고 상기 절연막 및 최상부 언도프 산화막의 표면이 노출될 때까지 전면식각한 후 상기 핀 구조를 이루고 있는 잔류된 상기 최상부 언도프 산화막과 다층으로 형성된 도프 산화막 및 언도프 산화막을 식각하여 핀 구조의 공간을 각각 형성시키는 단계와, 상기 단계로부터 상기 제2언도프 비정실리콘을 도프 폴리실리콘으로 만들기 위하여 열처리하는 단계와, 상기 단계로부터 전체면에 감광막을 도포한 후 상기 핀 구조의 공간의 중간에 존재하는 상기 폴리실리콘의 소정부위가 노출되도록 상기 감광막을 패터링시키는 단계와, 상기 단계로부터 화학용액을 사용하여 노출된 상기 폴리실리콘을 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  2. 제1항에 있어서, 상기 다층으로 형성된 언도프 산화막 및 최상부 언도프 산화막은 중간온도산화막(MTO) 또는 고온산화막(HTO)와 같은 화학기상중착산화막인 것을 특징으로 하는반도체 소자의 전하저장전극 형성방법.
  3. 제1항에 있어서, 상기 다층으로 형성된도프 산화막은 BPSG 또는 PSG 와 같은 화학기상중착산화막인 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  4. 제1항에 있어서, 상기 트렌치는 상기 반구형 폴리실리콘의 그레인계면 위치에 형성되는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  5. 제1항에 있어서, 상기 최상부 언도프 산화막과 다층으로 형성된 도프 산화막 및 언도프 산화막과 식각시언도프 산화막과 도프 산화막의 식각선택비는 10:1정도인 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  6. 제1항에 있어서, 상기 열처리공정은 상기 도프 비정질실리콘내에 존재하는 PH3가스가 활성화되어 상기 제2언도프 비정질실리콘 내부로 확산되도록 600 내지 700℃ 온도에서 2 내지 4시간동안 실시되는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  7. 제1항에 있어서, 상기 화학용액은 NHO3:CH3COOH : DI로 혼합된 용액인 것을특징으로 하는 반도체소자의 전하저장전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036286A 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법 KR0154194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036286A KR0154194B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036286A KR0154194B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR960026830A true KR960026830A (ko) 1996-07-22
KR0154194B1 KR0154194B1 (ko) 1998-10-15

Family

ID=19403135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036286A KR0154194B1 (ko) 1994-12-23 1994-12-23 반도체 소자의 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR0154194B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021106A (ko) * 1997-08-30 1999-03-25 김영환 반도체소자의 캐패시터 형성방법
KR20010078014A (ko) * 2000-01-26 2001-08-20 니시가키 코지 축전 커패시터 하부 전극 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021106A (ko) * 1997-08-30 1999-03-25 김영환 반도체소자의 캐패시터 형성방법
KR20010078014A (ko) * 2000-01-26 2001-08-20 니시가키 코지 축전 커패시터 하부 전극 형성 방법

Also Published As

Publication number Publication date
KR0154194B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5573968A (en) Method for fabricating stacked capacitors of semiconductor device
KR970054165A (ko) 반도체 메모리 장치의 커패시터 및 그 제조 방법
US5679596A (en) Spot deposited polysilicon for the fabrication of high capacitance, DRAM devices
KR960026830A (ko) 반도체 소자의 전하저장전극 형성방법
JPH06216318A (ja) 半導体メモリセルのキャパシタ電極製造方法
KR0154195B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR100212016B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100204018B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
KR0176267B1 (ko) 반도체 메모리소자의 제조방법
KR950010075A (ko) 터널형 캐패시터구조를 갖는 디램셀 제조방법
KR940009623B1 (ko) 반도체 기억장치의 캐패시터 제조방법
KR930014801A (ko) 반도체 소자의 전하저장전극 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR960026847A (ko) 반도체 소자의 캐패시터 제조방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR950015774A (ko) 캐패시터의 전하저장전극 및 제조방법
KR970053934A (ko) 반도체 소자의 전하저장전극 형성 방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR930011235A (ko) 표면적이 증대된 전하저장전극 제조방법
KR960043195A (ko) 반도체 소자의 전하저장전극 형성방법
KR960039332A (ko) 캐패시터의 전하저장전극 제조방법
KR940001393A (ko) 반도체메모리장치 및 그 제조방법
KR960026777A (ko) 반도체 소자 및 그 제조방법
KR960030414A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee