KR100304694B1 - 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 - Google Patents

화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 Download PDF

Info

Publication number
KR100304694B1
KR100304694B1 KR1019980029531A KR19980029531A KR100304694B1 KR 100304694 B1 KR100304694 B1 KR 100304694B1 KR 1019980029531 A KR1019980029531 A KR 1019980029531A KR 19980029531 A KR19980029531 A KR 19980029531A KR 100304694 B1 KR100304694 B1 KR 100304694B1
Authority
KR
South Korea
Prior art keywords
metal
deposition chamber
source
nitride film
forming
Prior art date
Application number
KR1019980029531A
Other languages
English (en)
Other versions
KR19990029260A (ko
Inventor
강상범
박창수
채윤숙
이상인
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to US09/156,724 priority Critical patent/US6197683B1/en
Priority to JP27566498A priority patent/JP3998830B2/ja
Publication of KR19990029260A publication Critical patent/KR19990029260A/ko
Priority to US09/765,531 priority patent/US6348376B2/en
Application granted granted Critical
Publication of KR100304694B1 publication Critical patent/KR100304694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

화학기상증착법에 의한 금속질화막 형성방법 및 이를 이용한 반도체 장치의 금속컨택 형성방법을 개시한다. 본 발명의 금속질화막 형성방법은, 금속소스와 질소소스를 전구체로 사용하는 화학기상증착법에 의한 금속질화막 형성방법으로서, 반도체 기판을 증착실 내로 인입하는 단계와, 금속소스를 증착실 내로 유입하는 단계와, 금속소스의 유입을 차단하고 퍼지가스를 증착실 내로 유입하여 증착실 내에 잔류하는 금속소스를 제거하는 단계와, 퍼지가스의 유입을 차단하고 질소소스를 증착실 내로 유입하여 반도체 기판상에 흡착된 금속소스와 반응시키는 단계와, 질소소스의 유입을 차단하고 퍼지가스를 증착실내로 유입하여 증착실내에 잔류하는 질소소스를 제거하는 단계를 구비하여 반도체 기판상에 금속질화막을 형성하는 것을 특징으로 한다.
본 발명에 따르면, 500℃ 이하의 저온에서 단차도포성이 우수하면서도 낮은 비저항과 낮은 Cl 함량을 갖는 금속질화막을 얻을 수 있고, 증착속도가 대략 20Å/cycle로서 대량생산에도 적합하다.

Description

화학기상증착법에 의한 금속질화막 형성방법 및 이를 이용한 반도체 장치의 금속컨택 형성방법{Forming method of chemical vapor deposited metal nitride film and forming method of metal contact in semiconductor device by using the same}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 상세하게는 금속소스와 질소소스를 전구체(precursor)로 사용하는 화학기상증착법(Chemical Vapor Deposion, 이하 CVD라 함)에 의한 금속질화막 형성방법 및 이를 이용한 반도체 장치의 금속컨택 형성방법에 관한 것이다.
반도체 소자의 컨택 계면의 안정화를 위해서는 다른 물질간의 상호확산이나 화학반응을 억제하는 역할을 하는 장벽금속(barrier metal)층이 필수적이다. 이러한 반도체 소자의 장벽금속층으로는 일반적으로 TiN, TaN, WN과 같은 금속질화물이 널리 이용되는데, 이 중에서도 TiN이 대표적인 물질이다.
그러나 TiN과 같은 금속질화막을 스퍼터링 방법으로 제조할 경우 단차도포성(step coverage)이 낮아 점차 고집적화하는 반도체 소자에 적용하기에는 문제가 있다. 일예로, 금속배선간의 연결을 위한 비아컨택(via contact)을 형성한 경우의 단면을 도 9a 및 도 9b에 도시하였다. 도 9a 및 도 9b는 각각 단순한 비아컨택 및 앵커(anchor) 비아컨택을 도시한 것으로 그 형성과정은 다음과 같다. 반도체 기판(20) 상에 알루미늄(Al)으로 이루어진 하부도전층(30)을 형성하고, 그 위에 캡핑막으로서 TiN막(40)을 스퍼터링 방법으로 형성한 후, 층간절연막(50,51)을 적층한다. 이어서 하부도전층(30) 위의 층간절연막을 식각하여 컨택홀을 형성하고(도9b의 경우는 습식식각으로 앵커(A)를 형성하는 과정이 추가된다), 접착층인 Ti 및 장벽금속층인 TiN막(60,61)을 증착한 다음, CVD법으로 컨택홀을 채우는 텅스텐(W) 플러그(70,71)를 형성한다. 이후에, 화학기계적 연마(Chemical Mechanical Polishing)나 에치백으로 윗 부분의 텅스텐을 제거하고 그 위에 상부도전층을 적층함으로써 금속배선간 연결이 완성되는데, 이 과정은 도시를 생략하였다.
여기서, 종래의 방법은 장벽금속층인 TiN막(60,61)을 단차도포성이 좋지 않은 스퍼터링 방법으로 증착하는데, 비아의 종횡비(aspect ratio)가 커짐에 따라 컨택홀의 저면이나 구석, 앵커를 형성하는 부위(A)에서는 그 두께가 적어진다. 따라서, 그 두께가 적은 부위는 후속공정인 텅스텐 증착시 텅스텐 소스가스인 WF6에서 잔류한 불소와 결합하여 절연막인 TiFx또는 AlFx(X)를 형성하여 컨택불량을 초래한다.
이러한 컨택불량을 제거하는 방법으로 증착시간을 늘려 TiN막(60,61)의 두께를 증가시키는 것을 채택하는 경우에는 컨택홀 윗쪽만 TiN막의 두께가 증가하여 컨택홀 윗쪽이 좁아지거나 막혀서 이후 텅스텐 증착시 보이드(void)가 발생할 소지가 많다. 따라서, TiN을 종횡비가 큰 컨택에 적용하기 위해서는 단차도포 특성이 개선된 공정을 필요로 한다. 이에 따라 CVD법에 의한 금속질화막(이하 CVD-금속질화막이라 함)의 제조공정이 차세대 공정으로 연구되어 왔다.
일반적으로 CVD-금속질화막 공정에서는 염소(Cl)를 함유한 금속소스, 예를 들면 TiCl4(titanium chloride)와 같은전구체를 사용한다. TiCl4를 전구체로 이용하는 CVD-금속질화막은 95% 이상의 높은 단차도포성을 갖고 증착속도가 빠르다는 장점이 있지만, Cl이 금속질화막 내에서 미처 빠져나가지 못하고 불순물로 남게된다는 문제가 있다. 이와 같이 금속질화막에 불순물로 남게되는 Cl은 Al과 같은 금속배선의 부식문제를 야기하며 비저항을 높게 한다. 따라서, 금속질화막내에 남게되는 Cl함량을 줄이고 비저항을 낮추는 것이 요구되는데, 이를 위해서는 높은 온도에서 증착이 행해져야 한다. 즉, TiCl4와 같은 금속소스를 이용한 CVD-금속질화막 공정에서 200μΩ-㎝이하의 비저항을 얻기 위해서는 최소한 675℃의 증착온도를 요구한다. 그러나 600℃ 이상의 높은 증착온도는 하지막(underlayer)이 감당할 수 있는 열적 부담(thermal budget) 한계와 열응력 한계를 넘는다는 문제가 있고, 특히 Si 컨택이나 Al이 하지막으로 있는 비아컨택에 금속질화막을 증착할 때는 480℃ 이하의 증착온도가 요구되기 때문에 고온의 CVD-금속질화막 공정을 사용할 수가 없다.
저온증착 CVD-금속질화막 공정으로서 TiCl4와 같은 금속소스에 MH(methylhydrazine, (CH3)HNNH2)를 첨가하는 방법이 있으나, 이 경우 단차도포 특성이 70% 이하로 떨어진다는 단점이 있다.
저온증착이 가능한 다른 방법으로는, TDEAT(tetrakis diethylamino Ti, Ti(N(CH2CH3)2)4), TDMAT(tetrakis dimethylamino Ti, Ti(N(CH3)2)4) 등의 유기금속 전구체(metalorganic precursor)를 사용하는 MOCVD-금속질화막 형성방법이 있다. MOCVD-금속질화막은 Cl로 인한 문제점이 발생하지 않고 저온증착이 가능하다는 장점이 있다. 그러나 MOCVD-금속질화막은 그 막내에 불순물로 탄소(C)가 다량으로 존재하여 높은 비저항을 보이며 단차도포성이 70% 정도로 좋지 않다는 단점이 있다.
한편, Cl로 인한 문제점을 극복하기 위해 증착이 아닌 다른 방법으로는 원자층 성장법(atomic layer epitaxy, 이하 ALE라 함)에 의한 금속질화막의 형성방법이 시도되고 있다. 그러나 ALE는 화학적 흡착만을 이용하여 원자층 단위로 성장시키기 때문에 대량생산이 요구되는 반도체소자의 제조공정에 적용하기에는 증착속도(0.25Å/cycle 이하)가 너무 느리다는 단점이 있다.
본 발명은 상기와 같은 단점을 감안하여 안출된 것으로서, 저온에서 증착속도가 빠르면서도 우수한 단차도포 특성과 낮은 불순물 농도 및 낮은 비저항 값을 만족하는 금속질화막을 형성하는 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 상기의 금속질화막 형성방법을 반도체 장치의 금속컨택에 적용하여 저온에서 증착속도가 빠르면서도 우수한 단차도포 특성과 낮은 불순물 농도 및 낮은 비저항 값을 만족하는 장벽금속층을 갖는 금속컨택 형성방법을 제공하는 데 있다.
도 1은 본 발명에 따라 반도체 기판상에 금속질화막을 증착하기 위한 화학기상증착 장치의 증착실을 나타내는 개략도이다.
도 2는 본 발명에 따라 반도체 기판상에 금속질화막을 증착하기 위한 가스유입 타이밍을 나타내는 타이밍도이다.
도 3은 본 발명에 따라 증착된 금속질화막의 RBS(Rutherford Back Scattering) 결과를 나타내는 그래프이다.
도 4는 본 발명에 따라 금속질화막을 증착할 때 NH3의 유량에 대한 금속질화막의 비저항 및 증착속도의 관계를 나타내는 그래프이다.
도 5는 본 발명에 따라 금속질화막을 증착할 때 증착실 압력에 대한 금속질화막의 비저항 및 증착속도의 관계를 나타내는 그래프이다.
도 6은 본 발명에 따라 금속질화막을 증착할 때 반복하는 사이클 수에 대한 금속질화막의 증착두께의 관계를 나타내는 그래프이다.
도 7은 본 발명에 따라 금속질화막을 증착할 때 반복하는 사이클 수에 대한금속질화막의 증착속도의 관계를 나타내는 그래프이다.
도 8은 본 발명에 따라 금속질화막을 증착할 때 증착온도에 대한 금속질화막의 비저항의 관계를 나타내는 그래프이다.
도 9a 및 도 9b는 종래의 방법에 의하여 형성된 비아컨택을 도시한 단면도이다.
도 10a 내지 도 10f는 본 발명의 금속질화막 형성방법을 이용한 비아컨택 형성과정의 일예를 도시한 단면도이다.
도 11a 내지 도 11f는 본 발명의 금속질화막 형성방법을 이용한 비아컨택 형성과정의 다른 예를 도시한 단면도이다.
도 12는 본 발명 및 종래의 방법에 따라 장벽금속층을 형성한 경우의 비아폭에 대한 비아 저항의 관계를 도시한 그래프이다.
도 13은 본 발명 및 종래의 방법에 따라 장벽금속층을 형성한 경우의 비아 저항의 분포를 도시한 그래프이다.
상기의 목적을 달성하기 위한 본 발명의 금속질화막 형성방법은, 금속소스와 질소소스를 전구체로 사용하는 화학기상증착법에 의한 금속질화막 형성방법으로서 다음과 같이 이루어지는 것을 특징으로 한다. 먼저, 기판을 증착실 내로 인입하고, 금속소스를 증착실 내로 유입하여 기판 상에 화학적 및 물리적으로 흡착시킨다. 소정시간후 금속소스의 유입을 차단하고 퍼지가스를 증착실 내로 유입하여 증착실 내에 잔류하는 금속소스를 제거한다. 소정시간후 퍼지가스의 유입을 차단하고 질소소스를 증착실 내로 유입하여 기판상에 화학적 및 물리적으로 흡착된 금속소스와 반응시킨다. 다시 소정시간후 질소가스의 유입을 차단하고 퍼지가스를 증착실내로 유입하여 증착실내에 잔류하는 질소소스를 제거하여 기판상에 금속질화막을 형성한다.
본 발명의 금속질화막 형성방법은 원하는 두께의 금속질화막을 얻을 때까지상기의 금속소스→퍼지가스→질소소스→퍼지가스의 순으로 유입하는 가스유입 사이클을 반복할 수 있다.
여기서, 금속소스는 TiCl4(titanium chloride), TiCl3(titanium chloride), TiI4(titanium iodide), TiBr2(titanium bromide), TiF4(titanium fluoride), (C5H5)2TiCl2(bis(cyclopentadienyl)titanium dichloride), ((CH3)5C5)2TiCl2(bis(pentamethylcyclopentadienyl)titanium dichloride), C5H5TiCl3(cyclopentadienyltitanium trichloride), C9H10BCl3N6Ti(hydrotris (1-pyrazolylborato)trichloro titanium), C9H7TiCl3(indenyltitanium trichloride), (C5(CH3)5)TiCl3(pentamethylcyclopentadienyltitanium trichloride), TiCl4(NH3)2(tetrachlorodiaminotitanium), (CH3)5C5Ti(CH3)3(trimethylpentamethylcyclopenta dienyltitanium), TDEAT 또는 TDMAT이고, 질소소스는 NH3로 하여 금속질화막으로서 TiN막을 형성하도록 할 수 있고, 금속소스를 TaBr5(tantalum bromide), TaCl5(tantalum chloride), TaF5(tantalum fluoride), TaI5(tantalum iodide) 또는 (C5(CH3)5)TaCl4(pentamethylcyclopentadienyltantalum tetrachloride)로 하고, 질소소스를 NH3로 하여 TaN막을 형성하도록 할 수도 있다.
또한, 퍼지가스는 Ar이나 N2등의 불활성 기체를 사용하는 것이 바람직하다.
증착실 내로 유입하는 금속소스, 질소소스, 퍼지가스의 유량은 각각 1∼5sccm, 5∼200sccm, 10∼200sccm 정도로 하는 것이 바람직하고, 각 가스의 유입시간은 1∼10초 정도로 하는 것이 바람직하다.
또한, 증착실 내의 압력을 일정하게 유지하기 위하여 Ar, He 또는 N2등의 분위기 가스를 증착실내로 계속하여 유입할 수도 있다.
한편, 금속소스로서 TDEAT나 TDMAT를 사용하여 TiN막을 형성하는 경우에는 증착실 압력을 0.1∼10torr, 증착온도를 250∼400℃로 하는 것이 바람직하다. 그밖의 금속소스를 사용하는 경우에는 증착실 압력을 1∼20torr, 증착온도를 400∼500℃로 한다.
상기의 다른 목적을 달성하기 위한 본 발명의 금속컨택 형성방법은, 반도체 기판 상에 하부도전층, 층간절연막, 컨택홀, 장벽금속층, 금속 플러그, 상부도전층을 차례로 형성하는 금속컨택 형성방법으로서, 특히 장벽금속층을 형성하는 과정이 다음과 같은 것을 특징으로 한다. 즉, 층간절연막에 하부도전층의 일부를 노출하는 컨택홀이 형성된 반도체 기판에 대하여, 금속소스를 유입하여 금속소스를 화학적 및 물리적으로 흡착시킨다. 소정시간후 금속소스의 유입을 차단하고 퍼지가스를 유입하여 증착실 내에 잔류하는 금속소스를 제거한다. 소정시간후 퍼지가스의 유입을 차단하고 질소소스를 증착실 내로 유입하여 반도체 기판 상에 화학적 및 물리적으로 흡착된 금속소스와 반응시켜, 노출된 하부도전층 및 컨택홀 상에 장벽금속층인 금속질화막을 형성한다. 다시 소정시간후 질소소스의 유입을 차단하고 퍼지가스를 증착실내로 유입하여 증착실 내에 잔류하는 질소소스를 제거한다.
이상과 같은 장벽금속층 형성과정을 원하는 두께의 장벽금속층을 얻을 때까지 반복하여 수행할 수 있다.
여기서, 금속소스는 TiCl4, TiCl3, TiI4, TiB2, TiF4, (C5H5)2TiCl2, ((CH3)5C5)2TiCl2, C5H5TiCl3, C9H10BCl3N6Ti, C9H7TiCl3, (C5(CH3)5)TiCl3, TiCl4(NH3)2, (CH3)5C5Ti(CH3)3, TDEAT 또는 TDMAT이고, 질소소스는 NH3로 하여 장벽금속층으로서 TiN막을 형성하도록 하거나, 금속소스는 TaBr5, TaCl5, TaF5, TaI5또는 (C5(CH3)5)TaCl4이고, 질소소스는 NH3로 하여 장벽금속층으로서 TaN막을 형성하도록 한다.
또한, 퍼지가스는 Ar 또는 N2등의 불활성 기체를 사용하는 것이 바람직하다.
증착실 내로 유입하는 금속소스, 질소소스 및 퍼지가스의 유량 및 유입시간은 전술한 본 발명의 금속질화막 형성방법에서와 동일한 범위로 한다.
또한, 장벽금속층 형성시 증착실 내의 압력을 일정하게 유지하기 위하여, Ar, He 또는 N2등의 분위기 가스를 사용하여 증착실 내의 압력을, 금속소스로서 TDEAT나 TDMAT를 사용하는 경우는 0.1∼10torr, 그밖의 금속소스를 사용하는 경우는 1-20torr 정도로 유지한다.
장벽금속층 형성시 증착온도는, 금속소스로서 TDEAT나 TDMAT를 사용하는 경우는 250∼400℃, 그밖의 금속소스를 사용하는 경우는 400∼480℃ 정도로 하는 것이 바람직하다.
이와 같이 본 발명에 따르면, 단차도포 특성이 우수하면서도 200μΩ-㎝이하의 낮은 비저항과 낮은 Cl 함량을 갖는 금속질화막을 얻을 수 있다. 그리고 500℃ 이하의 저온에서 CVD-금속질화막을 형성하는 것이 가능하면서도 증착속도가 대략 20Å/cycle로서 성장속도가 0.25Å/cycle인 ALE에 의한 금속질화막 형성방법에 비하여 증착속도가 빠르다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 형성방법에 따라 금속질화막을 증착하기 위한 CVD 장치의 증착실을 나타내는 개략도이다.
도시된 바와 같이, 증착실(100)에는 반응기체들을 증착실(100) 내로 유입시키기 위한 복수의 가스관(114a, 114b)이 설치되는데, 가스관들의 수는 증착실(100) 내로 유입되는 금속소스와 질소소스의 수, 즉 반응기체들의 수에 의존하며, 본 발명의 실시예에서는 2개의 가스관들(114a, 114b)이 설치된다.
이 2개의 가스관들(114a, 114b)은 그 한쪽 끝이 각각 금속소스의 공급원(미도시)과 질소소스의 공급원(미도시)에 연결되는데, 반도체 기판(104)상에 TiN막을 증착하는 경우에는 금속소스로는 TiCl4를 사용하고 질소소스로는 NH3를 사용한다. 한편, 가스관들(114a, 114b)의 다른쪽 끝은 증착실(100) 내에 안착된 반도체 기판(104)과 소정의 거리(도1의 D)만큼 떨어져 있는 샤워헤드(110)에 연결된다. 따라서, 가스 공급원(미도시)으로부터 공급되는 반응기체들은 가스관들(114a, 114b)과 가스관들(114a, 114b)의 끝에 연결된 샤워헤드(110)를 통하여 증착실(100)로 유입되어 서로 반응을 일으킴으로써 반도체 기판(104)상에 막을 형성한다.
샤워헤드(110)는 반응기체들이 혼합되지 않은 상태로 증착실(100) 내에 유입되도록 하는 다단 샤워헤드가 바람직하며, 본 실시예에서는 2단 샤워헤드를 사용한다. 또한, 반응후의 잔류가스를 배기시키기 위한 퍼지가스를 증착실(100) 내로 공급하기 위하여 가스관들(114a, 114b)은 다기관(manifold)인 것이 바람직하다.
다기관의 각 가스 공급라인에는 밸브들(112)이 설치되어 밸브(112)들의 온/오프에 따라 증착실(100)내로 퍼지가스나 반응가스들을 유입하거나 또는 차단할 수 있다. 밸브들(112)은, 예를 들면 뉴매틱 밸브(pneumatic valve)와 같이, 미리 일정한 주기로 밸브의 온/오프를 제어할 수 있도록 프로그램된 제어부에 의해 조정되는 것이 바람직하다. 참조부호 102는 반도체 기판(104)을 가열하기 위한 히터이다.
이하에서 도 1과 도 2를 참조하여, 상기와 같이 구성된 CVD장치의 증착실내에 안착된 반도체 기판에 본 발명에 따라 TiN과 같은 금속 질화물을 증착하는 방법을 상세히 설명한다.
먼저, 증착실(100)내로 반도체 기판(104)을 인입한다. 이 반도체 기판(104)은 금속배선 공정전의 장벽금속층을 형성하기 위하여 트랜지스터와 같은 개별소자가 그 표면에 이미 형성된 것일 수도 있다.(도 1 참조)
그리고, 다기관(114a)의 금속소스 공급라인을 통하여 TiCl4와 같은 금속소스를 증착실(100) 내로 ts시간 동안 유입한다. 한편, 원활한 가스의 흐름을 위하여 Ar이나 N2와 같은 운반가스를 금속소스와 함께 혼합하여 증착실(100) 내로 유입할 수있다. 이 때, 금속소스를 유입시키기 위한 가스 공급라인(114a)의 밸브외의 다른 밸브들은 오프 상태에 있다. 따라서, 증착실(100) 내로는 TiCl4와 같은 금속소스만 유입된다. 이 때, 유입된 금속소스의 일부분은 기판(104) 표면에 화학적 및 물리적으로 흡착되고 나머지는 증착실(100) 내에 잔존한다. 이와 같이 반응가스들을 동시에 증착실(100) 내로 유입시키지 않고 한 종류의 가스만을 일정시간 동안 증착실(100)내로 유입시키는 방법을 이하에서 가스 펄싱이라 한다(도2의 타이밍도 참조).
증착실(100) 내로 금속소스의 유입이 완료되면, 금속소스를 유입시키기 위한 가스 공급라인(114a)의 밸브를 닫은 후, 다기관(도1의 114a)의 퍼지가스 공급라인의 밸브를 열고 Ar이나 N2와 같은 퍼지가스를 tp시간 동안 증착실(100) 내로 유입시켜 샤워헤드(110) 및 증착실(100)내에 잔류하는 가스, 예컨대 TiCl4를 배기시킨다 (도2의 퍼지가스 펄싱 단계). 이때, 퍼지가스의 유량 및 증착실의 압력은 반도체 기판에 화학적 물리적으로 흡착된 금속소스가 분리되어 배기되지 않도록 적절히 조절하여, 증착실 내에 잔류한 소스가스만을 배기시키도록 한다.
그리고, 다기관(114a)의 퍼지가스 공급라인의 밸브를 닫은 후, 다기관(114b)의 질소소스 공급라인의 밸브를 열고 NH3와 같은 질소소스를 tr시간 동안 증착실(100) 내로 유입시켜 기판(104)상에 화학적 물리적으로 흡착되어 있는 TiCl4와 같은 금속소스와 반응시킴으로써 반도체 기판(104)상에 TiN과 같은 금속질화물을 형성시킨다. 즉, NH3와 같은 질소소스가 증착실(100) 내로 유입되기 전에 퍼지가스 펄싱 단계를 거치면서 증착실(100) 내에 잔존하는 TiCl4와 같은 금속소스는 펌프(도1 참조)에 의해 이미 배기된다. 따라서, NH3와 같은 질소소스는 반도체 기판(104)을 제외한 증착실(100)내에서는 TiCl4와 같은 금속소스와 반응하지 않는다. 따라서, TiCl4와 NH3가 흡착되어 있는 반도체 기판(104)에서만 TiN과 같은 금속질화물이 형성된다(도2의 NH3펄싱 단계).
이 때, 원활한 가스의 흐름을 위하여 Ar이나 N2와 같은 운반가스를 NH3와 같은 질소소스와 함께 혼합하여 증착실(100) 내로 유입할 수 있다.
한편, 종래의 ALE에 의한 금속질화막 형성방법은 기판상에 물리적으로 흡착된 소스를 퍼지시켜 화학적으로 흡착된 소스만을 남기는 반면, 본 발명의 금속질화막 형성방법은 기판상에 화학적으로 흡착된 소스뿐만 아니라 물리적으로 흡착된 소스까지 남겨 반응시키는 점에서 근본적으로 다르다.
다음, 이미 설명한 퍼지가스 펄싱단계와 동일한 두 번째 퍼지가스 펄싱 단계를 거치면서, TiCl4와 반응이 완료되어 증착실(100) 내에 잔류하는 잉여분의 NH3를 배기한다(도2의 퍼지가스 펄싱 단계).
한편, 증착실(100) 내의 압력을 조절하기 위하여 상기 각 단계를 진행하는 동안, Ar이나 N2와 같은 분위기 가스를 증착실(100) 내로 계속 공급하는 것이 바람직하다.
이와 같이 본 발명에 따른 가스펄싱을 이용한 금속질화막 형성방법은, TiCl4펄싱 단계→퍼지가스 펄싱 단계→NH3펄싱 단계→퍼지가스 펄싱 단계로 이루어진 하나의 사이클을 거치면서 일정한 두께의 TiN과 같은 금속질화막이 증착된다. 증착속도는 대략 20Å/cycle로서, 이 사이클을 반복하면 박막의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 원하는 두께의 박막을 반도체 기판(100)에 증착할 수 있다. 이 때, 하나의 사이클당 증착되는 금속질화막의 두께는 증착실(100) 내로 유입되는 금속소스의 유량과 질소소스의 유량 및 가스 펄싱 시간, 퍼지 가스의 유량 및 퍼지 시간에 따라 결정된다.
이하에서는 본 발명에 따라 TiN막을 형성하는 실험예들을 기술한다.
<실험예1>
히터(도1의 102)를 작동시켜 반도체 기판(104)의 온도를 500℃ 이하의 낮은 온도로 유지하면서 반도체 기판(104)상에 다음과 같은 반응조건 하에서 상기의 가스 펄싱단계들로 구성된 사이클에 따라 TiN막을 증착한다.
증착조건
목표물질 : TiN
분위기 가스 : Ar
증착실 내의 압력 : 1-20Torr
금속소스, 질소소스 : TiCl4,NH3
TiCl4유량, TiCl4펄싱 시간(ts) : 1-5sccm, 5sec
NH3유량, NH3펄싱 시간(tr): 5-30sccm, 5sec
퍼지가스, 퍼지가스 유량, 퍼지 시간(tp) : Ar, 10-100sccm, 10sec
운반가스, 운반가스 유량 : Ar, 10-100sccm
1 사이클당 시간(tt) : 30sec
이러한 조건에서 반도체 기판(104)에 증착된 TiN박막의 상태를 RBS법으로 확인한 결과를 도3에 도시하였다. 도3에서 횡축의 채널은 MCA(Mutilple Channel Analyzer)의 각각의 채널을 나타내는 것으로서, 에너지 단위인 eV와는 eV=4.05×채널+59.4의 관계에 있다. 또한 도3의 종축은 MCA에 의해 검출된 원소들의 규격화된 수율을 나타낸다.
위와 같은 조건으로 반도체 기판(104)에 증착되어 형성된 TiN막은 TiN 특유의 금색빛을 띠고 있으며, 도 3에 도시된 바와 같이 Ti:N=1:1의 완벽한 조성을 갖는다. TiN박막 내에 함유되어 있는 Cl은 도 3에 도시된 바와 같이 RBS법에 의한 검출한계(detection limit)인 TiN박막 내에 함유되어 있는 전체 원소 대비 0.3% 이하이다. 또한, 위와 같은 조건으로 반도체 기판(104)에 증착되어 형성된 TiN막의 비저항은 그 측정값이 130μΩ-cm 정도의 낮은 값을 갖고 있었다. 한편, 수회의 실험에 따르면, 이와 같은 우수한 박막 특성을 갖기 위해서는 1 사이클당 증착되는 TiN박막의 두께가 20Å이하가 되어야 함을 확인하였다.
한편, 도 4 및 도 5는 각각 질소소스(NH3)의 유량과 증착실 압력을 변화시켜 가면서 본 발명의 방법에 따라 증착되는 TiN막의 비저항 및 증착속도를 측정한 결과를 도시한 것이다. 도 4 및 도 5에 도시된 바와 같이, 증착속도는 NH3의 유량 및 증착실 압력의 증가에 따라 증가하지만, 그에 따라 비저항도 증가한다. 따라서, 금속질화막의 응용처에 따라 요구되는 두께, 증착속도 및 비저항을 모두 고려하여 증착조건을 설정한다.
<실험예2>
다음 표 1과 같은 네 가지의 증착조건하에서 사이클당 증착속도, 사이클 수의 증가에 따른 증착되는 TiN막의 두께와 증착속도, 증착온도의 변화에 따른 비저항을 측정하였다. 여기서 금속소스는 TiCl4이고, 질소소스는 NH3, 퍼지가스는 Ar을 사용하였다.
증착조건 금속소스의 유량 및 시간 퍼지가스의 유량 및 시간 질소소스의 유량 및 시간 퍼지가스의 유량 및 시간 압력 분위기가스의 유량
TiN 00 5sccm, 5초 40sccm, 5초 150sccm, 5초 40sccm, 5초 3torr 50sccm
TiN 01 3sccm, 3초 150sccm, 3초 30sccm, 3초 150sccm, 3초 2torr 30sccm
TiN 02 3sccm, 2초 150sccm, 2초 50sccm, 2초 150sccm, 2초 3torr 30sccm
TiN 03 3sccm, 2초 150sccm, 2초 100sccm, 2초 150sccm, 2초 3torr 30sccm
위의 각 증착조건별로 사이클당 증착속도는 대략 다음과 같았다.
TiN 00 : 20Å/cycle(한 사이클이 20초이므로 60Å/min)
TiN 01 : 2Å/cycle(한 사이클이 12초이므로 10Å/min)
TiN 02 : 3.5Å/cycle(한 사이클이 8초이므로 26.3Å/min)
TiN 03 : 6Å/cycle(한 사이클이 8초이므로 45Å/min)
또한, 도 6 및 도 7은 각각 사이클 수의 증가에 따른 증착되는 두께 및 증착속도를 도시한 것이다. 단, 여기서 증착온도는 500℃로 하였다. 도면에서 알 수 있듯이, 사이클 수를 증가할수록 증착속도는 완만하게 증가하고(도 7), 증착되는 두께는 그에 비례하여 증가한다. 따라서, 일정한 증착조건에서 사이클 수를 조절함에 따라 증착되는 TiN막의 두께를 조절할 수 있다.
그리고, 도 8은 위의 네 가지 증착조건별로 증착온도에 따른 TiN막의 비저항을 측정한 결과를 도시한 그래프이다. 이를 보면, 증착온도가 증가함에 따라 비저항은 감소하고, 특히 증착속도가 높은 증착조건(TiN 00)에서 비저항이 급격히 감소함을 알 수 있다. 또한 대략 500℃에서 네 가지 모든 증착조건에서 200μΩ-cm 이하의 비저항이 얻어짐을 알 수 있다.
다음으로, 본 발명의 금속질화막 형성방법을 비아컨택에 적용한 예를, 첨부한 도 10a 내지 도 11f를 참조하여, 상세히 설명한다.
먼저, 도 10a와 같이 반도체 기판(200) 위에 Al 등으로 이루어진 하부도전층(210)을 형성하고 그 위에 캡핑막으로서 TiN막(220)을 증착한다. 이 TiN막(220)은 스퍼터링 방법으로 증착할 수 있다. 이어서, 층간절연막(230)을 적층하고 비아를 형성할 부위를 식각하면 도 10b와 같이 된다. 여기에 장벽금속층인 TiN막을 증착하기 전에 TiN막의 접착특성을 좋게 하기 위해 Ti막을 얇게 형성한다. 이 Ti막도 스퍼터링 방법으로 형성할 수 있다.
이어서, 상술한 본 발명의 금속질화막 형성방법에 따라 장벽금속층인 TiN막을 증착하면 도 10c와 같이 된다. 즉, 금속소스로는 TiCl4를 사용하고 질소소스는 NH3를 사용하여 상술한 바와 같이, 도 1과 같은 증착장치 내에서 금속소스→퍼지가스→질소소스→퍼지가스의 순으로 유입하여 원하는 두께를 얻을 때까지 반복한다. 금속소스, 질소소스 및 퍼지가스의 유량은 각각 1∼5sccm, 5∼200sccm 및 10∼200sccm으로 하고 각각의 유입시간은 1∼10초 정도로 한다. 증착온도는 480℃ 이하로 하고, 증착실 압력은 1∼20torr로 하며, 필요하면 Ar, He 또는 N2등의 분위기 가스, Ar, N2등의 운반가스를 사용할 수 있다. 이러한 증착조건들은 증착장치, 증착속도, 증착되는 TiN막의 두께 및 비저항을 고려하여 적절히 조절한다.
이어서, 통상의 방법으로 W 등으로 이루어진 금속플러그(250)를 형성하고(도10d), 화학기계적 연마나 에치백으로 층간절연막(235) 윗면에 증착된 금속을 제거한(도10e) 후, 그 위에 상부도전층(260)을 형성하면(도 10f) 금속층간 연결이 이루어진다.
한편, 도 11a 내지 도 11f는 앵커비아컨택을 형성하는 과정을 도시한 단면도들로서, 상기한 도 10a 내지 도 10f의 과정과 기본적으로 동일한 과정을 거치나, 도 11b에서 보듯이, 접촉면적을 넓혀 저항을 낮추기 위해 컨택홀의 하부에 앵커(A)를 형성한 점이 다르다. 앵커(A)는 도 11a와 같이 컨택홀을 형성한 후에 층간절연막(335)을 습식식각함으로써 형성된다. 그밖의 과정은 상기한 도 10a 내지 도 10f의 과정과 동일하므로 상세한 설명은 생략한다.
이와 같이 본 발명에 의한 금속질화막 형성방법을 비아컨택에 적용하면 저온에서 단차도포성이 좋은 장벽금속층을 얻을 수 있어, 도 9a 및 도 9b에 도시된 TiFx나 AlFx와 같은 컨택불량(X)을 방지할 수 있다.
<실험예3>
다음과 같이 폭이 다른 컨택홀에 스퍼터링에 의한 Ti막을 100Å 두께로 증착한 후, 본 발명의 방법에 의한 장벽금속층으로서 TiN막 및 종래의 방법인 스퍼터링에 의한 콜리메이션(collimation)된 TiN막을 서로 다른 두께로 증착하고, CVD-W으로 플러그를 형성한 경우에 비아저항을 측정하였다. 단, 본 발명에 의한 TiN막의 증착조건은 450℃의 증착온도와 그밖에 전술한 실험예2의 TiN 00의 증착조건으로 하였다.
비아폭 : 0.24, 0.32, 0.39μm(층간절연막의 단차 : 0.9μm)
TiN막의 두께 : 100, 200, 400, 600Å(이상 본 발명의 방법에 의해 증착),
700Å(콜리메이션 TiN)
측정결과, 도 12에 도시된 바와 같이 전체적으로 비아폭이 증가할수록 저항이 감소하고, 본 발명에 의한 TiN막(PCVD-TiN)의 두께가 작을수록 저항이 작은 것으로 나타났다. 비교대상인 콜리메이션 TiN막과 비교하면, 100Å 두께의 본 발명에 의한 TiN막의 저항이 비슷하게 나타났다. 특히, 비아폭이 0.39μm일 때는 위의 다섯 가지 TiN막의 비아저항이 모두 비슷하게 나타났다. 한편 PCVD-TiN막은 실험예2의 결과와 도 8에서 보듯이 사이클당 증착속도가 빠르고(20Å/cycle) 비저항이 큰(450℃에서 300μΩ-cm) 증착조건으로 형성하였음을 고려할 때, 이보다 증착속도가 좀더 느리고 비저항이 작은 조건으로 형성한다면 비아저항은 크게 개선될 수 있음을 알 수 있다.
또한, 도 13은 비아폭이 0.39μm일 때 각 TiN막의 비아저항의 분포를 나타낸그래프로서, 콜리메이션 TiN막과 본 발명에 의한 PCVD-TiN막 모두가 1.0Ω을 전후하여 큰 차이 없이 고르게 분포함을 알 수 있다.
이상 TiCl4및 NH3를 전구체로 사용하여 금속질화막으로서 TiN막을 형성하는 것에 대해 설명하였으나, 본 발명은 상기한 TiCl4뿐만 아니라 TiCl3, TiI4, TiBr2, TiF4, (C5H5)2TiCl2, ((CH3)5C5)2TiCl2, C5H5TiCl3, C9H10BCl3N6Ti, C9H7TiCl3, (C5(CH3)5)TiCl3, TiCl4(NH3)2, (CH3)5C5Ti(CH3)3, TDEAT 또는 TDMAT를 전구체로 사용한 TiN막뿐만 아니라, TaBr5, TaCl5, TaF5, TaI5및 (C5(CH3)5)TaCl4를 전구체로 사용한 TaN막 등의 금속질화막 및 나아가서 CVD 방법을 사용하여 증착되는 대부분의 물질층에 적용할 수 있다.
다만, TDEAT나 TDMAT를 전구체로 사용하여 TiN막을 형성할 때는 다른 전구체를 사용한 경우와는 달리 증착온도와 압력을 250∼400℃, 0.1∼10torr 정도로 하는 것이 바람직하고, 위에 열거한 TaN막을 형성하기 위한 전구체들은 모두 고체이므로 소스가스를 형성할 때, 고체용 버블러(bubble)를 사용해야 한다는 점이 다르다.
이상에서 살펴본 바와 같이 본 발명에 따른 금속질화막 형성방법에 따르면, 단차도포성이 우수하면서도 200μΩ-㎝이하의 낮은 비저항과 낮은 Cl 함량을 갖는 금속질화막을 얻을 수 있다. 그리고 500℃ 이하의 저온에서 금속질화막을 형성하는 것이 가능하면서도 증착속도가 대략 20Å/cycle로서 성장속도가 0.25Å/cycle인 ALE에 의한 금속질화막 형성방법에 비하여 증착속도가 훨씬 빠르다.
따라서 650℃ 이상의 고온에서 증착된 금속질화막의 문제점인 금속질화막에 불순물로 남아있는 Cl로 인한 금속배선의 부식문제와 높은 비저항의 문제를 해결할 수 있으므로 종횡비가 크고 저온이 요구되는 비아컨택에 적용할 수 있고, ALE에 의한 금속질화막 형성방법에 비하여 증착속도가 빠르기 때문에 대량생산이 요구되는 반도체소자의 제조공정에 적합하다.

Claims (16)

  1. 금속소스와 질소소스를 전구체로 사용하는 화학기상증착법에 의한 금속질화막 형성방법에 있어서,
    (a) 기판을 증착실 내로 인입하는 단계;
    (b) 상기 금속소스를 증착실 내로 유입하여 상기 기판 상에 화학적 및 물리적으로 흡착시키는 단계;
    (c) 상기 금속소스의 유입을 차단하고 퍼지가스를 증착실 내로 유입하여 증착실 내에 잔류하는 상기 금속소스를 제거하는 단계;
    (d) 상기 퍼지가스의 유입을 차단하고 질소소스를 증착실 내로 유입하여 상기 기판상에 화학적 및 물리적으로 흡착된 상기 금속소스와 반응시키는 단계; 및
    (e) 상기 질소소스의 유입을 차단하고 퍼지가스를 증착실내로 유입하여 증착실내에 잔류하는 상기 질소소스를 제거하는 단계를 구비하여 상기 기판상에 금속질화막을 형성하는 것을 특징으로 하는 금속질화막 형성밥법.
  2. 제1항에 있어서, 상기 금속소스는 TiCl4, TiCl3, TiI4, TiBr2, TiF4, (C5H5)2TiCl2, ((CH3)5C5)2TiCl2, C5H5TiCl3, C9H10BCl3N6Ti, C9H7TiCl3, (C5(CH3)5)TiCl3, TiCl4(NH3)2, (CH3)5C5Ti(CH3)3, TDEAT 및 TDMAT로 이루어진 군중 선택된 어느 하나이고, 상기 질소소스는 NH3로 하여 타이타늄 질화막(TiN)을 형성하는 것을 특징으로 하는 금속질화막 형성밥법.
  3. 제1항에 있어서, 상기 금속소스는 TaBr5, TaCl5, TaF5, TaI5 및 (C5(CH3)5)TaCl4로 이루어진 군중 선택된 어느 하나이고, 상기 질소소스는 NH3로 하여 탄탈륨 질화막(TaN)을 형성하는 것을 특징으로 하는 금속질화막 형성밥법.
  4. 제1항에 있어서, 상기 퍼지가스는 Ar 또는 N2인 것을 특징으로 하는 금속질화막 형성방법.
  5. 제1항에 있어서, 상기 증착실 내의 압력을 일정하게 유지하기 위하여 상기 (a)∼(e) 단계 동안 분위기 가스를 상기 증착실내로 계속하여 유입하는 것을 특징으로 하는 금속질화막 형성방법.
  6. 제5항에 있어서, 상기 분위기 가스는 Ar, He 및 N2로 이루어진 군중 선택된 적어도 어느 하나인 것을 특징으로 하는 금속질화막 형성방법.
  7. 제1항에 있어서, 상기 금속소스 또는 질소소스가 상기 증착실 내로 원활하게 유입되도록 하기 위하여 상기 금속소스 또는 질소소스에 운반가스를 혼합하여 상기 증착실 내로 유입하는 것을 특징으로 하는 금속질화막 형성방법.
  8. 제7항에 있어서, 상기 운반가스는 Ar 또는 N2인 것을 특징으로 하는 금속질화막 형성방법.
  9. 제1항에 있어서, 상기 (b)∼(e) 단계를 반복하여, 원하는 두께의 금속질화막을 얻는 것을 특징으로 하는 금속질화막 형성방법.
  10. (a) 반도체 기판 상에 하부도전층을 형성하는 단계;
    (b) 상기 하부도전층 상에 층간절연막을 적층하는 단계;
    (c) 상기 하부도전층의 일부를 노출하도록 상기 층간절연막을 식각하여 컨택홀을 형성하는 단계;
    (d) 증착실 내에 금속소스를 유입하여 상기 (c) 단계의 결과물에 금속소스를 화학적 및 물리적으로 흡착시키는 단계;
    (e) 상기 금속소스의 유입을 차단하고 퍼지가스를 유입하여 증착실 내에 잔류하는 상기 금속소스를 제거하는 단계;
    (f) 상기 퍼지가스의 유입을 차단하고 질소소스를 증착실 내로 유입하여 상기 (d) 단계의 결과물 상에 화학적 및 물리적으로 흡착된 상기 금속소스와 반응시켜 상기 노출된 하부도전층 및 컨택홀 상에 장벽금속층인 금속질화막을 형성하는 단계;
    (g) 상기 질소소스의 유입을 차단하고 퍼지가스를 증착실내로 유입하여 증착실 내에 잔류하는 상기 질소소스를 제거하는 단계;
    (h) 상기 (g) 단계의 결과물 상에 금속 플러그를 형성하는 단계; 및
    (i) 상기 (h) 단계의 결과물 상에 상부도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속컨택 형성방법.
  11. 제10항에 있어서, 상기 금속소스는 TiCl4, TiCl3, TiI4, TiBr2, TiF4, (C5H5)2TiCl2, ((CH3)5C5)2TiCl2, C5H5TiCl3, C9H10BCl3N6Ti, C9H7TiCl3, (C5(CH3)5)TiCl3, TiCl4(NH3)2, (CH3)5C5Ti(CH3)3, TDEAT 및 TDMAT로 이루어진 군중 선택된 어느 하나이고, 상기 질소소스는 NH3로 하여 상기 장벽금속층으로서 타이타늄 질화막(TiN)을 형성하는 것을 특징으로 하는 반도체 장치의 금속컨택 형성밥법.
  12. 제10항에 있어서, 상기 금속소스는 TaBr5, TaCl5, TaF5, TaI5 및 (C5(CH3)5)TaCl4로 이루어진 군중 선택된 어느 하나이고, 상기 질소소스는 NH3로 하여 상기 장벽금속층으로서 탄탈륨 질화막(TaN)을 형성하는 것을 특징으로 하는 반도체 장치의 금속컨택 형성밥법.
  13. 제10항에 있어서, 상기 퍼지가스는 Ar 또는 N2인 것을 특징으로 하는 반도체 장치의 금속컨택 형성방법.
  14. 제10항에 있어서, 상기 (d)∼(g) 단계 동안 상기 증착실 내의 압력을 일정하게 유지하기 위하여 Ar, He 및 N2로 이루어진 군중 선택된 적어도 어느 하나인 분위기 가스를 상기 증착실내로 계속하여 유입하는 것을 특징으로 하는 반도체 장치의 금속컨택 형성방법.
  15. 제10항에 있어서, 상기 (d)∼(g)단계를 반복하여, 원하는 두께의 장벽금속층을 얻는 것을 특징으로 하는 반도체 장치의 금속컨택 형성방법.
  16. 제10항에 있어서, 상기 하부도전층은 Al인 것을 특징으로 하는 반도체 장치의 금속컨택 형성방법.
KR1019980029531A 1997-09-29 1998-07-22 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법 KR100304694B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/156,724 US6197683B1 (en) 1997-09-29 1998-09-18 Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
JP27566498A JP3998830B2 (ja) 1997-09-29 1998-09-29 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法
US09/765,531 US6348376B2 (en) 1997-09-29 2001-01-19 Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-49746 1997-09-29
KR19970049746 1997-09-29
KR1019970049746 1997-09-29

Publications (2)

Publication Number Publication Date
KR19990029260A KR19990029260A (ko) 1999-04-26
KR100304694B1 true KR100304694B1 (ko) 2001-11-02

Family

ID=37529950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029531A KR100304694B1 (ko) 1997-09-29 1998-07-22 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법

Country Status (1)

Country Link
KR (1) KR100304694B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071026A (ko) 2014-12-11 2016-06-21 주식회사 유진테크 머티리얼즈 유기 14족 준금속 아자이드 화합물 및 이를 이용한 박막 증착 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671612B1 (ko) * 2000-06-30 2007-01-18 주식회사 하이닉스반도체 금속 증착 장비 및 이를 이용한 금속층 형성 방법
KR20030044140A (ko) * 2001-11-28 2003-06-09 주식회사 하이닉스반도체 탄탈륨 나이트라이드층 형성 방법 및 이를 적용한 반도체소자
KR100480914B1 (ko) * 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100668738B1 (ko) * 2004-12-30 2007-01-26 주식회사 하이닉스반도체 티타늄 질화막의 형성 방법 및 티타늄 질화막의 증착 장치
JP6937604B2 (ja) * 2017-04-26 2021-09-22 東京エレクトロン株式会社 タングステン膜を形成する方法
JP6954776B2 (ja) * 2017-06-29 2021-10-27 株式会社Adeka 薄膜形成用原料及び薄膜の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963963A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 半導体基板処理装置及び半導体基板処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963963A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 半導体基板処理装置及び半導体基板処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071026A (ko) 2014-12-11 2016-06-21 주식회사 유진테크 머티리얼즈 유기 14족 준금속 아자이드 화합물 및 이를 이용한 박막 증착 방법

Also Published As

Publication number Publication date
KR19990029260A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
JP3998830B2 (ja) 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法
US6348376B2 (en) Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
KR101506019B1 (ko) 금속 카바이드 막의 기상 증착
US6358829B2 (en) Semiconductor device fabrication method using an interface control layer to improve a metal interconnection layer
US7144806B1 (en) ALD of tantalum using a hydride reducing agent
CN106024598B (zh) 于阻障表面上的钴沉积
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
EP1044288B1 (en) Method for forming a three-component nitride film containing metal and silicon
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US8048805B2 (en) Methods for growing low-resistivity tungsten film
JP2001303251A (ja) 原子層蒸着方法を利用した障壁金属膜の製造方法
EP1221177A1 (en) Conformal lining layers for damascene metallization
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
US7411254B2 (en) Semiconductor substrate
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
TW202115270A (zh) 第六族金屬沈積方法
KR100304694B1 (ko) 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
US7015138B2 (en) Multi-layered barrier metal thin films for Cu interconnect by ALCVD
KR20020075056A (ko) 텅스텐 실리사이드막의 형성방법
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR100615602B1 (ko) 매끄러운 표면을 갖는 타이타늄 나이트라이드 막의 형성방법들 및 이를 이용한 반도체 장치의 형성방법들
KR100268804B1 (ko) 반도체소자의 금속배선 형성방법
KR20180058123A (ko) 텅스텐 박막 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee